CN113138330A - 一种防止芯片误入测试模式的方法及*** - Google Patents

一种防止芯片误入测试模式的方法及*** Download PDF

Info

Publication number
CN113138330A
CN113138330A CN202011605697.7A CN202011605697A CN113138330A CN 113138330 A CN113138330 A CN 113138330A CN 202011605697 A CN202011605697 A CN 202011605697A CN 113138330 A CN113138330 A CN 113138330A
Authority
CN
China
Prior art keywords
signal
chip
test mode
pin
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011605697.7A
Other languages
English (en)
Inventor
张棪棪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yutai Microelectronics Co Ltd
Original Assignee
Suzhou Yutai Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yutai Microelectronics Co Ltd filed Critical Suzhou Yutai Microelectronics Co Ltd
Priority to CN202011605697.7A priority Critical patent/CN113138330A/zh
Publication of CN113138330A publication Critical patent/CN113138330A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及芯片测试领域，尤其涉及一种防止芯片误入测试模式的方法及***。方法包括：步骤S1，预置对应于所述测试模式的导入码型；步骤S2，获取所述第一引脚接收到的第一信号；步骤S3，对所述第一信号进行处理，并判断处理后的所述第一信号是否属于所述导入码型，根据判断结果控制所述芯片进入测试模式。本发明的技术方案有益效果在于：提供一种防止芯片误入测试模式的方法及***，能够准确且快速地控制芯片进入测试模式，避免因使用者误操作而导致芯片进行测试模式，进而影响到芯片的正常工作。

Description

一种防止芯片误入测试模式的方法及***
技术领域
本发明涉及芯片测试领域，尤其涉及一种防止芯片误入测试模式的方法及***。
背景技术
IC(Integrated Circuit，芯片)，又称集成电路，是一种微型电子器件或部件，通过一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。芯片的运行模式通常可分为工作模式和测试模式，其中，工作模式是芯片的正常运行模式，对于一般的用户来说，通常是在工作模式中进行工作；测试模式是芯片供应商在生产芯片后，在ATE(Automatic Test Equipment，自动测试设备)机台上进行测试的模式，在该模式下，可以对芯片的各个管脚施加不同的激励，来测试芯片生产或封装环节是否出现问题，以实现芯片内部电路的运行测试。
这两种模式是互斥的，芯片处于测试模式时，无法执行工作模式中预定的功能，由此，使用者通常不希望芯片误入测试模式。然而现有技术中，由于芯片的模式设置接口复杂，往往会由于用户的误操作或者故意的因素，而导致芯片进入测试模式，使得芯片无法正常工作，甚至出现安全问题。
发明内容
针对现有技术中存在的上述问题，现提供一种防止芯片误入测试模式的方法及***。
其中，一种防止芯片误入测试模式的方法，所述芯片包括一用于接收第一信号的第一引脚；
所述方法包括：
步骤S1，预置对应于所述测试模式的导入码型；
步骤S2，获取所述第一引脚接收到的第一信号；
步骤S3，对所述第一信号进行处理，并判断处理后的所述第一信号是否属于所述导入码型，根据判断结果控制所述芯片进入测试模式。
优选的，所述第一引脚为复位引脚，所述复位引脚用于接收一第一信号；
所述步骤S3，包括：
步骤S31，对所述第一信号进行消抖处理生成对应的第二信号，并根据所述第一信号和所述第二信号生成第三信号；
步骤S32，根据所述第二信号和所述第三信号，判断对应的所述第一信号是否属于所述导入码型，并根据判断结果控制所述芯片进入测试模式。
优选的，所述芯片还包括一时钟引脚，所述时钟引脚用于接收一时钟信号；
所述步骤S31，包括：
步骤S311，获取所述时钟信号，并根据所述时钟信号对第一信号进行采样处理；
步骤S312，根据采样处理后的所述第一信号和所述第二信号生成所述第三信号。
优选的，所述第一信号包括对应于所述导入码型的导入部分和对应于功能配置的配置部分；所述方法还包括：
所述芯片于所述测试模式中，根据所述配置部分对所述芯片进行配置。
一种防止芯片误入测试模式的***，所述芯片包括一用于接收第一信号的第一引脚；
所述***包括：
预置模块，用于预置对应于所述测试模式的导入码型；
控制模块，连接所述预置模块，用于获取所述第一引脚接收到的第一信号并进行处理，判断处理后的所述第一信号是否属于所述导入码型，根据判断结果控制所述芯片进入测试模式。
优选的，所述第一引脚为复位引脚，所述复位引脚用于接收一第一信号；
所述控制模块还包括：
一消抖单元，用于对所述第一信号进行消抖处理生成对应的第二信号；
一处理单元，连接所述消抖单元，用于获取所述第一信号和所述第二信号并生成对应的第三信号；
一控制单元，连接所述处理单元，用于根据所述第二信号和所述第三信号，判断对应的所述第一信号是否属于所述导入码型，并根据判断结果控制所述芯片进入测试模式。
优选的，所述芯片还包括一时钟引脚，所述时钟引脚用于接收一时钟信号；
所述处理单元包括：
第一处理部件，用于获取所述时钟信号，并根据所述时钟信号对第一信号进行采样处理；
第二处理部件，连接所述第一处理部件，用于根据采样处理后的所述第一信号和所述第二信号生成所述第三信号。
优选的，所述第一信号包括对应于所述导入码型的导入部分和对应于功能配置的配置部分；
所述配置模块包括：
一配置单元，所述芯片于所述测试模式下，根据所述配置部分对所述芯片进行配置。
本发明的技术方案有益效果在于：提供一种防止芯片误入测试模式的方法及***，能够准确且快速地控制芯片进入测试模式，避免因使用者误操作而导致芯片进行测试模式，进而影响到芯片的正常工作。
附图说明
图1(a)为现有技术中，上拉到DVDD，控制芯片进入工作模式的示意图；
图1(b)为现有技术中，下拉到地，控制芯片进入测试模式的示意图；
图2为本申请的较佳的实施方式中，一种防止芯片误入测试模式的方法的流程示意图；
图3为本申请的较佳的实施方式中，步骤S3的流程示意图；
图4为本申请的较佳的实施方式中，步骤S31的流程示意图；
图5为本申请的较佳的实施方式中，一种防止芯片误入测试模式的***的结构示意图；
图6为本申请的较佳的实施方式中，控制模块的结构示意图；
图7为本申请的较佳的实施方式中，处理单元的结构示意图；
图8为本申请的较佳的实施方式中，第一信号、第二信号、第三信号的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
现有技术中，常通过上电的方式控制芯片的运行模式为正常工作模式，或是测试模式，如图1(a)-(b)所示，对于管脚PIN_LED，采用不同的上下拉，控制芯片的运行模式，具体可如图1(a)所示，当上拉到DVDD 时，控制芯片进入工作模式，而如图1(b)所示，当下拉到地时，控制芯片进入测试模式。然而，无论是控制芯片进入工作模式，还是控制芯片进入测试模式，都要求使用者对某些管脚进行固定的上下拉，若客户不小心做错板级电路，将会误入测试模式，将导致此时的芯片不能工作。
考虑到实际运用中，只有在ATE机台上才需要进入测试模式，而在ATE 机台上，机台可以对芯片的管脚输入激励。由此，本发明提供一种防止芯片误入测试模式的方法及***。
其中，一种防止芯片误入测试模式的方法，芯片包括一用于接收信号的第一引脚；
如图2所示，方法包括：
步骤S1，预置对应于测试模式的导入码型；
步骤S2，获取第一引脚接收到的第一信号；
步骤S3，对第一信号进行处理，并判断处理后的第一信号是否属于导入码型，根据判断结果控制芯片进入测试模式。
具体地，本发明可以预设用于控制芯片进入测试模式的导入码型，在芯片的第一引脚接收的信号经处理后，属于预设的导入码型时，可控制芯片进入测试模式。
本发明优选的实施方式中，第一引脚为复位引脚，复位引脚用于接收一第一信号；
如图3所示，步骤S3，包括：
步骤S31，对第一信号进行消抖处理生成对应的第二信号，并根据第一信号和第二信号生成第三信号；
步骤S32，根据第二信号和第三信号，判断对应的第一信号是否属于导入码型，并根据判断结果控制芯片进入测试模式。
具体地，考虑到芯片上的管脚有限，而测试模式又需要尽可能多的管脚来增加扫描链，减少测试时间和成本，同时该管脚在工作模式中又不能出现导入波形，此处可将复位引脚作为第一引脚，相应地，为实现复位引脚的功能复用，即实现复位功能的同时，还可以控制芯片进入测试模式，将根据复位引脚接收到的第一信号，以及消抖处理后的第二信号生成第三信号，以判断芯片此时接收到的第一信号是否对应地属于导入码型，控制芯片进行测试模式。
本发明优选的实施方式中，芯片还包括一时钟引脚，时钟引脚用于接收一时钟信号；
如图4所示，步骤S31，包括：
步骤S311，获取时钟信号，并根据时钟信号对第一信号进行采样处理；
步骤S312，根据采样处理后的第一信号和第二信号生成第三信号。
具体地，时钟信号可对复位引脚接收到的信号进行采样。
本发明优选的实施方式中，第一信号包括对应于导入码型的导入部分和对应于功能配置的配置部分；方法还包括：
芯片于测试模式中，根据配置部分对芯片进行配置。
具体地，第一信号还包括对应于功能配置的配置部分，复位引脚接收到第一信号后，还可根据配置部分对芯片进行配置，也就是说，在该测试模式导入码型后，可以定义更多的数据位来表示测试模式下的不同配置，比如是否压缩test pattern(测试模式)，是否使能内部PLL等等。这样可以节省更多管脚，从而可以增加更多扫描链。
其中，一种防止芯片误入测试模式的***，芯片包括一用于接收第一信号的第一引脚；
如图5所示，***包括：
预置模块1，用于预置对应于测试模式的导入码型；
控制模块2，连接预置单元1，用于获取第一引脚接收到的第一信号并进行处理，判断处理后的第一信号是否属于导入码型，根据判断结果控制芯片进入测试模式。
本发明优选的实施方式中，第一引脚为复位引脚，复位引脚用于接收一第一信号；
如图6所示，控制模块2还包括：
一消抖单元21，用于对第一信号进行消抖处理生成对应的第二信号；
一处理单元22，连接消抖单元21，用于获取第一信号和第二信号并生成对应的第三信号；
一控制单元23，连接处理单元22，用于根据第二信号和第三信号，判断对应的第一信号是否属于导入码型，并根据判断结果控制芯片进入测试模式。
本发明优选的实施方式中，芯片还包括一时钟引脚，时钟引脚用于接收一时钟信号；
如图7所示，处理单元22包括：
第一处理部件221，用于获取时钟信号，并根据时钟信号对第一信号进行采样处理；
第二处理部件222，连接第一处理部件221，用于根据采样处理后的第一信号和第二信号生成第三信号。
本发明优选的实施方式中，第一信号包括对应于导入码型的导入部分和对应于功能配置的配置部分；
配置模块包括：
一配置单元，芯片于测试模式中，根据配置部分对芯片进行配置。
实施例：
本实施例为防止芯片误入测试模式的***的一个具体应用的实施例，其中的有效电平是0电平。
预置模块预置对应于测试模式的导入码型，导入码型的数据结构可以包括18个字节的数据，其中，第0至第15的字节可对应导入部分，可以为“01011001_01010100”，第16至17的字节可对应信号中的配置部分，如下表1所示：
Figure RE-GDA0003085199730000091
表1
芯片的复位管脚接收第一信号Reset_n，时钟管脚接收时钟信号 test_clock，控制模块中的消抖单元对第一信号Reset_n进行消抖处理，生成第二信号Internal_reset_n，控制单元根据第一信号Reset_n、时钟信号 test_clock和第二信号Internal_reset_n生成第三信号En_test_mode、 Compress_en和Bypass_pll；
如图8所示，判断复位管脚接收到的第一信号属于预设的导入码型，第三信号中的导入部分En_test_mode由“0”变成“1”，此时的芯片进入测试模式，再根据接收到的第三信号中的配置部分Compress_en和Bypass_pll，进行对应的功能配置和测试。
而当复位管脚的第一信号Reset_n长时间为“0”时，则控制芯片退出测试模式后，进入工作模式。
本发明的技术方案有益效果在于：提供一种防止芯片误入测试模式的方法及***，对芯片接收到的信号进行处理，并判断处理后的信号是否属于预设的导入码型，控制芯片进入测试模式，能够准确且快速地控制芯片进入测试模式，避免因使用者误操作而导致芯片进行测试模式，进而影响到芯片的正常工作。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种防止芯片误入测试模式的方法，其特征在于，所述芯片包括一用于接收第一信号的第一引脚；
所述方法包括：
步骤S1，预置对应于所述测试模式的导入码型；
步骤S2，获取所述第一引脚接收到的第一信号；
步骤S3，对所述第一信号进行处理，并判断处理后的所述第一信号是否属于所述导入码型，根据判断结果控制所述芯片进入测试模式。
2.根据权利要求1所述的防止芯片误入测试模式的方法，其特征在于，所述第一引脚为复位引脚，所述复位引脚用于接收一第一信号；
所述步骤S3，包括：
步骤S31，对所述第一信号进行消抖处理生成对应的第二信号，并根据所述第一信号和所述第二信号生成第三信号；
步骤S32，根据所述第二信号和所述第三信号，判断接收到的所述第一信号是否属于所述导入码型，并根据判断结果控制所述芯片进入测试模式。
3.根据权利要求2所述的防止芯片误入测试模式的方法，其特征在于，所述芯片还包括一时钟引脚，所述时钟引脚用于接收一时钟信号；
所述步骤S31，包括：
步骤S311，获取所述时钟信号，并根据所述时钟信号对第一信号进行采样处理；
步骤S312，根据采样处理后的所述第一信号和所述第二信号生成所述第三信号。
4.根据权利要求1所述的防止芯片误入测试模式的方法，其特征在于，所述第一信号包括对应于所述导入码型的导入部分和对应于功能配置的配置部分；所述方法还包括：
所述芯片于所述测试模式中，根据所述配置部分对所述芯片进行配置。
5.一种防止芯片误入测试模式的***，其特征在于，所述芯片包括一用于接收第一信号的第一引脚；
所述***包括：
预置模块，用于预置对应于所述测试模式的导入码型；
控制模块，连接所述预置模块，用于获取所述第一引脚接收到的第一信号并进行处理，判断处理后的所述第一信号是否属于所述导入码型，根据判断结果控制所述芯片进入测试模式。
6.根据权利要求5所述的防止芯片误入测试模式的***，其特征在于，所述第一引脚为复位引脚，所述复位引脚用于接收一第一信号；
所述控制模块还包括：
一消抖单元，用于对所述第一信号进行消抖处理生成对应的第二信号；
一处理单元，连接所述消抖单元，用于获取所述第一信号和所述第二信号并生成对应的第三信号；
一控制单元，连接所述处理单元，用于根据所述第二信号和所述第三信号，判断对应的所述第一信号是否属于所述导入码型，并根据判断结果控制所述芯片进入测试模式。
7.根据权利要求6所述的防止芯片误入测试模式的***，其特征在于，所述芯片还包括一时钟引脚，所述时钟引脚用于接收一时钟信号；
所述处理单元包括：
第一处理部件，用于获取所述时钟信号，并根据所述时钟信号对第一信号进行采样处理；
第二处理部件，连接所述第一处理部件，用于根据采样处理后的所述第一信号和所述第二信号生成所述第三信号。
8.根据权利要求6所述的防止芯片误入测试模式的***，其特征在于，所述第一信号包括对应于所述导入码型的导入部分和对应于功能配置的配置部分；
所述配置模块包括：
一配置单元，所述芯片于所述测试模式中，根据所述配置部分对所述芯片进行配置。
CN202011605697.7A 2020-12-29 2020-12-29 一种防止芯片误入测试模式的方法及*** Pending CN113138330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011605697.7A CN113138330A (zh) 2020-12-29 2020-12-29 一种防止芯片误入测试模式的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011605697.7A CN113138330A (zh) 2020-12-29 2020-12-29 一种防止芯片误入测试模式的方法及***

Publications (1)

Publication Number Publication Date
CN113138330A true CN113138330A (zh) 2021-07-20

Family

ID=76809849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011605697.7A Pending CN113138330A (zh) 2020-12-29 2020-12-29 一种防止芯片误入测试模式的方法及***

Country Status (1)

Country Link
CN (1) CN113138330A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117434428A (zh) * 2023-12-18 2024-01-23 杭州晶华微电子股份有限公司 芯片校准***、芯片校准模式进入方法及芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017219A1 (en) * 2002-07-23 2004-01-29 Dong-Kwan Han System on chip (SOC) and method of testing and/or debugging the system on chip
US20040111658A1 (en) * 2002-12-05 2004-06-10 Kenichi Natsume Scan test circuit with reset control circuit
CN101666838A (zh) * 2009-09-15 2010-03-10 北京天碁科技有限公司 一种芯片***及其模式控制方法
CN105974299A (zh) * 2016-05-30 2016-09-28 珠海市微半导体有限公司 芯片测试控制电路及其方法
CN107623517A (zh) * 2017-08-28 2018-01-23 上海集成电路研发中心有限公司 一种时钟和复位控制芯片工作模式的实现装置
CN110554298A (zh) * 2019-08-27 2019-12-10 江苏芯盛智能科技有限公司 芯片和芯片测试方法
CN111157872A (zh) * 2019-12-25 2020-05-15 上海亮牛半导体科技有限公司 复用现有逻辑管脚进入测试模式的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017219A1 (en) * 2002-07-23 2004-01-29 Dong-Kwan Han System on chip (SOC) and method of testing and/or debugging the system on chip
US20040111658A1 (en) * 2002-12-05 2004-06-10 Kenichi Natsume Scan test circuit with reset control circuit
CN101666838A (zh) * 2009-09-15 2010-03-10 北京天碁科技有限公司 一种芯片***及其模式控制方法
CN105974299A (zh) * 2016-05-30 2016-09-28 珠海市微半导体有限公司 芯片测试控制电路及其方法
CN107623517A (zh) * 2017-08-28 2018-01-23 上海集成电路研发中心有限公司 一种时钟和复位控制芯片工作模式的实现装置
CN110554298A (zh) * 2019-08-27 2019-12-10 江苏芯盛智能科技有限公司 芯片和芯片测试方法
CN111157872A (zh) * 2019-12-25 2020-05-15 上海亮牛半导体科技有限公司 复用现有逻辑管脚进入测试模式的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117434428A (zh) * 2023-12-18 2024-01-23 杭州晶华微电子股份有限公司 芯片校准***、芯片校准模式进入方法及芯片
CN117434428B (zh) * 2023-12-18 2024-03-26 杭州晶华微电子股份有限公司 芯片校准***、芯片校准模式进入方法及芯片

Similar Documents

Publication Publication Date Title
US20070214397A1 (en) Method for testing non-deterministic device data
EP3879287A1 (en) Automatic circuit board test method
US7202656B1 (en) Methods and structure for improved high-speed TDF testing using on-chip PLL
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
US7058868B2 (en) Scan testing mode control of gated clock signals for memory devices
CN110579701A (zh) 一种集成芯片的引脚连通性的检测方法
US7795879B2 (en) Testing apparatus
CN108196181B (zh) 一种芯片测试模式进入方法、进入***及芯片
CN113138330A (zh) 一种防止芯片误入测试模式的方法及***
US5642363A (en) Method and apparatus for testing of electronic assemblies
WO2002091005A2 (en) Differential receiver architecture
US8751183B2 (en) Tester having system maintenance compliance tool
WO2006002693A1 (en) Evaluation of an output signal of a device under test
US20070033456A1 (en) Integrated circuit test system and associated methods
US7089471B2 (en) Scan testing mode control of gated clock signals for flip-flops
JP2007294758A (ja) 半導体テスト装置、通信モジュールテスト装置、ウエハテスト装置、およびウエハ
US7808291B2 (en) Jitter generating circuit
US6246971B1 (en) Testing asynchronous circuits
CN112198422A (zh) 一种高速信号频率测量与信号完整性的测试方法
US7454306B2 (en) Frequency margin testing
US7296202B2 (en) Semiconductor module with a configuration for the self-test of a plurality of interface circuits and test method
US6119256A (en) Apparatus for testing a fixed logic value interconnection between integrated circuits
TWI819487B (zh) 高速介面之嵌入式測試裝置及其方法
JPH11101850A (ja) Ｉｃ試験装置
JPH08185762A (ja) プリスケーラｉｃテスト方法及びテストプローブカード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 201, building 4, No. 78, Keling Road, high tech Zone, Suzhou, Jiangsu 215159

Applicant after: Yutai Microelectronics Co.,Ltd.

Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province

Applicant before: Suzhou Yutai Microelectronics Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210720