CN101663759A - 具有改进的欧姆接触的电子器件 - Google Patents

具有改进的欧姆接触的电子器件 Download PDF

Info

Publication number
CN101663759A
CN101663759A CN200880010641A CN200880010641A CN101663759A CN 101663759 A CN101663759 A CN 101663759A CN 200880010641 A CN200880010641 A CN 200880010641A CN 200880010641 A CN200880010641 A CN 200880010641A CN 101663759 A CN101663759 A CN 101663759A
Authority
CN
China
Prior art keywords
metal
barrier layer
layer
contact area
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880010641A
Other languages
English (en)
Other versions
CN101663759B (zh
Inventor
哈桑·拉尔赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Electronics Co.
Soitec SA
Original Assignee
PICOGIGA INTERNAT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PICOGIGA INTERNAT filed Critical PICOGIGA INTERNAT
Publication of CN101663759A publication Critical patent/CN101663759A/zh
Application granted granted Critical
Publication of CN101663759B publication Critical patent/CN101663759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种电子器件，该电子器件从其基部到其表面相继包括：支持层(1)，容纳电子气的沟道层(3)，阻挡层(4)，由多个金属层的叠层形成的至少一个欧姆接触电极(5)，该多个金属层的叠层中的第一层与阻挡层(4)接触。该器件的显著性在于阻挡层(4)在欧姆接触电极(5)之下具有称为接触区域(10)的区域，该区域包含从形成所述多个金属层的叠层的多种金属中选出的至少一种金属，并且在于局部合金化层(12)将接触区域(10)和电极(5)的第一层相结合。

Description

具有改进的欧姆接触的电子器件
技术领域
本发明涉及包括至少一个支持层、容纳电子气的沟道层、阻挡层和由多个金属层的叠层形成的欧姆接触电极的电子器件，其中，多个金属层的叠层中的第一金属层与阻挡层接触。
背景技术
包括阻挡层、至少一个能够流动电子气的沟道层、和至少一个欧姆接触电极的电子器件具有许多应用。
在这些器件中，例如包括高电子迁移率晶体管(HEMT)型场效应晶体管或者整流器。HEMT具有两个欧姆接触电极(称为“源极”和“漏极”)和一个肖特基(Schottky)接触电极(称为“栅极”)，而整流器包括一个欧姆接触电极和一个肖特基接触电极。
由III族/N(氮)材料形成其基部(base)的结构由于其带隙大而被广泛用于这些应用。
将参照图1来描述这些器件的一般结构，图1给出了公知类型的HEMT的一个示例。该描述可以应用于仅考虑图1中左侧部分的整流器。
这种器件包括在其基部处的支持层1，该支持层1的作用实质上是要提供该器件的刚性。该支持层1被沟道层3覆盖。
可选的是，缓冲层2置于支持层1和沟道层3之间。该缓冲层2呈现出良好的结晶质量和适于通过外延来生长覆盖了该缓冲层2的其他层的属性。因此，它确保了支持层1与沟道层3之间的结晶过渡。缓冲层还确保能够维持器件的电压。在晶体管的情况下，该缓冲层是电绝缘的，因为它必须提高沟道层3中电子的约束，从而减少电荷载流子注入到支持层。在整流器的情况下，缓冲层2提供特殊传导性以维持反向电压并确保正向传导。
沟道层3是重要的层，因为它使得电子气能够二维地流通并且由沟道层3的电子传输特性决定元件的性能。
阻挡层4的作用是提供具有自由电子的结构，它是施主层。
欧姆接触电极5使得载流子能够被注入或者被重新获得。在晶体管的情况下，存在两个欧姆接触电极-源极5是将载流子注入该结构的电极，而漏极6是重新获得载流子的电极。在整流器的情况下，仅存在一个欧姆接触电极5。欧姆接触电极5是通过在表面层7上或者阻挡层4的上表面上沉积的多个金属层的叠层而形成的，在这种情况下，这确保了良好的欧姆接触。
阻挡层4可以被表面层7覆盖，表面层7防止了该结构被损坏并有助于确保与在表面层7上沉积的肖特基接触电极8的良好的肖特基接触。
最后钝化层9对该器件进行了封装。一般地，钝化可以保护半导体的表面。
为了优化该类型电子器件的性能，通常设法改善欧姆接触电极的接入电阻。该电阻与为了形成电极而沉积的多个金属层的叠层的电阻率和在该多个金属层的叠层与该器件的半导体材料之间的结(junction)的电阻率直接相关。
因此，设法优化该器件的金属欧姆接触电极与半导体材料之间的接触(称谓欧姆接触)以获取减小的接触电阻，优选地低于1Ω.mm。该接触电阻是材料对电流的阻抗，并利用传输线方法(LTM：transmission linemethod)来测量接触电阻。该方法在Wiley出版社出版的Dieter K.Schroder著的书“Semi-conductor material device characterization”的第三章(“Contactresistance Schottky barrier and electromigration”)中进行了详细地描述。
为了优化欧姆接触，从现有技术已经知道了多种方法。
在欧姆接触电极沉积在表面层上的情况下，通过掺杂可以增加后者的电导率。例如，如果表面层由GaN制成，利用诸如硅和锗的n型载流子执行掺杂。但是该类型的掺杂改变了整个结构的电属性，从而改变了其能带图(band energy diagram)。
另一种方法在于蚀刻表面层和阻挡层直到到达沟道层，并且在于在欧姆接触电极和沟道层之间成形所谓“横向接触”的接触。但是蚀刻执行起来很复杂，因为它可能在蚀刻侧形成缺陷，这会使元件的性能(表面漏电流、击穿电压降低)最小化。
将硅注入阻挡层增大了其电导率，当阻挡层中的硅含量达到1019原子/立方厘米(atom.cm-3)时接触电阻为0.4Ω.mm(这方面可以参考S.Denbaars等人2005年5月在IEE第26卷第5期上的出版物)。然而，为了通过在注入之后重组结晶结构来激活硅，需要进行非常高温度的退火(在100巴(bar)的氮气(N2)下1500℃)，并且这种方法难以以工业规模应用。
还可以在阻挡层上沉积钛/铝接触，然后在950℃下执行退火。在此温度下，金属在阻挡层中扩散，直到它到达电子气正在里面流通的沟道层并且形成良好的欧姆接触。但此方法具有在漏电流的起点处会降低器件效率的两个缺点：首先，需要消除表面层，其次退火温度与材料的形成温度相当，这使得其表面在退火期间被损坏。通常需要沉积(例如由AlN或Si3N4构成的)封装层以在退火期间保护表面。
最后，在AlGaN阻挡层中将铝含量从20％增加到30％显著改善了该层的电导率，但是AlGaN合金由此失去其均匀性并变得不稳定。铝含量越高，AlGaN层中贮存的应变实际上越大，并且通过该器件的过早老化可以更频繁地看到该应变的弛豫。此外，阻挡层中太高的铝含量导致栅漏电流增加。
发明内容
因此，本发明的一个目的是提出通过改进欧姆接触电极和沟道之间的电导率而不会使该电子器件的结构退化来排除上述缺陷的方法，这在以工业规模易于实现的条件下实现。本发明的另一个目的是形成有助于改进电子器件的可靠性和寿命的欧姆接触。
通常，通过使形成欧姆接触电极的叠置的金属层与电子器件的半导体材料进行合金化来形成欧姆接触，该材料由III族/N元素的例如GaN、AlGaN、AlInN、InGaN、InN、AlN或AlGaInN的二元、三元或四元合金或者还包含有硼的任何其他合成物形成。
形成合金实际上使得能够改变所述接触下的能带图。由此减小用于电子的通道的阻挡层的高度。
因此本发明在欧姆接触电极之下在阻挡层中注入从形成所述叠置的沉积层以形成所述电极的多种金属中选出的至少一种金属，然后在所述阻挡层和所述电极的第一层之间进行局部合金化，该合金化通过注入金属的存在而被增强。
本发明的第一目的涉及一种电子器件，该电子器件从其基部到其表面上相继包括支持层、容纳电子气的沟道层、阻挡层、由多个金属层的叠层形成的至少一个欧姆接触电极，所述多个金属层的叠层中的第一层与所述阻挡层接触，所述阻挡层在所述欧姆接触电极之下呈现出称为接触区域的区域，该接触区域包含从形成所述多个金属层的叠层的一部分的多种金属中选出的至少一种金属。
根据本发明的其他特征：
-所述沟道层在缓冲层上；
-所述器件还包括在所述阻挡层上的表面层；
-所述器件还包括至少一个肖特基接触电极；
-所述接触区域以排他的方式位于所述欧姆接触电极之下；
-所述接触区域贯穿所述阻挡层的整个厚度延伸并延伸入所述沟道层中；
-所述接触区域包含铝、钛、钼、钨、钌和/或钽；
-所述接触区域还包含硅；
-所述接触区域呈现出包括在1019与1021个原子/立方厘米之间的金属含量或者金属和硅含量；
-所述接触区域在其顶表面上具有最大金属含量；
-所述阻挡层包含至少一种III族材料和氮；
-所述沟道层包含至少一种III族材料和氮；
-所述阻挡层在所述欧姆接触电极之下比在所述器件的其余部分中更薄。
本发明的另一目的涉及一种电子器件，该电子器件从其基部到其表面上相继包括支持层、容纳电子气的沟道层、阻挡层、由多个金属层的叠层形成的至少一个欧姆接触电极，所述多个金属层的叠层中的第一层与所述阻挡层接触，所述阻挡层在所述欧姆接触电极之下具有称为接触区域的区域，该区域包含从形成所述多个金属层的叠层的一部分的多种金属中选出的至少一种金属，以及使所述接触区域和所述电极的第一层相结合的局部合金化层。
根据本发明的该器件的其他特征：
-所述沟道层在缓冲层上；
-所述器件还包括在所述阻挡层上的表面层；
-所述器件还包括至少一个肖特基接触电极；
-所述接触区域以排他的方式位于所述欧姆接触电极之下；
-所述接触区域贯穿所述阻挡层的整个厚度延伸，并延伸入所述沟道层中；
-所述接触区域包含铝、钛、钼、钨、钌和/或钽；
-所述接触区域还包含硅；
-所述接触区域呈现出包括在1019与1021个原子/立方厘米之间的金属含量或者金属和硅含量；
-所述阻挡层包含至少一种III族材料和氮；
-所述沟道层包含至少一种III族材料和氮；
-所述阻挡层在所述欧姆接触电极之下比在所述器件的其余部分中更薄。
本发明的另一目的涉及一种电子器件，该电子器件从其基部到其表面上相继包括支持层、容纳电子气的沟道层、阻挡层、由多个金属层的叠层形成的至少一个欧姆接触电极，所述阻挡层在所述欧姆接触电极之下呈现出称为接触区域的区域，该区域包含从形成所述合金的一部分的多种金属中选出的至少一种金属，以及使所述接触区域和整个欧姆接触电极相结合的整体合金化层。
根据本发明的该器件的其他特征：
-所述沟道层在缓冲层上；
-所述器件还包括在所述阻挡层上的表面层；
-所述器件还包括至少一个肖特基接触电极；
-所述接触区域以排他的方式位于所述欧姆接触电极之下；
-所述接触区域贯穿所述阻挡层的整个厚度延伸，并延伸入所述沟道层中；
-所述接触区域包含铝、钛、钼、钨、钌和/或钽；
-所述接触区域还包含硅；
-所述接触区域呈现出包括在1019与1021个原子/立方厘米之间的金属含量或金属和硅含量；
-所述阻挡层包含至少一种III族材料和氮；
-所述沟道层包含至少一种III族材料和氮；
-所述阻挡层在所述欧姆接触电极之下比在所述器件的其余部分中更薄。
此外，本发明的另一个目的涉及一种电子器件的制造方法，该方法包括以下步骤：
a)形成包括支持层、容纳电子气的沟道层和阻挡层的结构，
b)通过沉积多个金属层的叠层形成至少一个欧姆接触电极，所述多个金属层的叠层中的第一层与所述阻挡层接触，
所述方法特征在于，在步骤a)和b)之间，执行步骤a’)，即，在所述欧姆接触电极之下，在所述阻挡层中形成接触区域，该接触区域包括从形成所述多个金属层的叠层的一部分的多种金属中选出的金属，
以及在步骤b)之后执行步骤b’)，即，在使得所述接触区域的材料和所述电极的第一层的材料之间能够至少局部合金化的温度下对所述结构进行退火。
根据本方法的其他特征：
-步骤a’)包括在阻挡层中注入从形成所述多个金属层的叠层的一部分的多种金属中选出的至少一种金属；
-在步骤a’)中注入的金属是铝、钛、钼、钨、钌和/或钽；
-在步骤a’)中，还注入硅；
-在步骤a’)中注入的金属含量或者注入的金属和硅含量包括在1019与1021个原子/立方厘米之间；
-步骤b’)的退火温度包括在650℃到1050℃之间；
-在步骤a’)和步骤b)之间，在NH3环境中在700℃到800℃之间的温度下执行退火；
-在步骤a)和步骤a’)之间在所述结构上形成保护层，在步骤a’)和步骤b)之间在800℃到1050℃之间的温度下执行退火；
-步骤b’)的退火温度低于750℃。
-在步骤b’)中，在使得形成所述多个金属层的叠层的金属和所述接触区域的金属能够整体合金化的温度下对所述结构执行退火。
附图说明
阅读以下说明并根据其附图可以更好地理解本发明，并且其他细节将变得清楚。附图中：
-图1表示已知类型的HEMT；
-图2表示根据本发明的HEMT的结构；
-图3a到3c表示根据本发明的HEMT根据第一实施方式的制造步骤；
-图4a到4c表示根据本发明的HEMT根据第二实施方式的制造步骤；
-图5表示根据本发明的HEMT的一个替代实施方式。
具体实施方式
附图给出了本发明涉及HEMT类型的场效应晶体管的一个具体实施方式，但以下说明以更一般的方式适用于包括至少一个欧姆接触电极的电子器件，例如整流器。为此，将详细描述图中左侧部分，可以以类似方式描述具有第二欧姆接触电极6的右侧部分。
参照图2，根据本发明的器件从其基部到表面相继包括支持层1、可选缓冲层2、电子气能够流通的沟道层3、阻挡层4、可选表面层7、至少一个欧姆接触电极5和肖特基接触电极8。
支持层1由例如Si、SiC、GaN、Al2O3、AlN的可以是半导体也可以不是半导体的材料制成。
缓冲层2由例如GaN的III族/N(氮)元素的二元、三元或四元合金形成。
沟道层3由镓基(gallium-based)的III族/N材料制成，其可以是二元、三元或四元合金，诸如GaN、BGaN、AlGaN或另一种材料。
阻挡层4包含由III族/N元素的二元、三元或四元合金形成的材料。阻挡层的材料和沟道层的材料的选择是任意的，只要沟道层材料总是呈现出比阻挡层材料的带隙更小的带隙。
表面层7由GaN制成。
欧姆接触电极5由多个金属层的叠层形成，例如Ti/Al/Ti/Au或者Ti/Al/Ni/Au型，但也可以使用钼(Mo)、钨(W)、钌(Ru)和钽(Ta)。根据一个替代实施方式，通过所述金属的合金化形成欧姆接触电极。
为了确保良好的欧姆接触，欧姆接触电极5的第一层与阻挡层4接触，而肖特基接触电极与表面层7接触。
根据第一实施方式，阻挡层4包括在欧姆接触电极5之下的称为接触区域10的区域。该接触区域10延伸到阻挡层4的整个厚度上，并且还延伸到沟道层中。接触区域10以排他的方式位于欧姆接触电极之下，即，该接触区域10被限制在欧姆接触电极5第一层的周边在垂直方向上的投影的水平面内(根据附图，所述水平面为与该器件的表面平行的平面，所述垂直方向垂直于该器件的表面)。所述接触区域10包含它所延伸的层的材料和形成了部分叠加金属层(构成了欧姆接触电极的)的金属。所述金属的含量有利的是在1019与1021atom/cm3之间。
此外，在与欧姆接触电极5的接合处，存在称为局部合金化的合金化层12，使接触区域10与欧姆接触电极5中与阻挡层接触的第一层相结合。合金化层12位于阻挡层和欧姆接触电极5之间的接合处，并由电极的第一层的材料、阻挡层材料和金属材料形成。
通过该局部合金化形成的欧姆接触称为是“非合金的”，因为构成欧姆接触电极5的多个金属层没有彼此合金化。在电极的第一层与阻挡层之间的接合处的局部合金化呈现出提供接触粘附力的优势，这有助于减小接入电阻。此外，已经观察到，这种类型的非合金化欧姆接触增加了器件的可靠性和寿命，从而导致工作几百万小时的非常高的平均无故障时间(MTBF：mean time between failure)。
根据图5中表示的一个替代实施方式，通过包括所有金属层以及还有在欧姆接触电极和接触区域10之间的接合处的单次合金化形成欧姆接触电极5。则该合金化称为是“整体合金化的”，因为电极的所有金属层都被合金化了。应当注意到，整体合金化仅包括接触区域10的顶部，接触区域10的底部由其所延伸的层的金属和形成部分合金化层(形成了欧姆接触电极)的金属形成。
现在来描述使得能够获得根据本发明的电子器件的中间结构。
参考图3c，所述中间结构从其基部到表面相继包括支持层1、缓冲层2、容纳电子气的沟道层3、阻挡层4、与所述阻挡层4接触的至少一个欧姆接触电极5、表面层7和与表面层7接触的栅电极8。
阻挡层4包括在欧姆接触电极5之下称为接触区域10的区域，该接触区域10贯穿阻挡层4的整个厚度延伸并延伸入沟道层3中。
接触区域10包含其所延伸的层的材料和制成欧姆接触电极5的金属。优选的是，所述金属为铝或钛。接触区域中的金属密度是不均匀的，其在阻挡层厚度上以高斯曲线分布，在阻挡层4的顶表面处金属含量更高。
根据一个替代实施方式，参考图4c，阻挡层4在欧姆接触电极5以下的部分比在器件的其余部分中更薄。
根据一个特定实施方式，接触区域10还包含硅。
现在来描述根据本发明的电子器件的制造方法。
第一步包括上述在图3c或4c中表示的类型的中间结构的形成。
首先详细描述形成中间结构的不同方法。
参考图3a，用本领域技术人员已知的技术(例如MBE或者MOCVD)来制造包括层1、2、3、4和7的结构。可选地能够用封装层14覆盖该结构。
根据第一实施方式，在该结构的表面上沉积掩模，以便使欧姆接触电极的位置可以在任意位置，然后通过表面层7在阻挡层中执行金属注入，该金属形成多个金属层的叠层(其构成了欧姆接触电极5)中的一部分。
本领域的技术人员根据所使用的材料和掩模的性质调节注入剂量和能量参数，使得注入的金属含量在阻挡层的顶表面上最高。然而，该结构中的各层的厚度很薄使得很小量的金属也会注入到沟道层3中。
如图3b中所能看到的，接触区域10由此形成于欧姆接触电极5下面，该区域延伸于阻挡层4的整个厚度上以及沟道层3的至少部分厚度上。
应当注意到，注入打乱了被注入有金属的材料的晶格。因此注入步骤之后必须进行使得材料能够重组并且使得注入的金属能够在阻挡层中扩散的退火。下面将更详细地描述所述退火。
在第二实施方式中，参考图4a和4b，在欧姆接触电极的预定位置蚀刻表面层7和部分阻挡层4。如上所述由此执行金属的注入，但是使用较小的剂量和较弱的能量。阻挡层的较小厚度实际上使得能够使用较小的能量并且利用较小的注入金属剂量获得良好的欧姆接触。
该较小剂量的注入呈现出较低成本的处理的优点，因为处理长度较短。与第一实施方式相比，实际上注入区会受到更小的损坏并且更薄，因此更容易重组。此外，注入金属在阻挡层中的扩散更容易发生，并且需要在更低的高温下退火。
根据一个特定的实施方式，还可以执行包括金属(包括在形成欧姆接触电极的多个层的叠层中的)和硅的共注入，其中硅剂量为大约1017到5.1019个原子/立方厘米。1017atom/cm3的剂量实际上是在阻挡层中获得n型电导率要注入的最小硅剂量，并且超过5.1019个atom/cm3的注入导致材料损坏。硅的掺杂效果是使得能够降低阻挡层的高度，甚至由此进一步减小器件的接入电阻。在一个特定的实施方式中，不注入硅，但是还可以在形成阻挡层4的材料的生长过程中沉积硅。
类似地，形成了欧姆接触电极5的多个金属层的叠层的一部分的两种金属的共注入能够在半导体中获得不同金属的特定分布图(profile)，并且能够参与优化接入电阻。
可以根据下面将描述的几个替代实施方式执行该电子器件的第二个主要制造步骤，包括对中间结构进行退火。
根据第一替代实施方式，在该位置已经对表面层进行蚀刻之后通过在阻挡层上沉积叠置的金属层形成欧姆接触电极之后发生的单个步骤中执行退火。该退火的条件是：包含在750℃与1050℃之间的温度，退火时间为20秒到30分钟，在惰性气体环境中。这样的退火导致材料的重组、注入的金属在阻挡层4的厚度上直到沟道层3的扩散，以及构成欧姆接触电极5的金属层与接触区域10的顶部的整体合金化。
图5中表示了所获得的器件。
应当注意到，退火温度越高，在欧姆接触电极的金属层的水平上形成的合金在相分离区上似乎越不均匀，因此不会在长时间上呈现出良好的机械强度，这导致器件在时间上的有效性的减小。
根据优选的第二替代实施方式，以两步执行退火。
在注入之后对该结构执行第一次退火。在包含在700℃与800℃之间的温度下在NH3环境中执行该退火20秒钟到30分钟，以对阻挡层中在注入过程中损坏的材料进行重组。实际上NH3具有比N2更好的稳定表面的优点，因为它在低温(从500℃起)下离解，并产生防止氮在加热至800℃过程中从GaN表面层蒸发因此损坏表面层的活性核素(activespecies)。因此利用NH3环境使得能够防止形成封装保护层。
如果在该结构上形成例如SiO2的封装保护层14，则可以在更高温度下执行该退火，优选地低于1050℃下，直到达到形成封装层14的材料的稳定阈值而不损坏形成表面层的材料的表面。SiO2封装层的使用对于金属和硅的共注入而言尤其合适。在NH3或惰性气体环境中实际上可以达到1050℃的温度，使得在沉积电极之前能够在晶体结构中激活硅。与Denbaars所描述的要求在N2中1500℃下100巴的压强的那些激活条件相比，有利的是这些激活条件更容易实现。然后对封装层14进行蚀刻，但不需要对表面层进行蚀刻，以通过直接沉积电极实现欧姆接触。
在该第一次退火之后，移除封装保护层14(如果存在)，并在欧姆接触电阻5的位置处对表面层7执行蚀刻，以便能够沉积该电极中与阻挡层4接触的第一金属层。
在形成欧姆接触电极5之后，在称为低温的温度下，即低于750℃并且优选地低于650℃，在诸如N2、H2、Ar2或这些气体的任何混合气体的惰性气体中，执行第二次退火30秒钟到30分钟。该退火的温度太低，以致不能使形成电极的金属层合金化。然而，足以在欧姆接触电极5的第一层与接触区域10之间的接合处形成局部合金化层12。该局部合金化层确保了接触的粘附力，并有助于减小接入电阻。
因此，该第二次退火实施方式使得能够通过使电极的接触属性稳定来稳定器件的性能，即使温度不是足够高到对构成欧姆接触电极的各叠层的金属执行合金化。由此形成的欧姆接触称为是“非合金化的”。此外，已经观察到，这种类型的非合金化欧姆接触增加了器件的可靠性和寿命，这导致工作几百万小时的非常高的平均无故障时间(MTBF)。
退火的第三替代实施方式在于仅执行上述第二替代实施方式的第二次低温退火，这也导致非合金化的欧姆接触的形成。
在形成电极之前注入金属的技术的优点在于，后续的热处理会足够低以避免损坏该结构中的III/N材料，并且不会导致不均匀的欧姆接触。实际上，构成电极的金属在III/N材料中具有非常弱的扩散系数，因此扩散所需要的热预算(温度/持续时间)(这在现有技术的形成接触的方法中是已知的)非常高，从而不能够形成非合金化的电极或者局部合金化电极。此外，这种高的热预算导致材料退化并且由于不均匀的接触造成的电子器件的可靠性降低和寿命缩短。
一般地，根据本发明的退火具有能够使该结构的后续性能稳定的优点，因为其温度高于在使用过程中在材料中产生的温度。该结构会迅速演变以在退火温度下达到其最终性能(例如通过杂质的解吸附)，并且随后给出具有所期望的非常高稳定性的性能的工作。
现在来描述应用于制造呈现有改进的欧姆接触的HEMT的本发明的三个实施方式。
示例1
首先通过诸如MBE或MOCVD的已知技术形成相继包括半导体层1、缓冲层2、容纳电子气的沟道层3、阻挡层4和表面层7的结构。
阻挡层由AlGaN制成，并且该阻挡层呈现出铝含量包括在10％与25％之间。
然后在阻挡层4中注入高剂量的铝，以实现在材料的晶格中阻挡层4的表面的水平上铝含量超过1019atom/cm3。注入的金属含量可以高达1021atom/cm3。
然后执行根据上述第二替代实施方式的退火。为此，使由此获得的结构在NH3∶N2环境(对应比例为1/3∶2/3)中处于700℃的温度下经过30分钟。
然后根据已知技术在针对漏电极和源电极预定的位置处执行表面层的蚀刻，然后沉积电极：与阻挡层4相接触地沉积源电极5和漏电极6的第一层。然后在650℃的温度下执行第二次退火30秒钟到60分钟。
然后形成钝化层和栅极8。
在本示例中获得的欧姆接触为大约0.15到0.5Ω.mm。
示例2
首先通过诸如MBE或MOCVD的已知技术形成相继包括半导体层1、缓冲层2、容纳电子气的沟道层3、阻挡层4和表面层7的结构。
阻挡层由AlGaN制成，并且该阻挡层呈现出铝含量包括在10％与25％之间。
然后在源极5和漏极6的位置处对表面层7的厚度以及阻挡层4厚度的三分之一执行蚀刻。为此，使用本领域的技术人员已知的技术，例如形成掩模，然后执行干法蚀刻或湿法蚀刻，例如通过UV激活的KOH基(KOH-based)的溶液。
然后注入剂量减小了的铝，以获得在阻挡层4的表面具有最大值的注入分布图。注入的铝含量在1019与1021atom/cm3之间变化。
然后以与示例1中相同的方法形成电极。
然后使所得到的结构在750℃与1050℃之间的温度在惰性气体环境中退火20秒钟到30分钟。
最后，形成钝化层和栅极8。
在该示例中，获得的欧姆接触为大约0.5Ω.mm。
示例3
首先通过诸如MBE或MOCVD的已知技术形成相继包括半导体层1、缓冲层2、容纳电子气的沟道层3、阻挡层4和表面层7的结构。
阻挡层由AlGaN制成，并且该阻挡层呈现出铝含量包括在10％与25％之间。
然后在该结构上形成由例如SiO2或Si3N4的材料制成的封装保护层14。
然后执行铝和硅的共注入，以使在材料晶格中在阻挡层4的表面的水平上实现铝含量超过1019atom/cm3。注入的铝加硅的含量可以高达1021atom/cm3。
然后在N2环境中在1050℃的温度下对该结构执行退火30分钟，表面通过用于注入的封装层来保护。
然后通过本领域的技术人员可用的适用手段移除封装保护层14。
沉积Si3N4的钝化层。
以Ti/Al/Ti/Au层或者Ti/Al/Ni/Au层的叠层形式沉积漏电极和源电极。
最后，在650℃的温度下执行第二次退火30秒钟到30分钟以形成非合金化的欧姆接触。
在该示例中，获得的欧姆接触为大约0.15到0.5Ω.mm。

Claims (25)

1、一种电子器件，该电子器件从其基部到其表面相继包括：
支持层(1)，
容纳电子气的沟道层(3)，
阻挡层(4)，
由非合金化的多个金属层的叠层形成的至少一个欧姆接触电极(5)，所述多个金属层的叠层中的第一层与所述阻挡层(4)接触，
其特征在于，所述阻挡层在所述欧姆接触电极(5)之下呈现出称为接触区域(10)的区域，区域包含从形成所述多个金属层的叠层的一部分的多种金属中选出的至少一种金属。
2、一种电子器件，该电子器件从其基部到其表面相继包括：
支持层(1)，
容纳电子气的沟道层(3)，
阻挡层(4)，
由非合金化的多个金属层的叠层形成的至少一个欧姆接触电极(5)，所述多个金属层的叠层中的第一层与所述阻挡层(4)接触，
其特征在于，在所述欧姆接触电极(5)之下，所述阻挡层(4)呈现出称为接触区域(10)的区域，该区域包含从形成所述多个金属层的叠层中的一部分的多种金属中选出的至少一种金属，
以及使所述接触区域(10)和所述电极(5)的第一层相结合的局部合金化层(12)。
3、根据权利要求1或2所述的器件，其特征在于，所述沟道层(3)在缓冲层(2)上。
4、根据权利要求1到3中任何一项所述的器件，其特征在于，该器件还包括在所述阻挡层(4)上的表面层(7)。
5、根据权利要求1到4中任何一项所述的器件，其特征在于，该器件还包括至少一个肖特基接触电极(8)。
6、根据权利要求1到5中任何一项所述的器件，其特征在于，所述接触区域(10)以排他的方式位于所述欧姆接触电极(5)之下。
7、根据权利要求1到6中任何一项所述的器件，其特征在于，所述接触区域(10)贯穿所述阻挡层(4)的整个厚度延伸并延伸入所述沟道层(3)中。
8、根据权利要求1到7中任何一项所述的器件，其特征在于，所述接触区域(10)包含铝、钛、钼、钨、钌和/或钽。
9、根据权利要求1到8中任何一项所述的器件，其特征在于，所述接触区域(10)还包含硅。
10、根据权利要求1到9中任何一项所述的器件，其特征在于，所述接触区域(10)呈现出包括在1019与1021个原子/立方厘米之间的金属含量或者金属和硅含量。
11、根据权利要求1到10中任何一项所述的器件，其特征在于，所述接触区域(10)在其项表面处呈现出最大金属含量。
12、根据权利要求1到11中任何一项所述的器件，其特征在于，所述阻挡层(4)包含来自III族的至少一种材料和氮。
13、根据权利要求1到12中任何一项所述的器件，其特征在于，所述沟道层(3)包含来自III族的至少一种材料和氮。
14、根据权利要求1到13中任何一项所述的器件，其特征在于，所述阻挡层(4)在所述欧姆接触电极(5)以下比在所述器件的其余部分中更薄。
15、一种电子器件的制造方法，该方法包括以下步骤：
a)形成包括支持层(1)、容纳电子气的沟道层(3)和阻挡层(4)的结构，
b)通过沉积非合金化的多个金属层的叠层形成至少一个欧姆接触电极(5)，所述多个金属层的叠层中的第一层与所述阻挡层(4)接触，
其特征在于，在步骤a)和b)之间，执行步骤a’)，在步骤a’)中，在所述欧姆接触电极(5)之下，在所述阻挡层(4)中形成接触区域(10)，该接触区域(10)包含从形成所述多个金属层的叠层中的一部分的多种金属中选出的金属，
以及在步骤b)之后执行步骤b’)，在步骤b’)中在使得所述接触区域(10)的材料和所述电极的第一层的材料之间能够至少局部合金化(21)的温度下对所述结构进行退火。
16、根据权利要求15所述的方法，其特征在于，步骤a’)包括在阻挡层(4)中注入从形成所述多个金属层的叠层中的一部分的多种金属中选出的至少一种金属。
17、根据权利要求16所述的方法，其特征在于，在步骤a’)中注入的金属是铝、钛、钼、钨、钌和/或钽。
18、根据权利要求16到17中任何一项所述的方法，其特征在于，在步骤a’)中，还注入硅。
19、根据权利要求16到18中任何一项所述的方法，其特征在于，在步骤a’)中注入的金属含量或者注入的金属和硅含量包括在1019与1021个原子/立方厘米之间。
20、根据权利要求15到19中任何一项所述的方法，其特征在于，步骤b’)的退火温度包括在650℃到1050℃之间。
21、根据权利要求15到20中任何一项所述的方法，其特征在于，在步骤a’)和步骤b)之间，在NH3环境中在包括700℃到800℃之间的温度下执行退火。
22、根据权利要求18到19中任何一项所述的方法，其特征在于，在步骤a)和步骤a’)之间在所述结构上形成保护层(14)，以及在步骤a’)和步骤b)之间在包括800℃到1050℃之间的温度下执行退火。
23、根据权利要求21或22中任何一项所述的方法，其特征在于，步骤b’)的退火温度低于750℃。
24、根据权利要求15到20中任何一项所述的方法，其特征在于，在步骤b’)中，在使得形成所述多个金属层的叠层的多种金属和所述接触区域(10)的金属能够整体合金化的温度下对所述结构执行退火。
25、根据权利要求15到24中任何一项所述的方法，其特征在于，所述阻挡层(4)和沟道层(3)包含来自III族的至少一种材料和氮。
CN2008800106418A 2007-03-30 2008-03-25 具有改进的欧姆接触的电子器件及制造方法 Active CN101663759B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754186A FR2914500B1 (fr) 2007-03-30 2007-03-30 Dispositif electronique a contact ohmique ameliore
FR0754186 2007-03-30
PCT/IB2008/000788 WO2008120094A2 (en) 2007-03-30 2008-03-25 Electronic device with improved ohmic contact

Publications (2)

Publication Number Publication Date
CN101663759A true CN101663759A (zh) 2010-03-03
CN101663759B CN101663759B (zh) 2011-09-14

Family

ID=38474161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800106418A Active CN101663759B (zh) 2007-03-30 2008-03-25 具有改进的欧姆接触的电子器件及制造方法

Country Status (7)

Country Link
US (2) US7968390B2 (zh)
EP (1) EP2143142A2 (zh)
JP (1) JP2010524202A (zh)
KR (1) KR20090128393A (zh)
CN (1) CN101663759B (zh)
FR (1) FR2914500B1 (zh)
WO (1) WO2008120094A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201441A (zh) * 2010-03-26 2011-09-28 三垦电气株式会社 半导体装置
CN102820331A (zh) * 2011-06-10 2012-12-12 财团法人交大思源基金会 适用于铜制程的半导体装置
CN103094334A (zh) * 2011-10-27 2013-05-08 三星电子株式会社 电极结构、氮化镓基半导体器件及其制造方法
CN104465746A (zh) * 2014-09-28 2015-03-25 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
CN106158926A (zh) * 2015-05-12 2016-11-23 台达电子工业股份有限公司 半导体装置及其制作方法
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5453786B2 (ja) * 2008-12-02 2014-03-26 日本電気株式会社 ヘテロ接合電界効果トランジスタおよびその製造方法
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP2011054809A (ja) * 2009-09-03 2011-03-17 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8569799B2 (en) * 2011-12-20 2013-10-29 Infineon Technologies Austria Ag III-V semiconductor devices with buried contacts
KR101883842B1 (ko) 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP5750382B2 (ja) * 2012-02-15 2015-07-22 シャープ株式会社 窒化物半導体装置
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP6522521B2 (ja) 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
JP2021120966A (ja) * 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール
WO2020092002A1 (en) * 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
CN111128709A (zh) * 2020-01-15 2020-05-08 桂林理工大学 基于Cu的GaN HEMT无金欧姆接触电极的制备方法
CN115498027A (zh) * 2022-09-23 2022-12-20 晋芯电子制造(山西)有限公司 一种集成电路欧姆接触区的生产***及生产方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4186410A (en) * 1978-06-27 1980-01-29 Bell Telephone Laboratories, Incorporated Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
JPS6467964A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Multilayer electrode structure
US5124762A (en) * 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
GB2275569B (en) * 1993-02-24 1996-08-07 Toshiba Cambridge Res Center Semiconductor device and method of making same
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
US5646069A (en) * 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
JP2967743B2 (ja) * 1997-01-14 1999-10-25 日本電気株式会社 ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP3177951B2 (ja) * 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
WO2006033167A1 (en) * 2004-09-24 2006-03-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201441A (zh) * 2010-03-26 2011-09-28 三垦电气株式会社 半导体装置
CN102201441B (zh) * 2010-03-26 2014-06-18 三垦电气株式会社 半导体装置
CN102820331A (zh) * 2011-06-10 2012-12-12 财团法人交大思源基金会 适用于铜制程的半导体装置
CN103094334A (zh) * 2011-10-27 2013-05-08 三星电子株式会社 电极结构、氮化镓基半导体器件及其制造方法
CN104465746A (zh) * 2014-09-28 2015-03-25 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
CN106158926A (zh) * 2015-05-12 2016-11-23 台达电子工业股份有限公司 半导体装置及其制作方法
CN106158926B (zh) * 2015-05-12 2019-05-07 台达电子工业股份有限公司 半导体装置及其制作方法
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
US10916445B2 (en) 2017-08-25 2021-02-09 Enkris Semiconductor, Inc. Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20090128393A (ko) 2009-12-15
JP2010524202A (ja) 2010-07-15
WO2008120094A2 (en) 2008-10-09
FR2914500A1 (fr) 2008-10-03
US20110215380A1 (en) 2011-09-08
CN101663759B (zh) 2011-09-14
EP2143142A2 (en) 2010-01-13
US7968390B2 (en) 2011-06-28
US20100038682A1 (en) 2010-02-18
US8253170B2 (en) 2012-08-28
WO2008120094A3 (en) 2008-12-04
FR2914500B1 (fr) 2009-11-20
WO2008120094A9 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101663759B (zh) 具有改进的欧姆接触的电子器件及制造方法
TWI421917B (zh) 用於半導體裝置的非活性防護環
US8026568B2 (en) Second Schottky contact metal layer to improve GaN Schottky diode performance
US20080258150A1 (en) Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP5358955B2 (ja) ｐ型窒化ガリウム系半導体領域を形成する方法
US9318331B2 (en) Method and system for diffusion and implantation in gallium nitride based devices
WO2013096013A1 (en) Method of fabricating a gallium nitride p-i-n diode using implantation
CN101878532A (zh) 制造电子器件的工艺
US8889537B2 (en) Implantless dopant segregation for silicide contacts
CN108538717A (zh) 在GaN材料中制造浮置保护环的方法及***
JP2005508087A (ja) 縦型デバイスのための裏面オーミックコンタクトの低温形成
US10879376B2 (en) Method for manufacturing semiconductor device
JP2019062140A (ja) 半導体装置の製造方法
TW201025426A (en) Semiconductor wafer, electronic device and method for making a semiconductor wafer
CN110137244A (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN116053312A (zh) 一种p型栅增强型氧化镓基CAVET器件及其制备方法
US9985159B2 (en) Passivated contact formation using ion implantation
JP5648307B2 (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
CN101878533B (zh) 具有受控电场的电子器件
US20240088281A1 (en) Dope p galium nitride electronic component
JP2006196623A (ja) エピタキシャル基板および半導体素子
JP5846779B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUTAIKE INC.

Free format text: FORMER OWNER: SOITEC SPECIALTY ELECTRONICS S. A. S

Effective date: 20150618

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: SOITEC SPECIALTY ELECTRONICS S. A. S

Free format text: FORMER NAME: PICOGIGA INTERNAT SOC PAR ACTI

CP01 Change in the name or title of a patent holder

Address after: Benin, France

Patentee after: Tektronix Electronics Co.

Address before: Benin, France

Patentee before: PICOGIGA INTERNATIONAL

TR01 Transfer of patent right

Effective date of registration: 20150618

Address after: Benin, France

Patentee after: SOITEC

Address before: Benin, France

Patentee before: Tektronix Electronics Co.