CN101651641A - 一种终端设备基带处理***中的匹配滤波电路装置及方法 - Google Patents
一种终端设备基带处理***中的匹配滤波电路装置及方法 Download PDFInfo
- Publication number
- CN101651641A CN101651641A CN200810142497A CN200810142497A CN101651641A CN 101651641 A CN101651641 A CN 101651641A CN 200810142497 A CN200810142497 A CN 200810142497A CN 200810142497 A CN200810142497 A CN 200810142497A CN 101651641 A CN101651641 A CN 101651641A
- Authority
- CN
- China
- Prior art keywords
- unit
- control signal
- circuit arrangement
- coherent integration
- matched filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000012545 processing Methods 0.000 title claims abstract description 39
- 230000001427 coherent effect Effects 0.000 claims abstract description 58
- 239000013598 vector Substances 0.000 claims abstract description 50
- 238000006073 displacement reaction Methods 0.000 claims abstract description 27
- 230000010354 integration Effects 0.000 claims description 83
- 230000015654 memory Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000001186 cumulative effect Effects 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 241001269238 Data Species 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 21
- 238000010295 mobile communication Methods 0.000 abstract description 9
- 238000013461 design Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 108010003272 Hyaluronate lyase Proteins 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000008520 organization Effects 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000012958 reprocessing Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种终端设备基带处理***中的匹配滤波电路装置及方法，该电路装置包括一控制单元，用于控制解扰、解扩、解旋转和最大比合并数据的处理过程；该控制单元的输出端口同时连接一V向量缓存单元、一移位积分选择单元和一相干积分单元，用以完成匹配滤波操作的同时进行数据缓存。由于采用了完全流水的设计结构，能同时进行数据缓存和匹配滤波过程，压缩了终端硬件加速器的时间消耗，有效地提高了移动通信终端硬件***的运行效率；另外，能根据实际需要调整移位缓存选择单元内部的移位寄存器组的大小，以及调整相关器单元内部的相关器个数，从而能兼容多种应用环境下的匹配滤波算法；控制逻辑简单，易于实现，具有很强的通用性和实用性。
Description
技术领域
本发明涉及移动通信终端设备基带处理***的联合检测算法电路领域，尤其涉及的是一种终端设备基带处理***中的匹配滤波电路装置及方法的改进。
背景技术
在移动通信终端设备的基带处理***中，传统检测技术是针对单一用户进行信号检测而把其他用户作为噪声加以处理的，但在用户数量增多时，极易导致信噪比恶化，使得***性能和容量都不尽如人意。而联合检测技术是在传统检测技术的基础上，充分利用了造成多址干扰的所有用户信号以及相关多径的先验信息，把用户信号的分离当作一个统一的相互关联的联合检测过程来完成，从而具有优良的抗干扰性能，也降低了***对功率控制精度的要求，因此，可以更加有效地利用上下行链路的频谱资源，显著地提高了***的性能和容量。
在TD-SCDMA终端设备的移动通信基带处理***中，普遍采用了联合检测的基带处理算法，在该联合检测中往往都包含有一个重要的算法电路即匹配滤波电路。
如图1所示，首先，串行干扰消除模块利用一个时隙内的Midamble码采样数据进行多轮多小区串行干扰消除，得到一个较为准确的初始信道估计结果；同时，复合扩频码产生模块对本地信道化码进行加扰、旋转、共轭生成复合扩频码；再根据初始信道估计结果和复合扩频码，对所有候选码道进行激活检测，并最终确定哪些码道将作为激活码道被纳入到联合检测；其次，对初始信道估计结果进行后处理，得到准确的信道估计后处理结果；在信道估计后处理结果和激活码道的复合扩频码之间，进行卷积运算得到各个激活码道上的V向量；然后，利用V向量对一个时隙内的数据域采样数据进行匹配滤波，得到解扰、解扩、解旋转和最大比合并后的符号级数据；匹配滤波电路将符号数据送给矩阵运算模块进行符号间和码道间干扰消除；消除干扰后的符号数据将作为联合检测算法的最终输出结果，发送给符号级处理子***，完成物理信道到传输信道的反映射过程；映射结果将通过软硬件接口通道，发送给软件进行后面的任务调度过程。
但基于TD-SCDMA的联合检测算法的算法复杂度非常高，对处理时间的要求很苛刻，考虑到成本和功耗问题，在TD-SCDMA手机终端设备中，不可能采用类似于基站侧的高性能软件平台，因此，TD-SCDMA手机终端就需要设计大量的硬件加速器，其目的是，为了给终端软件平台预留出足够的处理时间，但是势必增加复杂的成本，实用性不强。
不仅如此，TD-SCDMA手机终端还不得不面对所提出更高的硬件加速器运算速度要求：如TD-SCDMA的联合检测算法对于12.2kbps语音业务，上行扩频因子为8，占用一个码道；下行扩频因子为16，占用两个码道。以扩频因子SF为16的匹配滤波运算为例，手机终端的匹配滤波器在联合检测中要得到解扰解扩后的1个符号，需要对31个码片数据进行匹配滤波，在每个码道上要完成两个数据域共44个符号的匹配滤波过程；这个过程需要反复16次才能把16个码道上的符号全部解出来，从而完成一个时隙全码道的匹配滤波过程，总共需要做31×44×16＝21824次匹配运算。
可见，具有高速度的匹配滤波实现电路对于提高TD-SCDMA基带处理子***的运行效率是多么的重要；然而，目前现有的匹配滤波器，往往都是基于基站基带算法电路装置实现的，鉴于基站侧的成本压力远比手机终端侧的成本压力要小的多，基站侧可选用高性能的软件处理器；且基站侧的硬件加速器对时间和功耗要求也远没有手机终端的硬件加速器严格；因此，现有基站侧的匹配滤波器装置很难直接应用于终端设备中，通用性很差。
因此，现有技术尚有待于改进和发展。
发明内容
本发明要解决的问题是，提供一种终端设备基带处理***中的匹配滤波电路装置及方法，可缩短手机终端硬件加速器的处理时间，可提高移动通信终端硬件***的运行效率，且简单、实用和具有高通用性。
本发明的技术方案如下：
一种终端设备基带处理***中的匹配滤波电路装置，位于所述基带处理***的联合检测算法电路内，所述电路装置包括一控制单元，用于控制解扰、解扩、解旋转和最大比合并数据的处理过程；其中，所述控制单元的输出端口同时连接一V向量缓存单元、一移位积分选择单元和一相干积分单元，用以完成匹配滤波操作的同时进行数据缓存。
所述的电路装置，其中，所述相干积分单元的前端还连接一相关器单元，并通过所述相关器单元连接所述V向量缓存单元和所述移位积分选择单元，用于并行数据的相关处理过程以及用于在相关结果之间进行求和运算。
所述的电路装置，其中，所述相关器单元的输入端口同时连接所述V向量缓存单元的输出端口和所述移位积分选择单元的输出端口，用于所述电路装置在每一个工作时钟内完成多次匹配滤波处理。
所述的电路装置，其中，所述控制单元包括一控制信号发生逻辑和一计数器，所述控制信号发生逻辑位于所述控制单元的输出端，所述计数器连接所述控制信号发生逻辑，用于在匹配滤波开始指示信号的控制下进行计数，以将计数结果作为匹配滤波器的时间坐标发送给该控制信号发生逻辑。
所述的电路装置，其中，所述控制信号发生逻辑位于所述计数器的后端，用于分别产生并输出V向量缓存单元控制信号、移位缓存使能和选择控制信号以及积分单元控制信号。
所述的电路装置，其中，所述V向量缓存单元包括多个双口串行缓存，在所述V向量缓存单元控制信号的控制下，用于缓存和读取V向量元素。
所述的电路装置，其中，所述移位积分选择单元包括两组移位缓存寄存器组和一组选择器组，所述选择器组位于两组移位缓存寄存器组之间，在所述移位缓存使能和选择控制信号的控制下，用于采样输出被实时缓存到所述移位积分选择单元内的天线数据。
所述的电路装置，其中，所述相关器单元包括多个相关器和一加法器组，所述相关器的输出端口直接连接所述加法器组的输入端口，所述相关器用于相乘所述V向量元素和所述天线数据，所述加法器组用于累加单个所述相关器相乘的结果。
所述的电路装置，其中，所述相干积分单元包括一选择器、一相干积分累加器和一相干积分缓存，所述相干积分累加器的输入端口同时连接所述选择器的输出端口和所述相关器单元的输出端口，所述相干积分累加器的输出端口连接所述相干积分缓存的输入端口；在所述积分单元控制信号的控制下，用于完成码道上所有符号数据的积分操作。
一种终端设备基带处理***中的匹配滤波方法，由该匹配滤波电路装置的一控制单元产生并输出相干积分控制信号，其中，所述方法包括以下步骤：
A、在每组解调数据第一个计算周期的工作时钟内所述相干积分控制信号连续处于有效状态，而在每组解调数据第二个计算周期的工作时钟内所述相干积分控制信号连续处于无效状态；
B、当所述相干积分控制信号有效时，由所述电路装置的一相干积分单元直接将当前输入的相关求和结果进行累积操作，并将累积的结果作为当前周期的计算结果缓存到所述电路装置的一相关积分缓存中；
C、当所述相干积分控制信号无效时，所述相干积分单元则将当前输入的相关求和结果与缓存在所述相干积分缓存中第一个计算周期的计算结果进行累积操作，解调出一组完整的符号级数据。
本发明所提供的一种终端设备基带处理***中的匹配滤波电路装置及方法，由于采用了完全流水的设计结构，能同时进行数据缓存和匹配滤波过程，有效的利用了每一个处理时钟，大大压缩了终端硬件加速器的时间消耗，为软件平台的稳定运行在时间上提供了保障，从而有效地提高了移动通信终端硬件***的运行效率；该高速匹配滤波电路通用性也很强，能根据需要调整移位缓存选择单元内部的移位寄存器组的大小，以及调整相关器单元内部的相关器个数，从而能兼容多种应用环境下的匹配滤波算法；另外，该电路装置的控制逻辑简单，易于实现，具有很强的实用性和利用价值。
附图说明
图1是现有技术TD-SCDMA数字基带处理子***示意框图；
图2是本发明的匹配滤波电路装置的实现结构示意框图；
图3是本发明的控制单元的硬件实现结构示意框图；
图4是本发明的V向量缓存单元的硬件实现结构示意框图；
图5是本发明的移位积分选择单元的硬件实现结构示意框图；
图6是本发明的相关器单元的硬件实现结构示意框图；
图7是本发明的相干积分单元的硬件实现结构示意框图。
具体实施方式
以下将结合所示附图，对本发明终端设备基带处理***中匹配滤波电路装置及方法的具体实施方式和实施例加以详细说明。
本发明终端设备基带处理***中的匹配滤波电路装置及方法，主要核心点在于，完全流水的设计结构以及同时进行数据缓存和匹配滤波过程，提高了移动通信终端硬件***的运行效率；至于移动通信终端设备如TD-SCDMA手机等的设计和制造技术为本领域技术人员所熟知，在此不再赘述。
根据TD-SCDMA终端基带算法的处理特点，以n个工作时钟为一个处理周期，其中n可为匹配滤波的码道数，采用完全流水的设计结构，在完成n个码道匹配滤波操作的同时缓存下个处理周期的天线数据，实现数据缓存过程与运算过程的完全匹配，有效利用每一个处理时钟所有的运算时间，大大节省硬件加速器的时间消耗。
如图2所示，要在一个处理周期内完成n个码道上的n次匹配滤波运算，该匹配滤波电路装置包括五个单元：控制单元210、V向量缓存单元220、移位积分选择单元230、相关器单元240和相干积分单元250，所述控制单元210同时连接V向量缓存单元220、移位积分选择单元230和相干积分单元250，所述相关器单元240位于相干积分单元250的前端，所述相关器单元240同时连接V向量缓存单元220和移位积分选择单元230，其中：
1)控制单元210的主要功能是，控制匹配滤波运算电路的操作，协调整个匹配滤波过程的时序，控制单元210的输入端口连接外部的匹配滤波开始指示信号和匹配滤波码道个数n，控制单元210输出端口的V向量缓存单元控制信号连接到V向量缓存单元220，控制单元210输出端口的移位积分使能和选择信号连接到移位积分选择单元230，控制单元210输出端口的积分单元控制信号连接到相干积分单元250。
2)V向量缓存单元220的主要功能是，如图4所示，按照并列和分区码道的格式缓存前端激活码道检测模块输出的V向量，然后在V向量缓存单元控制信号的控制下，读取对应码道的V向量元素；V向量缓存单元220的输入端口连接来自于激活码道检测模块输出的V向量元素信号和控制单元210输出的V向量缓存单元控制信号；而V向量缓存单元220的输出端口将对应码道的V向量元素发送给相关器单元240。
3)移位积分选择单元230的主要功能是，根据移位积分使能和选择信号，将外部模块输入的数据域采样数据，移位缓存到其内部的两组移位缓存寄存器组中，如图5所示，同时，移位积分选择单元230内部的选择器组从两组移位缓存寄存器组中选择一组寄存数据输出；移位积分选择单元230的输入端口分别连接外部模块输出的数据域采样数据和控制单元210的移位积分使能和选择信号，移位积分选择单元230的输出端口输出选中的数据域采样信号连接到相关器单元240。
4)相关器单元240的主要功能是，并行n个数据的相关处理过程，并在n个相关结果之间进行求和运算，如图6所示，其输入端口分别连接移位积分选择单元230输出选中的数据域采样数据和V向量缓存单元220输出的V元素，输出端口将输出的相关求和结果连接到相干积分单元250。
5)相干积分单元250的主要功能是，在积分单元控制信号的控制下，完成符号内的数据积分，如图7所示，其输入端口连接控制单元210输出的积分单元控制信号和相关器单元240输出的n个相关结果之和，其输出端口将输出完整的数据符号发送给匹配滤波单元后端的矩阵运算模块。
所述矩阵运算模块完成符号间干扰消除和码道间干扰消除后，通过符号级处理子***完成物理信道到传输信道的解映射过程，最终的解映射结果将通过软硬件接口通道上报至数字信号处理器DSP(Digital SingnalProcessor)做进一步的业务调度处理。
以上根据TD-SCDMA终端硬件加速器的性能要求，结合终端基带算法的特点，提出了一种高速的匹配滤波实现电路，其工作原理能够在每一个工作时钟内同时完成多次匹配滤波运算，有效地提高了TD-SCDMA终端硬件***的运行效率，大大压缩了硬件加速器的时间消耗，为软件平台的稳定运行在时间上提供了保障，另外该电路的控制逻辑也非常简单，易于实现，有较大的实用价值。按照TD-SCDMA协议规定，在下行链路中只存在两种扩频因子：SF等于1和SF等于16，由于后者最为常用，仍然以扩频因子SF为16的匹配滤波运算为例来描述匹配滤波电路装置的具体实施方式，详细说明各单元的工作原理：
如图3所示，匹配滤波电路装置的控制单元210用于控制整个匹配滤波运算过程，用于控制解扰、解扩、解旋转和最大比合并符号级匹配数据的处理过程，它主要包括两个功能部分：计数器301和控制信号发生逻辑302，所述控制信号发生逻辑302位于所述控制单元210的输出端，所述计数器301连接所述控制信号发生逻辑302，所述控制信号发生逻辑302位于所述计数器301的后端。
计数器301的主要功能是，在匹配滤波开始指示信号的控制下进行计数，其计数周期由当前匹配滤波的码道个数16来定义，计数器301的计数结果作为匹配滤波器的时间坐标发送给控制信号发生逻辑302；
控制信号发生逻辑302的主要功能是，根据当前匹配滤波的码道个数16，分别产生并输出V向量缓存单元控制信号、移位缓存使能和选择控制信号以及积分单元控制信号，其中：
V向量缓存单元控制信号由V向量缓存单元读使能信号和读地址信号组成；V向量缓存单元读使能信号可通过比较计数器的当前计数值和门限1408得到，如果计数结果小于1408，读使能有效，否则为无效；V向量缓存单元读地址信号则根据计数器最低的4比特计数值来定义；
移位缓存使能和选择控制信号包括移位缓存寄存器组1使能信号store_en1、移位缓存寄存器组2使能信号store_en2和选择控制信号sel_data三个部分，如果以16作为计数器的一个计数周期，那么在第一个和第二个计数周期内，两组移位寄存器组使能信号store_en1和store_en2同时有效；之后在第三个计数周期内store_en1无效，而store_en2继续有效，sel_data为状态0；在第四个计数周期store_en1有效，store_en2无效，sel_data为状态1；第五个计数周期store_en1无效，store_en2有效，sel_data为状态0，以此类推；
积分控制信号也是计数器定义的，每当计数器计数结果模块上32小于16，计数器的第5个比特状态为0时，便使能相干积分控制信号，否则，其置位为无效状态。
此时的V向量缓存单元220的主要功能是接收前端激活码道检测模块的生成的V向量，并在V向量缓存单元控制信号的控制下，别从其内部4块双口串行缓存Buffer中读取V向量发送给相关器单元240，在缓存V向量元素时可分别使能四块Buffer的A口写使能，将数据按照串行缓存到四块buffer中，在图4所示中，B0，0、B0，1、......、B15，30、B15，31，以此类推Bm，n表示第m个码道上得到的第n个V向两元素，每个地址单元上缓存2个V向量元素，在读取V向量元素时，需要根据匹配滤波控制单元210输出的V向量缓存单元控制信号，利用四块缓存buffer的A口和B口同时读取V向量元素，其中，A口以16个时钟为周期顺次循环寻址Section0空间，同时B口也以16个时钟为周期顺次循环寻址section1空间，二者将读取的数据发送给相关器单元240。
此时的移位积分选择单元230的主要功能是，将读出的天线数据实时交替缓存到两组移位缓存组中，然后根据选择控制信号将正确的16个采样数据发送给相关器单元240，如图5所示，包括两组移位缓存寄存器组和一组选择器组，所述选择器组位于两组移位缓存寄存器组之间，移位积分选择输出单元根据store_en1和store_en2移位缓存采样数据，当store_en1有效时，天线数据Db_rddata向右移位缓存到第一组移位缓存寄存器组，当store_en1无效时，停止移位缓存过程；同理，第二组移位缓存寄存器组在store_en2的控制下缓存天线数据，选择器组根据选择控制信号sel_data从两组移位寄存器组中将输出16个天线数据，当sel_data为状态0时，选择第一组k到k+15个寄存器组中的内容输出，输出结果发送给相关器单元240；当sel_data为状态1时，选择第二组k+16到k+31个寄存器组中的内容输出，输出结果发送给相关器单元240。
此时的相关器单元240的功能是，并行完成16个数据的相关运算操作，并把16个相关结果累积起来，如图6所示，它是由16个相关器组成，所述相关器的输出端口直接连接加法器组的输入端口，每个相关器输入一个天线数据和一个V向量元素，然后将二者相乘，乘积结果在所述加法器组中进行求和累加，计算结果发送给相干积分单元250进行符号内的相干积分。
此时的相干积分单元250的主要功能是，在相干单元控制信号的控制下将相关器单元240输出的求和结果与前一个周期属于同一个符号的求和结果进行累加，累加结果缓存到内部的相干积分Buffer中，如图7所示，包括一个选择器701、一个相干积分累加器702和一块相干积分缓存703，所述相干积分累加器702的输入端口同时连接所述选择器701的输出端口和所述相关器单元240的输出端口，所述相干积分累加器702的输出端口连接所述相干积分缓存703的输入端口。
当相干积分单元250开始工作时，相干积分控制信号会在每组解调数据第一个计算周期的16时钟内连续处于有效状态，这表示开始一组新符号的匹配滤波过程，这时选择器701选择0输出给相干积分累积器702，在相干积分累加器702中，直接将当前输入的相关求和结果与0进行累积操作，累积结果作为当前周期的计算结果缓存到相关积分缓存703中；在每组解调数据的第二个计算周期的16个时钟周期内，相干积分单元控制信号连续处于无效状态，这时相干积分累加器702会在当前输入的相关求和结果与缓存在相干积分缓存703中第一个计算周期得到的相关求和结果之间进行累积操作，得到完整的符号级数据；然后再重新开始下一组符号数据的解调，不断重复这个过程，直到在16个码道上把所有704个符号全部解调出来。
此时的TD-SCDMA手机终端数字基带处理***启动匹配滤波电路后面的矩阵运算模块，完成符号间和码道间干扰消除；而消除干扰后的结果通过符号级处理子***，完成物理信道到传输信道的反映射过程；而最终的映射结果通过软硬件接口通道上报DSP，由DSP进行任务调度。
以上具体实施方式中匹配滤波的电路装置及方法根据实际应用可以采用现有各种可能的方案，为本领域技术人员所熟知，在此也不再赘述。
本发明具体实施例中所提供的一种终端设备基带处理***中的匹配滤波电路装置及方法，由于采用了完全流水的设计结构，能同时进行数据缓存和匹配滤波过程，有效的利用了每一个处理时钟，大大压缩了终端硬件加速器的时间消耗，为软件平台的稳定运行在时间上提供了保障，从而有效地提高了移动通信终端硬件***的运行效率；该高速匹配滤波电路通用性也很强，能根据需要调整移位缓存选择单元内部的移位寄存器组的大小，以及调整相关器单元内部的相关器个数，从而能兼容多种应用环境下的匹配滤波算法；另外，该电路装置的控制逻辑简单，易于实现，具有很强的实用性和利用价值。
应当理解的是，对本领域普通技术人员来说，可以根据上述方案的说明加以改进或变换，例如应用于通讯和电子的其他产品领域，而所有这些改进和变换都本应属于本发明所附权利要求的保护范围。
Claims (10)
1、一种终端设备基带处理***中的匹配滤波电路装置，位于所述基带处理***的联合检测算法电路内，所述电路装置包括一控制单元，用于控制解扰、解扩、解旋转和最大比合并数据的处理过程；其特征在于，所述控制单元的输出端口同时连接一V向量缓存单元、一移位积分选择单元和一相干积分单元，用以完成匹配滤波操作的同时进行数据缓存。
2、根据权利要求1所述的电路装置，其特征在于，所述相干积分单元的前端还连接一相关器单元，并通过所述相关器单元连接所述V向量缓存单元和所述移位积分选择单元，用于并行数据的相关处理过程以及用于在相关结果之间进行求和运算。
3、根据权利要求2所述的电路装置，其特征在于，所述相关器单元的输入端口同时连接所述V向量缓存单元的输出端口和所述移位积分选择单元的输出端口，用于所述电路装置在每一个工作时钟内完成多次匹配滤波处理。
4、根据权利要求3所述的电路装置，其特征在于，所述控制单元包括一控制信号发生逻辑和一计数器，所述控制信号发生逻辑位于所述控制单元的输出端，所述计数器连接所述控制信号发生逻辑，用于在匹配滤波开始指示信号的控制下进行计数，以将计数结果作为匹配滤波器的时间坐标发送给该控制信号发生逻辑。
5、根据权利要求4所述的电路装置，其特征在于，所述控制信号发生逻辑位于所述计数器的后端，用于分别产生并输出V向量缓存单元控制信号、移位缓存使能和选择控制信号以及积分单元控制信号。
6、根据权利要求5所述的电路装置，其特征在于，所述V向量缓存单元包括多个双口串行缓存，在所述V向量缓存单元控制信号的控制下，用于缓存和读取V向量元素。
7、根据权利要求6所述的电路装置，其特征在于，所述移位积分选择单元包括两组移位缓存寄存器组和一组选择器组，所述选择器组位于两组移位缓存寄存器组之间，在所述移位缓存使能和选择控制信号的控制下，用于采样输出被实时缓存到所述移位积分选择单元内的天线数据。
8、根据权利要求7所述的电路装置，其特征在于，所述相关器单元包括多个相关器和一加法器组，所述相关器的输出端口直接连接所述加法器组的输入端口，所述相关器用于相乘所述V向量元素和所述天线数据，所述加法器组用于累加单个所述相关器相乘的结果。
9、根据权利要求8所述的电路装置，其特征在于，所述相干积分单元包括一选择器、一相干积分累加器和一相干积分缓存，所述相干积分累加器的输入端口同时连接所述选择器的输出端口和所述相关器单元的输出端口，所述相干积分累加器的输出端口连接所述相干积分缓存的输入端口；在所述积分单元控制信号的控制下，用于完成码道上所有符号数据的积分操作。
10、一种终端设备基带处理***中的匹配滤波方法，由该匹配滤波电路装置的一控制单元产生并输出相干积分控制信号，其特征在于，所述方法包括以下步骤：
A、在每组解调数据第一个计算周期的工作时钟内所述相干积分控制信号连续处于有效状态，而在每组解调数据第二个计算周期的工作时钟内所述相干积分控制信号连续处于无效状态；
B、当所述相干积分控制信号有效时，由所述电路装置的一相干积分单元直接将当前输入的相关求和结果进行累积操作，并将累积的结果作为当前周期的计算结果缓存到所述电路装置的一相关积分缓存中；
C、当所述相干积分控制信号无效时，所述相干积分单元则将当前输入的相关求和结果与缓存在所述相干积分缓存中第一个计算周期的计算结果进行累积操作，解调出一组完整的符号级数据。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810142497A CN101651641A (zh) | 2008-08-13 | 2008-08-13 | 一种终端设备基带处理***中的匹配滤波电路装置及方法 |
| US13/057,647 US8526548B2 (en) | 2008-08-13 | 2009-08-11 | Matched filter circuit apparatus in the base band process system of the terminal device and method thereof |
| EP09806366.2A EP2317823B1 (en) | 2008-08-13 | 2009-08-11 | Matched filter circuit apparatus in the base band process system of the terminal device and method thereof |
| PCT/CN2009/073191 WO2010017763A1 (zh) | 2008-08-13 | 2009-08-11 | 一种终端设备基带处理***中的匹配滤波电路装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810142497A CN101651641A (zh) | 2008-08-13 | 2008-08-13 | 一种终端设备基带处理***中的匹配滤波电路装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101651641A true CN101651641A (zh) | 2010-02-17 |
Family
ID=41668704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810142497A Pending CN101651641A (zh) | 2008-08-13 | 2008-08-13 | 一种终端设备基带处理***中的匹配滤波电路装置及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8526548B2 (zh) |
| EP (1) | EP2317823B1 (zh) |
| CN (1) | CN101651641A (zh) |
| WO (1) | WO2010017763A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106408792A (zh) * | 2016-09-22 | 2017-02-15 | 深圳怡化电脑股份有限公司 | 一种数据处理的方法及装置 |
| CN113726311A (zh) * | 2021-08-23 | 2021-11-30 | 北京智源人工智能研究院 | 脉冲信号滤波电路及电子设备 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE47633E1 (en) | 2005-06-22 | 2019-10-01 | Odyssey Wireless Inc. | Systems/methods of conducting a financial transaction using a smartphone |
| US8233554B2 (en) | 2010-03-29 | 2012-07-31 | Eices Research, Inc. | Increased capacity communications for OFDM-based wireless communications systems/methods/devices |
| US8670493B2 (en) | 2005-06-22 | 2014-03-11 | Eices Research, Inc. | Systems and/or methods of increased privacy wireless communications |
| US9374746B1 (en) | 2008-07-07 | 2016-06-21 | Odyssey Wireless, Inc. | Systems/methods of spatial multiplexing |
| US20160286532A1 (en) * | 2012-01-24 | 2016-09-29 | Odyssey Wireless, Inc. | Systems/methods of preferentially using a first asset, refraining from using a second asset and providing reduced levels of interference to gps and/or satellites |
| CN112751792B (zh) * | 2019-10-31 | 2022-06-10 | 华为技术有限公司 | 一种信道估计方法及装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100020B1 (en) * | 1998-05-08 | 2006-08-29 | Freescale Semiconductor, Inc. | Digital communications processor |
| JP3453100B2 (ja) * | 2000-03-31 | 2003-10-06 | 松下電器産業株式会社 | マッチドフィルタおよびマッチドフィルタにおける演算方法 |
| JP3918467B2 (ja) * | 2001-06-28 | 2007-05-23 | 株式会社日立製作所 | Ｃｄｍａベースバンド受信回路 |
| JP2003108046A (ja) | 2001-10-01 | 2003-04-11 | Ssc:Kk | 大型回転灯 |
| US7039134B1 (en) * | 2002-01-22 | 2006-05-02 | Comsys Communication & Signal Processing Ltd. | Reduced complexity correlator for use in a code division multiple access spread spectrum receiver |
| CN1553607A (zh) | 2003-05-27 | 2004-12-08 | 深圳市中兴通讯股份有限公司南京分公 | 一种前导搜索器及其实现方法 |
| CN100542080C (zh) | 2003-09-29 | 2009-09-16 | 富士通株式会社 | 联合检测方法及装置及使用该装置的*** |
| JP2005130283A (ja) * | 2003-10-24 | 2005-05-19 | Matsushita Electric Ind Co Ltd | マッチトフィルタ回路および相関演算方法 |
| TWI268357B (en) * | 2005-09-13 | 2006-12-11 | Sunplus Technology Co Ltd | Synchronous method and system of data bits for global positioning system with a data buffer used to receive and store data bits of the satellite signal |
| CN1874189B (zh) | 2006-06-29 | 2011-12-21 | 上海宣普实业有限公司 | 时分同步码分多址***中并行消除同频干扰的方法和装置 |
| US7953958B2 (en) * | 2006-09-29 | 2011-05-31 | Mediatek Inc. | Architecture for joint detection hardware accelerator |
-
2008
- 2008-08-13 CN CN200810142497A patent/CN101651641A/zh active Pending
-
2009
- 2009-08-11 EP EP09806366.2A patent/EP2317823B1/en not_active Expired - Fee Related
- 2009-08-11 WO PCT/CN2009/073191 patent/WO2010017763A1/zh active Application Filing
- 2009-08-11 US US13/057,647 patent/US8526548B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106408792A (zh) * | 2016-09-22 | 2017-02-15 | 深圳怡化电脑股份有限公司 | 一种数据处理的方法及装置 |
| CN106408792B (zh) * | 2016-09-22 | 2020-04-28 | 深圳怡化电脑股份有限公司 | 一种数据处理的方法及装置 |
| CN113726311A (zh) * | 2021-08-23 | 2021-11-30 | 北京智源人工智能研究院 | 脉冲信号滤波电路及电子设备 |
| CN113726311B (zh) * | 2021-08-23 | 2022-05-06 | 北京智源人工智能研究院 | 脉冲信号滤波电路及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2317823A1 (en) | 2011-05-04 |
| EP2317823B1 (en) | 2019-03-27 |
| US20110142182A1 (en) | 2011-06-16 |
| US8526548B2 (en) | 2013-09-03 |
| EP2317823A4 (en) | 2017-01-18 |
| WO2010017763A1 (zh) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101651641A (zh) | 一种终端设备基带处理***中的匹配滤波电路装置及方法 | |
| EP2294518B1 (en) | Adaptive correlation | |
| JP4369019B2 (ja) | 擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器 | |
| CN101162919B (zh) | 一种数据缓存电路 | |
| US20080243982A1 (en) | Hardware matrix computation for wireless receivers | |
| CN1354916A (zh) | 可编程匹配滤波器搜索器 | |
| CN101663829B (zh) | 联合检测硬件加速器的架构 | |
| CN1198049A (zh) | 用于减少硬件成本和改善搜索性能的瑞克接收机 | |
| CN101384992A (zh) | 用来执行乘加运算的方法和装置 | |
| WO2005076493A1 (en) | Post despreading interpolation in cdma systems | |
| CN102025391A (zh) | 实现多种扩频码长的高速滤波装置及其方法 | |
| CN101494506B (zh) | 一种流水结构的水声扩频通信带通信号捕获电路 | |
| CN1627742B (zh) | 解调装置和方法、解调装置的集成电路 | |
| CN100568759C (zh) | 一种wcdma***中峰值搜索的方法 | |
| CN101527919B (zh) | 一种联合检测中匹配滤波的方法及装置 | |
| CN101494505A (zh) | 一种面积优化的流水结构水声扩频通信带通信号捕获电路 | |
| CN100555894C (zh) | 一种cdma***中的多径搜索方法和装置 | |
| CN111446977B (zh) | 超宽带前导码接收器及其接收方法 | |
| CN101295997A (zh) | 耙式接收器 | |
| US20020176484A1 (en) | Vector tree correlator for variable spreading rates | |
| EP2512039A1 (en) | Method and device for realizing chip correlation of multipath search | |
| CN1115895C (zh) | 数据库查询和门限判决的多用户干扰对消方法及接收机 | |
| CN1458756B (zh) | 宽带码分多址多径分集接收机的数据缓存方法和装置 | |
| Leung et al. | VLSI implementation of rake receiver for IS-95 CDMA testbed using FPGA | |
| CN1512697A (zh) | 基于cdma***的多用户检测的简化去相关的方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100217 |