JP4369019B2 - 擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器 - Google Patents
擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器 Download PDFInfo
- Publication number
- JP4369019B2 JP4369019B2 JP2000154791A JP2000154791A JP4369019B2 JP 4369019 B2 JP4369019 B2 JP 4369019B2 JP 2000154791 A JP2000154791 A JP 2000154791A JP 2000154791 A JP2000154791 A JP 2000154791A JP 4369019 B2 JP4369019 B2 JP 4369019B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- pseudo
- noise
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001934 delay Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 11
- 238000012423 maintenance Methods 0.000 description 7
- 238000007792 addition Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
- H04B1/70752—Partial correlation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、擬似雑音(Pseudo Noise、以下PNという。)コード獲得装置及びこれを具備した直接シーケンス(Direct−Sequence、以下DSという。)コード分割多重接続(Code Division Multiple Access、以下CDMAという。)受信器に関する。
【0002】
【従来の技術】
CDMAは帯域拡散通信方式の一つであって、現在韓国の移動通信標準のIS(Interim Standard)−95システムで使用されており、IMT(International Mobile Telecommunication)−2000の候補として提案され、最近多くの研究がなされている。CDMAシステムが注目されている大きな理由としては、他のシステムに比べて種々の長所を有することが挙げられる。まず、CDMAシステムではPNコードを用いて信号を拡散させるのでチャンネルでの雑音と送信信号との区別がほとんど不可能である。従って、正確なコードを知らない限り盗聴が不可能である。また、帯域拡散システムの特性によって意図的な雑音(jamming)に強く、多重経路チャンネルでレーキ(RAKE)受信器を用いてダイバーシティ効果を得られるという長所も備えている。
【0003】
IS−95システムに採択された帯域拡散方法にはDS(direct sequence)帯域拡散がある。DS帯域拡散は、送信しようとする信号にシンボル維持時間よりはるかに短い維持時間(これを「チップ維持時間」という。)を有するPNコードを掛けて帯域を拡散させる。即ち、送信しようとする一つの2進シンボルに対して64個の2進PNコードを掛けて拡散させる。即ち、一つのシンボルは64個のチップに分けられる。
【0004】
受信器では受信されたDS帯域拡散信号を逆拡散して拡散させる前のシンボルを探す。逆拡散をするためにはPNコードの同期を探すことが重要である。PNコードの同期化はコード獲得と追跡の二段階で具現化され、システムの性能を決定するのに非常に重要な役割を演ずる。
【0005】
DS帯域拡散で行うコード獲得は種々の方式に分けられるが、最も広く使われている方法としては、受信器で送信器でと同じPNコード発生器を用いてPNコードを発生させた後、このコードと受信された信号との部分相関値を求め、この値を臨界値と比較してコード獲得されたかどうかを判断する方法が挙げられる。ここではこのような過程を「探索」という。
【0006】
コード獲得時の探索範囲はPNコードの一周期である。PNコードの一周期内で、コードの位相を変えながら部分相関値を求めて位相が合うまで、即ち、コード獲得がなされるまで探索が行われる。その際、探索すべきPNコードの一周期を「不確実領域」という。IS−95システムではPNコードが32768(=215)個であるので、最悪の場合には32768個のコード位相に対して探索を行うべきである。場合によっては不確実領域をいくつの区間に分けて相異なる相関器を用いて探索する場合もあるが、不確実領域をいくつの相関器で探索するかによって直列、並列、混合の探索方式に分けることができる。
【0007】
前記直列探索は、一つの相関器を用いて探索領域全体を探索する方式であり、一つのコード位相に対して相関値を求めてコード獲得されたかどうかを判断して、コード獲得されなかったならばさらに他の位相に対して探索する過程を反復してコードを獲得するものである。このような直列探索は相関器が一つだけで充分なのでハードウェア的な複雑度は次に説明する並列や混合探索方式に比べてはるかに小さいが、コード獲得時間は他の方式に比べて長いという短所がある。
【0008】
前記並列探索は、全探索領域に対して探索器を並列で使用してコードを獲得する方式である。全ての領域に対する探索が一度になされるのでコード獲得時間は直列探索に比べて顕著に少なくなるが、その代償としてコード個数分の相関器が必要となるためハードウェア的な複雑度がそれに比例して増加することとなる。
【0009】
前記混合探索は前記直列探索と前記並列探索とが混合された構成を有し、探索領域をいくつの相関器に分けて探索するものである。即ち、探索領域が縮まった直列探索方式の相関器が並列で探索する。従って、直列探索に比べてコード獲得にかかる時間を短縮できると同時に並列探索に比べてハードウェア的な複雑度を減らすことができる。
一方、コード獲得時に部分相関値を求める相関器の構造は、能動相関器とPN整合フィルターとに大きく分けることができる。
【0010】
前記能動相関器では、一つの入力データとPNコード発生器で発生させた一つのコードとを掛けた後、これをN−チップ維持時間にわたって積分して部分相関値を求める。言い換えればNビットのPNコードに対してチップ単位で積分を遂行するものである。
【0011】
図1は、従来の能動相関器を用いた混合探索器の構成図を表す。図1に示す一例の探索器は、PNコード発生器100、複数のマルチプレクサ(MUX)102、103、104、複数の累積器105、106、107よりなる。図1に示したように、混合探索器は相異なるK個のPNコード位相を用いて不確実領域を一度に探索する。PNコード発生器100は位相が異なるK個のPNコードを発生させる。PNコードは2進コードであって、0あるいは1の値を有する。MUX102、103、104はPNコードが0であれば+dnを、1であれば−dnを各々出力する。即ち、MUX102、103、104は、チップ速度(chip rate)で入る入力データdnとPNコード発生器100で生成されるPNコードからPNコードが0であればdnを、PNコードが1であれば−dnを出力する。MUX102、103、104の出力データは一定時間の間、K個の累積器105、106、107に累積され、累積された値は相異なるK個のPNコード位相に対する部分相関値S0〜SK-1になる。これらの部分相関値は最終的に所定臨界値と比較されてコード獲得されたかどうかが判断される。
しかし、この方法では、Nビットの入力データに対して一つの部分相関値が求められるので、コード獲得にかかる時間が比較的長くなるという問題点がある。
【0012】
図2(A)は、従来のPN整合フィルターを用いた混合探索器の構成図である。図2(A)による混合探索器は、N個の遅延器200、N個の第1コード貯蔵部201、N個の第2コード貯蔵部202及びN個のK番目コード貯蔵部203よりなる。図2(A)に示したように、遅延器200は入力データdnをチップ維持時間だけ遅延させる。各コード貯蔵部201、202、203はPNコードをあらかじめ保存する。遅延器200から出力されるN個の入力データと各コード貯蔵部201、202、203に保存された各コードが各々掛けられ、その結果が加わって部分相関値S0〜SK-1になる。これら部分相関値は最終的に所定臨界値と比較されてコード獲得されたかどうかが判断される。
【0013】
図2(B)は、図2(A)に示したPN整合フィルター中、K番目コード貯蔵部に該当するPN整合フィルターを詳細に示すものである。図2(B)に示されたPN整合フィルターは、K番目コード貯蔵部203、複数の乗算器211、212、213及び加算器214よりなる。
乗算器211、212、213は、図2(A)に示した遅延器200から入力されるNビットの入力データdN-1〜d0とN個のコードcK-1,N-1〜cK-1,0を各々掛け、加算器214は乗算器211、212、213の出力を全て足してK番目コード位相に対する部分相関値SK-1を出力する。
【0014】
しかし、この方法では一つの入力データに対して一つの相関値が得られるのでコード獲得時かかる時間を短縮できるという長所がある反面、PNコードをあらかじめ保存しておくことが要求されるので、ハードウェア的な負担が大きくなり、フェージングチャンネルによる信号減衰によって探索器の性能が大きく左右されるという問題点がある。
【0015】
また、前述したような混合探索器を用いてコードを獲得する場合、探索するコード位相の個数Kや相関区間が延びることによって部分相関値を求めるための演算量もそれに比例して線形的に増加し、ハードウェア的な負担も線形的に増加するという問題点がある。
【0016】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、受信された信号に含まれたPNコードを獲得するために受信された信号とPNコードの部分相関値を求める際、発生させたK個の擬似雑音コードを所定規則に従ってグループ化し、K個の擬似雑音コードの中の一つを基準コードとして決めて受信信号と基準コードとを掛けた結果をグループ別に合算し、合算した値を共有してPNコードを獲得するPNコード獲得装置及びこれを具備するDS−CDMA受信器を提供することにある。
【0017】
【課題を解決するための手段】
前記課題を解決するために本発明は、擬似雑音コードをK個発生させる擬似雑音コード発生器と、K個の擬似雑音コード中、基準コードとして選択された擬似雑音コードの値に従って入力信号に+1または−1を掛けて出力するマルチプレクサと、前記マルチプレクサの出力を所定制御信号に従って累積する2K-1個の累積器と、前記基準コードを除外したK−1のコード値に従って前記マルチプレクサの出力を前記累積器の中の一つに入力するように前記制御信号を出力する選択器と、前記累積器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、前記K個の相関値中、所定臨界値より大きい値に該当する擬似雑音コードを出力する判別器と、を含むことを特徴とする。
【0018】
また、前記課題を解決するために本発明は、K個の相異なる位相を有するNビットシーケンスの擬似雑音コードを発生させる擬似雑音コード発生器と、前記擬似雑音コード発生器で発生させたK個のNビットコードシーケンスの中の一つを保存する基準コード貯蔵器と、入力信号をN回遅延させるN個のタップ遅延器と、N番目タップ遅延器の出力と前記基準コード貯蔵器に保存された擬似雑音コードを各々掛ける乗算部と、K個の擬似雑音コードを所定規則に従ってグループ化し、前記乗算部の出力を前記基準コード貯蔵器に保存されたコードビットが属するグループ別に足して2K-1個の部分和を求める部分合算器と、前記部分合算器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、前記K個の相関値中、所定臨界値より大きい相関値を有する擬似雑音コードを出力する判別器と、を含むことを特徴とする。
【0019】
前記の課題を達成するために本発明は、受信信号に含まれた擬似雑音コードを探索し、探索された擬似雑音コードを用いて前記受信信号を逆拡散及び復調させる直接シーケンスコード分割多重接続受信器において、K個の相異なる位相を有するNビットシーケンスの擬似雑音コードを発生させる擬似雑音コード発生器と、前記擬似雑音コード発生器で発生させたK個の擬似雑音コードを所定規則に従ってグループ化し、前記K個の擬似雑音コードの中の一つを基準コードに決めて前記受信信号と前記基準コードとを掛けた結果をグループ別に合算し、合算した値を再び所定規則に従って加算した結果のK個の相関値中、臨界値より大きい値に該当する擬似雑音コードを前記受信信号に含まれた擬似雑音コードに決定し、決定された擬似雑音コードの位相を前記受信信号の位相と合せるコードグループ化によるコード同期化部と、前記決定された擬似雑音コードを用いて受信された信号を逆拡散させる逆拡散部と、逆拡散された信号を復調させる復調部と、を含むことを特徴とする。
【0020】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例をより詳細に説明する。
図3は、本発明の一実施例に係るPNコード獲得装置に対するブロック図である。図3に示されたPNコード獲得装置は、PNコード発生器300、マルチプレクサ(MUX)310、アドレッサ(Addressing Logic)320、スイッチ330、累積器340、プログラマブル加算器350及び判別器360を含む。
【0021】
図3に示したPNコード獲得装置の全体的な動作は次の通りである。まず、PNコード発生器で発生できるK個のコードを所定規則に従うグループに分け、K個のコードの中の一つの基準コードだけで各グループで部分和を求め、前記部分和を共有して残りのK−1個の相関値を求めた後、K個の相関値を臨界値と比較することによって臨界値より大きい相関値を有するPNコードを受信信号のPNコードで決定する。
【0022】
PNコード発生器300は、チップ速度で入る一つの入力データdnに対して相異なるK個の位相を有するPNコードc0,n,cl,n,…,cK-1,nを発生させる。
MUX310は入力データdnと基準コードを入力として、基準コード値が0のときはdnを、基準コード値が1のときは−dnを出力する。その際、基準コードはPNコード発生器300で発生させたコードの中から任意に選択され、本発明ではc0,nを基準コードとして決定した。
【0023】
アドレッサ320は、2K-1個の累積器340中でMUX310の出力値が累積される累積器を指定する。図4は、アドレッサ320をより詳細に示すブロック図である。図4に示されたアドレッサは、複数の排他的論理和ゲート(XOR)371、372、373とK−1コードのレジスタ380とを具備する。各XOR371、372、373は各々基準コードのc0,nとcl,n,c2,n,…,cK-1,nを入力して排他的論理和を遂行する。即ち、c0,n=0であれば、[cl,nc2,n…cK-1,n]を、c0,n=1であれば、下記(1)を出力することによって、結果的に次に説明される同じグループに属するPNコードに対しては同じアドレスを発生させる。レジスタ380は各XOR371、372、373から出力された値を保存する。
【0024】
【数1】
【0025】
スイッチ330は、レジスタ380に保存された値をアドレスとして2K-1個の累積器340の中で一つを選択し、MUX310の出力値を選択された累積器に出力する。累積器340は入力される値を累積して部分和を出力する。結果的に、同一グループに属するPNコードに対してMUX310の出力値の部分和を行う。
プログラマブル加算器350は、累積器340から出力される部分和を所定の規則に従って加算して、K個のPNコード位相に対する部分相関値としてS0,…,SK-1を出力する。
【0026】
判別器360は、出力された部分相関値S0,…,SK-1中、臨界値より大きい部分相関値を作る位相を有するPNコードを受信信号のPNコードで決定する。
前記アドレッサ320、スイッチ330、累積器340及びプログラマブル加算器350によるコードグループ化及び部分相関値の計算過程をより詳細に説明すれば次の通りである。
【0027】
コードグループ化過程は次の通りである。まず、K個のコード位相に対して同時に探索しながらNビットのチップ維持時間の間、K個のコードと受信された信号との相関値を求める場合を考える。PNコードをC0,C1,…,CK-1とし、Ck(0≦k≦K−1)のn番目構成要素をCk,n(0≦n≦N−1)とすれば、各PNコードは下記式のように表現される。
【0028】
【数2】
また、(K×N)行列Cを次のように定義する。
【0029】
【数3】
【0030】
PNコードに従う行列Cに対して、K=2の場合を例として説明する。K=2の場合Dn=(c0,n、cl,n)の可能な場合の数は4つで、各々は(1,1)、(−1,−1)、(1,−1)、(−1,1)で表現可能である。この4つの組み合わせは、c0,n=cl,nか、またはc0,n=−cl,nか、に従って2個のグループに絞られる。すなわち、前者に属するDnのグループをG0、後者に属するDnグループをG1とする。
【0031】
例えば、二つの他の位相を有するPNコードシーケンスがそれぞれC0=[11−11−1],C1=[111−1−1]で、入力データシーケンスがd0,d1,…,d4のとき、各コード位相に対する部分相関値S0,S1は各々次のように求められる。
【0032】
【数4】
【0033】
前記式中、S00はC0の要素の中のG0に属するコードと掛けられる入力データによる部分和で、S01はG1に属するコードと掛けられる入力データによる部分和であることが分かる。従って、二つの位相のコードの中の一つに対してのみ部分和を求めれば、求めた部分和を用いて他の一つの位相での部分相関値を求めることができる。
【0034】
K=3の場合、Dnのパターンに従って分けうるコードグループ数は22=4種になる。各々のグループは次のように分けることができる。G0:c0,n=c1,n=c2,n,G1:c0,n=c1,n=−c2,n,G2:c0,n=−c1,n=c2,n,G3:−c0,n=c1,n=c2,n、即ち、Dn=(c0,n,c1,n,c2,n)=(1,1,1)と(−1,−1,−1)はG0に、(1,1,−1)と(−1,−1,1)はG1に、(1,−1,1)と(−1,1,−1)はG2に、(−1,1,1)と(1,−1,−1)はG3に分けられる。例えば、次の表のようなコードシーケンスが発生する場合を考える。
【0035】
【表1】
【0036】
各列のパターンを調べればD0とD6はG0に属する。同様に、D5とD7はG1に、D2とD4はG2に、D1とD3はG3に属する。k番目位相コードでの部分相関値をSkとすれば3個のコード位相に対する部分相関値は次の式のように求めることができる。
【0037】
【数5】
【0038】
前記式中、S00〜S03はG0〜G3に属するC0の要素から求められる各グループの部分和である。結局、K=3の場合にも一つの基準コードでだけコードグループ個数だけの部分和を求めれば、この値を用いて全てのコード位相での部分相関値を求めることができる。
【0039】
K=4の場合、可能なコードグループ数は2K-1=8である。G0〜G7に各々属するC0のコードシーケンスから求めた部分和をS00〜S07とすれば、0番目コード位相から3番目コード位相に対する部分相関値S0〜S3は次の式のように求められる。
【0040】
【数6】
【0041】
K=4の場合にも、各コード位相に対する部分相関値は基準コード一つから求めた8個の部分和の組み合わせによって求めることができるが、部分和を組み合わせる過程でもう一回、中間計算結果を次の式のように共有することができる。
【0042】
【数7】
【0043】
即ち、部分和を足す過程で部分和の部分和のS000とS001とを共有できる。前述したように部分和を組み合わせて足した後、最終部分相関値を求めるとき、K=4の場合には次の式のような行列を定義する。
【0044】
【数8】
【0045】
前記行列Sは、各コード位相に対する部分相関値を求める際、各々足される値を行の要素に、即ち、符号を含む各部分和の組み合わせを行の要素にする行列である。即ち、行列Sの1行〜4行要素を行方向に各々足した結果はS0〜S3になる。Sの行の個数は探索するコード位相の個数と同じなので4で、列の個数は部分和の個数、即ちコードグループの個数と同じなので8である。
【0046】
前記式中、Sの列方向要素の組み合わせはDnがG0〜G7にグループ化される条件をちょうど一回ずつだけ満足する。即ち、Sの最初の列にある要素の組み合わせは(S00=S00=S00=S00)であるのでG0に属するための条件を満足し、2番目列に並んだ要素の組み合わせは(S01=S01=S01=−S01)でG1に属する条件を満足する。従って、8個列の要素の組み合わせはG0〜G7と1対1に対応させてマッピングすることができる。
【0047】
また、行列Sの任意の二行を選択して二行の要素を比較すれば、一行に含まれた全体8個の要素中、半分の4個の要素はお互い一致し、残りの半分の4個の要素はお互い符号が反対であることが分かる。例えば、数学式7の行列で最初の行と2番目の行とを比べれば1、2、3、4番目列の要素は一致し、5、6、7、8番目列の要素は符号が反対である。
【0048】
行列Sの要素の符号だけを示す行列をS’と定義するとき、S’に対して「+」要素を「0」に、「−」要素を「1」に変換すれば、S’の各列は0〜7までの数を2進数で示したことと1対1に対応させてマッピングすることができる。即ち、次の式のように表される。
【0049】
【数9】
【0050】
よって、行同士で要素を比べるということは、0〜7までの数を2進法で並べて各桁数をお互い比較するということである。一般的に2進数の特性上K桁で表示できる2進数中、0から2K-1−1までの数、言い換えれば最も上位の桁を0としたとき表現可能な全ての数を並べた後のK個の桁中、任意の二つの桁を比べれば、2K-1個中のうち半分は一致し半分は一致しなくなる。
【0051】
従って、行列Sの特性を用いればK個の部分相関値を求めることにおいて、任意の2個の他の位相に対して再び部分和を共有することができ、この結果によって演算量をさらに減らすことができる。例えば、K=4の場合には4個の部分相関値は次の式のように求められる。
【0052】
【数10】
【0053】
前記式からも明らかなようにS0とS1を求める際にはS000とS001とを、S2とS3とを求める際にはS002とS003とを共有することができる。
【0054】
図5は、本発明の他の実施例に係るPNコード獲得装置に対するブロック図である。図5に示されたPNコード獲得装置はPN整合フィルターを用いたものであって、入力データを遅延させるタップ遅延器410、基準コード貯蔵器420、複数の乗算器431、432、433、部分合算器440、プログラマブル加算器450及び判別器460を具備する。
【0055】
タップ遅延器410はチップ速度で入る入力データdnを遅延し保存する。
基準コード貯蔵器420はPNコード発生器(図示せず)で発生させたNビットPNコードシーケンスを保存する。これは前述したように一つのPNコードシーケンス[c0,0 c0,0 … c0,N]に対してもN個のコードビットを2K-1個のグループに分けて部分和を求めることができるからである。
【0056】
乗算器431、432、433は、タップ遅延器410に保存された値と基準コード貯蔵器420に保存された値とを掛ける。
【0057】
部分合算器440は、N個の乗算器431、432、433の出力を基準コード貯蔵器420に保存されたコードビットが属するグループに従って各グループ別に足して2K-1個の部分和を求める。
【0058】
プログラマブル加算器450は、部分合算器440から出力される部分和を所定の規則に従って加算することによって、K個のPNコード位相に対する部分相関値S0,…,SK-1を出力する。
【0059】
判別器460は出力された部分相関値S0,…,SK-1中、臨界値より大きい部分相関値を作る位相を有するPNコードを受信信号のPNコードで決定する。
【0060】
つぎの表は、IS−95システムのフォワードリンクで用いられるシフトレジスタを用いて長さが20ビットの相異なる位相を有する4個のPNコードシーケンスを各々発生させたものである。即ち、K=4でN=20である。入力データはd0〜d19で表現され、4個のコード位相に対して20チップ維持時間の間相関を取って部分相関値を求める。表の最も下の行はDnが属するグループの番号を示す。
【0061】
【表2】
【0062】
24-1=8個の部分和を求めるためにコードパターン別にDnをグループ化する。基準になるPNコードをC0とすれば各々のコードグループで部分和は次のように表現される。
【0063】
【数11】
【0064】
前記式に示した部分和を求めるのに必要な足し算の回数は全部で20回である。二つのコード位相同士を組み合わせてこの部分和の部分和を再び共有した後4個の部分相関値を表示すれば次の式の通りである。
【0065】
【数12】
【0066】
この段階で必要な足し算の数は24回である。従って、本発明に係る方法で4個のコード位相に対する部分相関値を求める場合には全部で44回の足し算演算が必要である。反面、従来の方法によれば総4(20=80回の足し算が必要である。
【0067】
図6は、本発明に係るDS−CDMA受信器に対するブロック図である。図6に示された受信器はPNコード発生器500、コードグループ化によるコード同期化部510、逆拡散部520、及び復調部530を含む。
PNコード発生器500は、チップ速度で受信される一つの入力データdnに対して相異なる位相を有するK個のPNコードを発生させる。
【0068】
コードグループ化によるコード同期化部510(以下「コード同期化部」という。)は、Nビットのチップ維持時間の間、PNコード発生器500で生成されるK個の相異なる位相を有するコードと受信された信号との相関値から、受信された信号に含まれたPNコードを獲得し、獲得したPNコードの位相を調節して同期を合せる。
【0069】
逆拡散部520は、コード同期化部510で同期が調節されたPNコードを用いて受信された信号を逆拡散させるものである。
復調部530は、逆拡散部520で逆拡散された信号を送信側の変調方式に対応して復調させるものである。
コード同期化部510は、コードグループ化によるコード獲得部511(以下「コード獲得部」という。)とコード追跡部512とを具備してなる。
【0070】
コード獲得部511は、PNコード発生器500で発生できるK個のコードを所定規則に従うグループに分け、発生させたコードが属するグループに従って受信された信号に対する部分和を求める。また、前記部分和を共有してK個の相関値を求めた後、所定臨界値より大きい相関値を有するPNコードを受信信号のPNコードで決定するものである。
コード追跡部512は、コード獲得部511で決定されたPNコードの位相を調節して受信信号と同期を合せるものである。
なお、本発明はこの実施の形態のみに限定されるものではなく、本発明の技術的思想に基づく限りにおいて適宜に変形することが可能である。
【0071】
【発明の効果】
以上、説明した通り本発明によれば、DS−CDMA受信器でK個のコード位相に対して同時に探索する混合探索時コードをグループ化することによって演算量を減らすことができ、それに伴ってハードウェアをより簡単に構成することができる。
【0072】
例えば、PN整合フィルターの場合にNチップ維持時間の間の相関を取るような場合、従来は一つの入力データに対してK×N回の乗算が必要であったが、本発明によればK回の乗算を必要とするのみなので演算量が大幅に軽減される。即ち、従来の装置が、探索すべきコード位相の個数Kが増えるにつれ、演算量とハードウェアの複雑度がそれに比例して線形的に増加するのに対して、本発明に係る装置はKの値に関わらずより少ない演算量とより簡単なハードウェア構造を実現するものである。
【図面の簡単な説明】
【図1】従来の能動相関器を用いた混合探索器の構成図である。
【図2】図2(A)は、従来の擬似雑音整合フィルターを用いた混合探索器の構成図である。
図2(B)は、図2(A)に示した擬似雑音整合フィルター中、K番目コード貯蔵部に該当するPN整合フィルターを詳細に示す図面である。
【図3】本発明の一実施例に係る擬似雑音コード獲得装置のブロック図である。
【図4】図3のアドレッサをより詳細に示すブロック図である。
【図5】本発明の他の実施例に係る擬似雑音コード獲得装置のブロック図である。
【図6】本発明に係る直接シーケンスコード分割多重接続受信器に対するブロック図である。
【符号の説明】
100 PNコード発生器
102、103、104 複数のマルチプレクサ(MUX)
105、106、107 複数の累積器
200 N個の遅延器
201 N個の第1コード貯蔵部
202 N個の第2コード貯蔵部
203 N個のK番目コード貯蔵部
300 PNコード発生器300
310 マルチプレクサ(MUX)
320 アドレッサ(Addressing Logic)
330 スイッチ
340 累積器340
350 プログラマブル加算器
360 判別器
371、372、373 複数の排他的論理和ゲート(XOR)
380 K−1コードのレジスタ
410 入力データを遅延させるタップ遅延器
420 基準コード貯蔵器
431、432、433 複数の乗算器
440 部分合算器
450 プログラマブル加算器
460 及び判別器
500 PNコード発生器(擬似雑音発生器)
510 コード同期化部
511 コード獲得部
512 コード追跡部
520 逆拡散部
530 復調部
Claims (8)
- 擬似雑音コードをK個発生させる擬似雑音コード発生器と、
K個の擬似雑音コード中、基準コードとして選択された擬似雑音コードの値に従って入力信号に+1または−1を掛けて出力するマルチプレクサと、
前記マルチプレクサの出力を所定制御信号に従って累積する2K-1個の累積器と、
前記基準コードを除外したK−1個のコード値に従って前記マルチプレクサの出力を前記累積器の中の一つに入力するように前記制御信号を出力する選択器と、
前記累積器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、
前記K個の相関値中、所定臨界値より大きい値に該当する擬似雑音コードを出力する判別器と、を含むことを特徴とする擬似雑音コード獲得装置。 - 前記選択器は、
前記基準コードと前記K−1個のコードを排他的論理和演算を行うK−1個の排他的論理和演算部と、
前記排他的論理和演算部の出力を保存するK−1ビットの大きさのレジスタと、
前記レジスタの出力をアドレスとして前記2K-1個の累積器の中の一つを選択し、前記マルチプレクサの出力を選択した累積器に入力するスイッチと、を具備することを特徴とする請求項1に記載の擬似雑音コード獲得装置。 - K個の相異なる位相を有するNビットシーケンスの擬似雑音コードを発生させる擬似雑音コード発生器と、
前記擬似雑音コード発生器で発生させたK個のNビットコードシーケンスの中の一つを保存する基準コード貯蔵器と、
入力信号をN回遅延させるN個のタップ遅延器と、
N番目タップ遅延器の出力と前記基準コード貯蔵器に保存された擬似雑音コードを各々掛ける乗算部と、
K個の擬似雑音コードを所定規則に従ってグループ化し、前記乗算部の出力を前記基準コード貯蔵器に保存されたコードビットが属するグループ別に足すことによって2K-1個の部分和を求める部分合算器と、
前記部分合算器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、
前記K個の相関値中、所定臨界値より大きい相関値を有する擬似雑音コードを出力する判別器と、を含むことを特徴とする擬似雑音コード獲得装置。 - 受信信号に含まれた擬似雑音コードを探索し、探索された擬似雑音コードを用いて前記受信信号を逆拡散及び復調させる直接シーケンスコード分割多重接続受信器において、
K個の相異なる位相を有するNビットシーケンスの擬似雑音コードを発生させる擬似雑音コード発生器と、
前記擬似雑音コード発生器で発生させたK個の擬似雑音コードを所定規則に従ってグループ化し、前記K個の擬似雑音コードの中の一つを基準コードに決めて前記受信信号と前記基準コードとを掛けた結果をグループ別に合算し、合算した値を再び所定規則に従って加算した結果のK個の相関値中、臨界値より大きい値に該当する擬似雑音コードを前記受信信号に含まれた擬似雑音コードに決定し、決定された擬似雑音コードの位相を前記受信信号の位相と合せるコードグループ化によるコード同期化部と、
前記決定された擬似雑音コードを用いて受信された信号を逆拡散させる逆拡散部と、
逆拡散された信号を復調させる復調部と、を含むことを特徴とする直接シーケンスコード分割多重接続受信器。 - 前記コードグループ化によるコード同期化部は、
前記K個の擬似雑音コードを所定規則に従ってグループ化し、前記K個の擬似雑音コードの中の一つを基準コードに定めて前記受信信号と前記基準コードとを掛けた結果をグループ別に合算し、合算した値を再び所定規則に従って加算した結果のK個の相関値中、臨界値より大きい値に該当する擬似雑音コードを前記受信信号に含まれた擬似雑音コードに決定するコードグループ化によるコード獲得部と、
決定された擬似雑音コードの位相を前記受信信号の位相と合せるコード追跡部と、を具備することを特徴とする請求項4に記載の直接シーケンスコード分割多重接続受信器。 - 前記コードグループ化によるコード獲得部は、
前記擬似雑音コード発生器で発生させたK個の擬似雑音コード中、基準コードとして選択された擬似雑音コードの値に従って入力信号に+1または−1を掛けて出力するマルチプレクサと、
前記マルチプレクサの出力を所定制御信号に従って累積する2K-1個の累積器と、
前記基準コードを除外したK−1個のコード値に従って前記マルチプレクサの出力を前記累積器の中の一つに入力するように前記制御信号を出力する選択器と、
前記累積器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、
前記K個の相関値中、所定臨界値より大きい値に該当する擬似雑音コードを出力する判別器と、を含むことを特徴とする請求項5に記載の直接シーケンスコード分割多重接続受信器。 - 前記選択器は、
前記基準コードと前記K−1個のコードを排他的論理和を行うK−1個の排他的論理和演算部と、
前記排他的論理和演算部の出力を保存するK−1ビットの大きさのレジスタと、
前記レジスタの出力をアドレスとして前記2K-1個の累積器の中の一つを選択し、前記マルチプレクサの出力を選択した累積器に入力するスイッチと、を具備することを特徴とする請求項6に記載の直接シーケンスコード分割多重接続受信器。 - 前記コードグループ化によるコード獲得部は、
前記擬似雑音コード発生器で発生させたK個のNビットコードシーケンスの中の一つを保存する基準コード貯蔵器と、
入力信号をN回遅延させるN個のタップ遅延器と、
N番目タップ遅延器の出力と前記基準コード貯蔵器に保存された擬似雑音コードを各々掛ける乗算部と、
K個の擬似雑音コードを所定規則に従ってグループ化し、前記乗算部の出力を前記基準コード貯蔵器に保存されたコードビットが属するグループ別に足すことによって2K-1個の部分和を求める部分合算器と、
前記部分合算器の出力を所定規則に従って加算してK個の相関値を出力するプログラマブル加算器と、
前記K個の相関値中、所定臨界値より大きい値に当る擬似雑音コードを出力する判別器と、を含むことを特徴とする請求項5に記載の直接シーケンスコード分割多重接続受信器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0018853A KR100450789B1 (ko) | 1999-05-25 | 1999-05-25 | 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기 |
KR99-18853 | 1999-05-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007733A JP2001007733A (ja) | 2001-01-12 |
JP4369019B2 true JP4369019B2 (ja) | 2009-11-18 |
Family
ID=19587613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000154791A Expired - Fee Related JP4369019B2 (ja) | 1999-05-25 | 2000-05-25 | 擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6717977B1 (ja) |
EP (1) | EP1056217B1 (ja) |
JP (1) | JP4369019B2 (ja) |
KR (1) | KR100450789B1 (ja) |
CN (1) | CN1190016C (ja) |
DE (1) | DE60041220D1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10108413A1 (de) * | 2001-02-21 | 2002-09-19 | Philips Corp Intellectual Pty | Empfangsverfahren bei einem Mobiltelefon mit Mehrfachcodeempfang und Mobiltelefon |
US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
KR100424538B1 (ko) * | 2001-05-29 | 2004-03-27 | 엘지전자 주식회사 | 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법 |
US6768768B2 (en) * | 2001-09-19 | 2004-07-27 | Qualcomm Incorporated | Method and apparatus for step two W-CDMA searching |
US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
JP2005303928A (ja) * | 2004-04-15 | 2005-10-27 | Fujitsu Ltd | 分割加算式マッチトフィルタシステム |
US20050281320A1 (en) * | 2004-06-17 | 2005-12-22 | W5 Network | Low power wireless communication system and protocol |
KR100667552B1 (ko) * | 2004-10-01 | 2007-01-12 | 삼성전자주식회사 | 정합필터 및 그에 의한 상호상관 수행방법 |
US7339976B2 (en) * | 2005-07-18 | 2008-03-04 | Motorola, Inc. | Method and apparatus for reducing power consumption within a wireless receiver |
US8169890B2 (en) * | 2005-07-20 | 2012-05-01 | Qualcomm Incorporated | Systems and method for high data rate ultra wideband communication |
KR100662424B1 (ko) * | 2005-09-29 | 2007-01-02 | 엘지전자 주식회사 | PN 시퀀스(pseudonoisesequence)상관기 및 PN 시퀀스 상관방법 |
KR100669904B1 (ko) | 2005-12-09 | 2007-01-17 | 한국전자통신연구원 | 초광대역 시스템용 레이크 수신기 및 이를 구비한 수신장치 |
US8520719B2 (en) * | 2009-05-29 | 2013-08-27 | Qualcomm Incorporated | Multiple-mode correlator |
CN104767544B (zh) * | 2014-01-02 | 2018-08-24 | 深圳市中兴微电子技术有限公司 | 一种实现解扰解扩的方法和矢量运算器 |
CN107040240B (zh) * | 2017-03-21 | 2020-11-03 | 四川九洲电器集团有限责任公司 | 一种数字信号处理方法及设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5390207A (en) * | 1990-11-28 | 1995-02-14 | Novatel Communications Ltd. | Pseudorandom noise ranging receiver which compensates for multipath distortion by dynamically adjusting the time delay spacing between early and late correlators |
US5414729A (en) * | 1992-01-24 | 1995-05-09 | Novatel Communications Ltd. | Pseudorandom noise ranging receiver which compensates for multipath distortion by making use of multiple correlator time delay spacing |
WO1995029535A1 (fr) * | 1994-04-22 | 1995-11-02 | Ntt Mobile Communications Network Inc. | Procede de reception de signaux multiplexes a division de code |
JPH09130297A (ja) * | 1995-10-31 | 1997-05-16 | Fuji Electric Co Ltd | スペクトル拡散信号処理回路および拡散信号の同期化方法 |
US5943363A (en) * | 1996-07-17 | 1999-08-24 | Stanford Telecommunications, Inc. | Digital spread spectrum GPS navigation receiver |
US6249542B1 (en) * | 1997-03-28 | 2001-06-19 | Sirf Technology, Inc. | Multipath processing for GPS receivers |
US6456644B1 (en) * | 1997-06-23 | 2002-09-24 | Cellnet Data Systems, Inc. | Bandpass correlation of a spread spectrum signal |
JP3712156B2 (ja) * | 1997-09-30 | 2005-11-02 | ソニー株式会社 | 疑似雑音符号の同期捕捉装置及び受信装置 |
US5931893A (en) * | 1997-11-11 | 1999-08-03 | Ericsson, Inc. | Efficient correlation over a sliding window |
US6029267A (en) * | 1997-11-25 | 2000-02-22 | Lucent Technologies Inc. | Single-cycle, soft decision, compare-select operation using dual-add processor |
KR100250451B1 (ko) * | 1997-12-19 | 2000-04-01 | 정선종 | 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조 |
KR19990061358A (ko) * | 1997-12-31 | 1999-07-26 | 김덕중 | 광대역 씨디엠에이 이동 통신 시스템의 초기 동기 획득 장치 |
KR20000000740A (ko) * | 1998-06-03 | 2000-01-15 | 홍철원 | 코드분할 다중접속 통신시스템의 코드 탐색기 |
US6347113B1 (en) * | 1999-03-12 | 2002-02-12 | Navcom Technology, Inc. | Global positioning system receiver for monitoring the satellite transmissions and for reducing the effects of multipath error |
US6535500B1 (en) * | 1999-08-06 | 2003-03-18 | Samsung Electronics, Co., Ltd. | Transmitter of a mobile station in a CDMA communications system and method therefor |
-
1999
- 1999-05-25 KR KR10-1999-0018853A patent/KR100450789B1/ko not_active IP Right Cessation
-
2000
- 2000-05-24 DE DE60041220T patent/DE60041220D1/de not_active Expired - Lifetime
- 2000-05-24 US US09/577,501 patent/US6717977B1/en not_active Expired - Fee Related
- 2000-05-24 EP EP20000304392 patent/EP1056217B1/en not_active Expired - Lifetime
- 2000-05-25 CN CNB001216414A patent/CN1190016C/zh not_active Expired - Fee Related
- 2000-05-25 JP JP2000154791A patent/JP4369019B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60041220D1 (de) | 2009-02-12 |
EP1056217A3 (en) | 2002-09-04 |
JP2001007733A (ja) | 2001-01-12 |
KR100450789B1 (ko) | 2004-10-01 |
EP1056217A2 (en) | 2000-11-29 |
CN1190016C (zh) | 2005-02-16 |
CN1275841A (zh) | 2000-12-06 |
KR20000074721A (ko) | 2000-12-15 |
US6717977B1 (en) | 2004-04-06 |
EP1056217B1 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4369019B2 (ja) | 擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器 | |
US6363108B1 (en) | Programmable matched filter searcher | |
US5881056A (en) | Method and apparatus of a multi-code code division multiple access receiver having shared accumulator circuits | |
US6882682B1 (en) | Fixed pattern detection apparatus | |
KR100436296B1 (ko) | 신호 획득을 위한 프리앰블 서치장치 및 그 방법 | |
WO1999045670A2 (en) | Mask generating polynomials for pseudo-random noise generators | |
JP2682493B2 (ja) | 受信装置 | |
US20090135782A1 (en) | Correlator for primary cell search using memory architecture | |
US20080198905A1 (en) | Method and Apparatus for Despread Data in Wireless Communication System | |
KR100441733B1 (ko) | 확산 스펙트럼 수신기용 경로 탐색기 | |
EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
JP3472736B2 (ja) | スペクトル拡散通信装置および方法 | |
KR100767418B1 (ko) | 부호분할 다중접속 시스템의 프리앰블 수신기 | |
KR20000076926A (ko) | 무선 수신 장치 및 무선 수신 방법 | |
KR20030058070A (ko) | 이동 통신 시스템의 신호 탐색 장치 및 방법 | |
EP1283613A1 (en) | Receiver and inverse-spreading code generating method | |
Galluzzo et al. | CODE GENERATION FOR WIDEBAND CDMA | |
KR20080093101A (ko) | 스크램블링 코드를 생성하기 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070808 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |