CN101636778B

CN101636778B - 半导体集成电路装置

Info

Publication number: CN101636778B
Application number: CN200880008413.7A
Authority: CN
Inventors: 河原章二
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-03-15
Filing date: 2008-02-27
Publication date: 2011-12-28
Anticipated expiration: 2028-02-27
Also published as: US9019285B2; JP5115548B2; WO2008111396A1; JPWO2008111396A1; US20100321398A1; CN101636778A

Abstract

本发明提供了一种半导体集成电路装置，能够以低功耗高效地从存储器读取显示装置的显示数据并将该显示数据发送至显示装置控制器，同时实现更小的尺寸。该半导体集成电路装置连接至存储器，所述存储器中存储显示装置的显示数据，该半导体集成电路装置从存储器读取显示数据以进行发送。

Description

半导体集成电路装置

技术领域

本发明涉及半导体集成电路装置，更具体地，涉及适于要嵌入设备中的应用的半导体集成电路装置。

背景技术

通常，诸如LCD(液晶显示器)或CRT(阴极射线管)之类的显示装置的显示数据存储于DRAM中，所述DRAM用作显示数据的主存储装置或专用存储装置。LCD控制器在需要显示数据时向DRAM或DRAM控制器发送请求，并从DRAM读出显示数据以根据该显示数据在LCD上显示图像和字符。

然而，当有必要允许以低功耗显示图像时，响应于来自LCD控制器的请求来从DRAM中读出显示数据的***在功耗方面是浪费的。这是因为频繁地执行以下操作：响应于来自LCD控制器的请求打开DRAM的所请求页面，并在读出必要的显示数据之后频繁关闭(预充电)所请求的页面。这里，术语“页面”是指将要通过低激活(rawactivation)而激活的DRAM的数据单元大小。

另一方面，提出了一种技术，在这种技术中，为了减少打开/关闭DRAM页面的次数从而减小功耗，通过不关闭页面而使页面保持打开状态。例如，根据在专利文献1(日本专利特许公开No.10-105367)中公开的技术，将访问控制在以下状态：在该状态下，当前正在访问的DRAM的存储体的页面保持打开。

此外，在专利文献1中公开的技术中，将帧数据设置为包含于图像存储器的页面中，每对相邻矩形区域的帧数据适于分别与任意存储体相对应。那么，以后将会访问的任何存储体的页面将被提前打开，使得即使在要访问的存储体改变时也可以成功访问任何存储体。

如上所述，在专利文献1中，通过采用要任意访问的存储体的并行性，提高了数据传输的速率。然而，由于每个存储体的页面保持打开，并从而由于DRAM需要总是保持激活，所以无法将DRAM切换至另一模式，例如，切换至诸如自刷新模式之类的节能模式，从而功率消耗仍然很大。

为了解决上述问题，提出了一种方法，在该方法中，将LCD的所有显示数据存储在缓冲器中，其中，所述缓冲器与LCD控制器实现在相同的半导体集成电路装置中，并且是由SRAM和触发器而不是由DRAM构成的。通过这么做，将完全不需要访问DRAM。因此，可以使DRAM转换到节能模式，从而降低功耗。

然而，近年来LCD的显示器尺寸提高了，将所有显示数据存储在缓冲器中不再现实。例如，对于具有18位彩色显示器的VGA尺寸LCD，显示数据的大小超过1兆字节。如果用于存储所有前述数据的缓冲器与LCD控制器实现在相同的半导体集成电路装置中，则电路的面积将增大，这在半导体集成电路装置的制造成本方面是不利的。因此，如果此后LCD的显示器尺寸增大，则有必要从DRAM读出显示数据，功耗问题将再次出现。

此外，当要显示的图像比LCD的显示器尺寸小时，以及在将图像放大以在LCD上显示时，有必要多次读出LCD相同水平行的显示数据。因此，有必要从DRAM重复地读出相同水平行的数据，这也将提高功耗。

专利文献1：日本专利特许公开No.10-105367

发明内容

要解决的问题

鉴于上述问题而提出了本发明，本发明的目的是提供一种半导体集成电路装置，能够以低功耗从存储器中高效地读出显示装置的显示数据并将该显示数据发送至显示装置控制器，同时实现面积减小。

解决问题的手段

本发明的半导体集成电路是一种连接至存储器的半导体集成电路装置，在存储器中存储显示装置的显示数据，所述半导体集成电路装置适于从存储器读出显示数据以将该显示数据传输至显示装置，其中所述半导体集成电路装置包括：

显示数据缓冲器，用于保存所述显示数据；

存储器控制器，用于按照所述存储器的页面大小单元预取所述显示数据，以使该显示数据被所述显示数据缓冲器所保存，当完成页面的预取时，关闭所述页面以使所述存储器转换至节能模式；以及

显示装置控制器，用于将所述显示数据缓冲器中所保存的显示数据传输至所述显示装置。

在这种情况下，可以包括专用总线，用于连接显示装置控制器与显示数据缓冲器之间的数据传输。

此外，可以如下配置：提供两个显示数据缓冲器作为显示数据缓冲器，每个显示数据缓冲器具有能保存存储器页面大小的显示数据的容量，以及

在从一个显示数据缓冲器向显示装置控制器传输显示数据时，存储器控制器将显示数据从存储器预取到另一显示数据缓冲器中。

此外，可以如下配置：作为显示数据缓冲器，按照以下数目来提供能保存存储器页面大小的显示数据的一个缓冲器：

(2+(显示装置的水平行数据大小)/(存储器的页面大小)+1)，以及

根据本发明，可以以低功耗从存储器读出显示装置的显示数据并将该显示数据传输至显示装置控制器。

第一个原因在于，通过按照存储器的页面大小单元对显示装置的显示数据执行预取，可以阻止针对存储器中存储的任何页面发出打开和关闭命令，达到一次最少，这从而阻止信号的浪费交换并减少了操作存储器中存储的页面，此外，通过在预取之后使存储器转换至节能状态，可以降低存储器的功耗。

第二个原因在于，在从显示数据缓冲器向显示装置控制器传输显示数据时，通过使用专用总线而不是使用用于主半导体集成电路装置中的总线，例如可以将主半导体集成电路装置中使用的总线的时钟停止，或在半导体集成电路装置工作于节能模式下时停止供电，从而降低功耗。

第三个原因在于，由于在向显示装置传输显示数据时，以及在利用大小为例如存储器页面大小单元的小缓冲器来实现显示数据缓冲器时，可以从存储器预取显示数据，所以显示数据缓冲器在半导体集成电路装置中占用的空间减小，从而能够禁止泄漏电流等。

第四个原因在于，当在诸如图像的放大显示之类的情况下需要多次读出显示装置相同水平行的数据时，禁止显示数据的重写(显示数据的重写对于从显示数据缓冲器向显示装置控制器重新传输而言是必要的)，并且阻止从存储器中重新读取相同水平行的数据，从而能够减少不必要的存储器操作，从而抑制功耗。

根据本发明，按照存储器的页面大小单元指定了要预取的显示装置的显示数据的量。页面大小单元可以是一个页面或多个页面。这是因为，不管页面单元是一个页面还是多个页面，按照存储器的页面大小单元布置显示数据量使得可以分别将针对存储器的任何页面的打开和关闭命令的发送限制为一次最少。因此，可以使存储器的所请求页面的打开和关闭次数最小化，从而抑制功耗。

此外，根据本发明，在预取结束之后使存储器转换至节能模式。原因在于，由于在预取结束之后执行从显示数据缓冲器向显示装置控制器的数据传输，所以在下一个预取操作之前不会执行存储器的读出。因此，通过使存储器转换至节能模式，可以降低存储器功耗。

附图说明

图1示出了第一示例实施例；

图2示出了第一示例实施例的细节；

图3是根据第一实施例的预取技术的流程图；

图4示出了第二示例实施例；

图5示出了第二示例实施例的细节；

图6是根据第二示例实施例的预取技术的流程图；

图7是根据第二示例实施例的预取技术的流程图；

图8示出了第三示例实施例；

图9示出了第三示例实施例的细节；

图10是根据第三示例实施例的预取技术的流程图；

图11示出了第四示例实施例；

图12是根据第四示例实施例的预取技术的流程图；

图13示出了第四示例实施例中显示数据缓冲器(在两个显示数据缓冲器的情况下)的状态；

图14示出了第四示例实施例中显示数据缓冲器(在两个显示数据缓冲器的情况下)的状态；以及

图15示出了第四示例实施例中显示数据缓冲器(在三个显示数据缓冲器的情况下)的状态。

符号的说明

101存储器控制器

102显示数据缓冲器

103 LCD控制器

104 CPU

105 DSP

106相机接口

107主总线

1103预取控制器

1104 DMA控制器

1105请求控制器

具体实施方式

接下来，将参考附图来详细描述示例实施例。

图1是示出了示例实施例的配置的框图。

本示例实施例的半导体集成电路装置108包括：LCD控制器(LCDC)103和存储器控制器101，所述存储器控制器101包括显示数据缓冲器(缓冲器)102。尽管在图中未示出，然而LCD控制器103连接至半导体集成电路装置外部的LCD，并向该LCD传输显示数据。此外，半导体集成电路装置108还包括CPU 104和DSP 105、以及相机接口(相机I/F)106。可以根据半导体集成电路装置的用途和需求来删除CPU 104、DSP 105、以及相机I/F 106等，还可以添加除了前述模块以外的其他新模块。

存储器控制器101、LCD控制器103、CPU 104、DSP 105、以及相机I/F 106由主总线107连接。此外，它们经由DRAM 100和存储器控制器101连接至主总线107。

DRAM 100是被配置为用于存储显示数据的大规模存储装置，显示数据缓冲器102是由SRAM、触发器等构成的小规模存储装置。

存储器控制器101用于控制DRAM 100与显示数据缓冲器102之间的数据传输，并且在LCD显示数据的预取中，允许从DRAM 100预取LCD显示数据并且在从LCD控制器103接收到显示数据的读出请求之前将其存储于显示数据缓冲器102中。在从LCD控制器103发送显示数据的读出请求时，存储器控制器101从显示数据缓冲器102读出显示数据，以将该显示数据发送至LCD控制器103。

这里，术语“预取”通常与数据的预先读取相对应。具体地，术语“预取”意思是指在LCD控制器103针对在DRAM 100的连续地址区域中存储的LCD显示数据向存储器控制器101作出读出请求之前，存储器控制器101从DRAM 100读出LCD显示数据以将该显示数据存储在显示数据缓冲器中。此时，用于读出所存储的LCD显示数据的地址可以不是连续的地址区域。例如，可以将LCD显示数据存储在以DRAM100页面单元的形式构成的均匀地隔开的地址区域中。备选地，可以配置成：参考地址映射表(如，在虚拟地址空间与物理地址空间之间的一般转换)来确认要读出的地址区域，然后读出LCD显示数据。

由于最近DRAM的操作速度提高了，所以从DRAM 100读出显示数据的时间比向LCD提供显示数据的时间短。为此，在功耗方面更有利的是从DRAM 100预取必要的显示数据，并且在完成预取之后使DRAM转换至诸如自刷新模式之类的节能模式，而不是根据LCD控制器的请求从DRAM读出显示数据。

图2详细示出了图1中存储器控制器101的配置。

除了图1所示的显示数据缓冲器102之外，存储器控制器101还包括预取控制器1103、DRAM控制器1104、以及请求控制器1105，并且与DRAM 100和主总线107连接。

预取控制器1103执行预取的开始和结束，并产生针对预取的DRAM读出请求。针对预取的DRAM读出请求是从预取控制器1103向请求控制器1105发出的。

请求控制器1105裁定来自预取控制器1103和主总线1106的请求，以向DRAM控制器1104发出请求。

此外，当经由主总线107从LCD控制器103接收到显示数据读出请求时，请求控制器1105从显示数据缓冲器102读出显示数据，并将该显示数据发送至主总线107。DRAM控制器104基于从请求控制器1105接受的、针对DRAM 100的请求，向DRAM 100发出命令。

图3是示出了LCD的显示数据的预取操作的流程图。图3示出了在显示LCD的一个平面(plane)之前进行的操作。

图3中的步骤S301是在预取开始之后立即执行的操作。由于紧接着预取开始之后在显示数据缓冲器102中没有显示数据，所以有必要首先预取显示数据。执行预取，使得从DRAM 100的任何存储体中读出填满LCD显示数据的一个页面，并且该数据保存在显示数据缓冲器102中。

通过利用软件使用中断或其他技术，可以将开始预取的定时通知给存储器控制器101中的预取控制器1103。此外，还提出了一种技术，通过该技术，通过硬件来检测诸如CPU 104、DSP 105、以及相机I/F 106之类的模块是否已经完全停止向存储器控制器101发送请求，与此同时，向预取控制器1103发送开始预取的信号。

在该初始预取期间，预取控制器1103需要向请求控制器1105发送用于禁止从DRAM 1107读出LCD显示数据的信号，并使请求控制器1105等待，直至显示数据缓冲器102通过预取填满数据。备选地，可以存在一种方法，通过该方法，与预取并行地，还将来自LCD控制器103的请求看作是正常DRAM读出请求，并且从DRAM 1107读出显示数据以发送至LCD控制器103。

在上述方法中的任何一种方法中，在对填满显示数据(所述显示数据存储于DRAM 1107中)的页面的预取结束时，针对来自LCD控制器103的显示数据读出请求，从显示数据缓冲器102向LCD控制器103发送LCD数据。此外，还提出了一种方法，通过该方法，在完成预取操作之前，始终从预取控制器1103发送用于禁止LCD控制器103发出显示数据读出请求的信号。

在步骤S301之后，存储器控制器101响应于从LCD控制器103发送的显示数据读出请求，从显示数据缓冲器102读出显示数据，并开始显示数据的传输(步骤S302)。应注意，在以下描述的步骤S303、S304、以及S305中，尽管图中未示出，然而在从LCD控制器103向存储器控制器101发送显示数据读出请求时，存储器控制器101与预取并行地执行显示数据向LCD控制器103的传输。

在步骤S303中，确定是否已经从LCD控制器103接受针对LCD显示数据的最后一个读出请求。如果存储器控制器101已经接受针对LCD显示数据的最后一个读出请求，则由于不需要进一步对LCD的显示数据进行进一步的预取，所以结束预取。

利用预取控制器1103来执行关于上述读出请求的确定。该确定方法是通过将提前在预取控制器1103中设置的结束地址与从LCD控制器103发送的显示数据读出请求的地址相比较来实现的。预取控制器1103中结束地址的设置是可以通过提供寄存器来实现的，可以利用软件并通过以软件来执行设置来设置该寄存器。备选地，还可以通过配置结束地址使得结束地址在预取控制器1103中是固定的，来实现预取控制器1103中结束地址的设置。

在步骤S303中确定没有从LCD控制器103接受针对LCD显示数据的最后一个读出请求时，执行步骤S304，在步骤S304中，确定是否对显示数据缓冲器102中存储的下一个LCD显示数据页面的LCD显示数据开始预取。

步骤S304中的确定是由预取控制器1103来执行的。在要向LCD控制器103传输的LCD显示数据的存储器地址变成DRAM 100的页面的起始地址时，预取控制器1103开始从DRAM 100中预取在DRAM 100的下一页面中存储的LCD显示数据(S305)。

还可以对开始预取操作的技术进行配置，使得并不在要向LCD控制器103传输的LCD显示数据的存储器地址变成DRAM100的页面的起始地址时开始预取，而是在首次访问存储于DRAM 100的页面中的LCD显示数据时开始预取。此外，起始点可以是任何点，如DRAM 100的某一中点。理想地，设置开始预取的定时，以确保有充足的时间在开始向LCD控制器103传输显示数据之前完成页面的预取。

在完成从DRAM 100预取LCD显示数据时，使DRAM 100进入自刷新模式(步骤S306)。这使得可以将DRAM 100的功耗抑制在较低水平。

可以通过以下方法来实现向自刷新模式转换的手段：在该方法中，预取控制器1103发送针对向自刷新模式转换的请求信号，接收请求信号的DRAM控制器1104向DRAM 1107发出自刷新命令。备选地，还提出了一种方法，在该方法中，在针对从预取控制器1103预取的显示数据读出请求变成不存在的时刻，请求控制器1105向DRAM控制器1104发送针对请求转换至自刷新模式的信号。

如果从任何主模块(例如CPU 104等)向存储器控制器101发送存储器请求，则必须使DRAM 100从自刷新模式返回。在本示例实施例中没有执行时钟或电源的提供的状态下，这尤其是有用的，在这种状态下，除了DRAM 100、存储器控制器110、LCD控制器103、以及主总线107之外没有其他模块在进行操作。这种操作的示例包括例如便携式电话的待机状态。

图4是示出了与第二示例实施例有关的半导体集成电路装置的配置的框图。

半导体集成电路装置409包括LCD控制器403和存储器控制器401，存储器控制器401包括显示数据缓冲器402。尽管图中未示出，然而LCD控制器403连接至半导体集成电路装置外部的LCD，并且向LCD传输显示数据。此外，半导体集成电路装置409还包括CPU 404、DSP405、以及相机I/F 406。

可以根据半导体集成电路装置409的用途和需求来删除CPU 404、DSP 405、以及相机I/F 406等等，并且可以添加新的模块。

存储器控制器401、LCD控制器403、CPU 404、DSP 405、以及相机I/F 406由主总线407连接。此外，存储器控制器401和LCD控制器403还由专用数据总线408连接。

图5详细示出了图4所述存储器控制器401的配置。

除了图4所示的显示数据缓冲器402之外，存储器控制器401还包括预取控制器2403、DRAM控制器2404、以及请求控制器2405，并且与DRAM 400和主总线407连接。

显示数据缓冲器402、预取控制器2403、DRAM控制器2404、以及请求控制器2405的配置与图2所示的显示数据缓冲器102、预取控制器1103、DRAM控制器1104、以及请求控制器1105的配置相类似，与图2所示配置的不同之处在于，预取控制器2403和LCD控制器403由专用总线408连接，并且显示数据缓冲器2402和预取控制器2403由数据线连接。

图6和图7是示出了预取LCD显示数据的不同技术的流程图，其中通过使用第二示例实施例来执行这些技术。

图6所示的步骤S501、以及S503至S505与图3所示的步骤S301、以及S303至S305相类似，图7所示的步骤S601、以及S603至S606与图3所示的步骤S301、以及S303至S306相类似。

图6中的步骤S502和图7中的步骤S602都被配置为使得针对LCD显示数据的请求以及LCD控制器403与存储器控制器401之间的数据传输使用专用数据总线408，并且在这一点上不同于图3所示的预取技术。

在除了LCD、LCD控制器403、DRAM 400、以及存储器控制器401以外没有其他主要模块正在操作的状态下，如在便携式电话的待机状态下，使用专用数据总线408来交换显示数据是有用的。

在待机状态下，通过停止为图4中的CPU 404、DSP 405、以及相机I/F 406提供时钟或电源，并同时停止向主总线407提供时钟或电源，可以降低功耗。

在没有专用总线408时，无法停止向主总线407提供时钟或电源。因为与专用数据总线408相比，主总线407连接至更多的模块，所以主总线407将具有比专用数据总线408更大的面积。因此，在待机状态下，通过使用主总线407而不是使用专用数据总线408来执行LCD显示数据的交换在功耗方面是有利的。此外，专用数据总线408的时钟速率可以是足够提供LCD显示数据的级别，这通常意味着该速率低于主总线407的速率。因此，从时钟速率的角度来看，使用专用总线408在功耗方面也是有利的。

图8是示出了与第三示例实施例有关的半导体集成电路装置710的配置的框图。

半导体集成电路装置710包括LCD控制器704和存储器控制器701。存储器控制器701包括用作显示数据缓冲器的SRAM 702和703，SRAM 702和703中的每个具有DRAM的页面大小单元的数据容量。从显示数据缓冲器面积的角度来看，用于显示数据缓冲器的SRAM 702和703理想地是单端口SRAM。当然，该缓冲器是可以由触发器等来实现的。此外，如果对于写/读端口没有特定限制，则可以使用具有相同容量的一个缓冲器。

尽管未在图8中示出，然而LCD控制器704连接至半导体集成电路装置710外部的LCD，以向该LCD传输显示数据。此外，半导体集成电路装置710还包括CPU 705、DSP 706、以及相机I/F 707。可以根据半导体集成电路装置710的用途和需求来删除CPU 705、DSP 706、以及相机I/F 707等，或者可以添加新的模块。

存储器控制器701、LCD控制器704、CPU 705、DSP 706、以及相机I/F 707由主总线708连接。此外，存储器控制器701和LCD控制器704还由专用数据总线709连接。该专用数据总线709不是需要的，并且在这样的情况下，经由主总线708必要地在LCD控制器704与存储器控制器701之间执行请求和数据的交换。

在LCD显示数据的预取中，存储器控制器701允许在从LCD控制器704接收针对显示数据的读出请求之前，从DRAM 700预取LCD显示数据并将该LCD显示数据存储在SRAM 702或703中。在从LCD控制器704发送显示数据读出请求时，存储器控制器701从SRAM 702或703读出显示数据并将该显示数据发送至LCD控制器704。此时，通过专用数据总线709来执行读出请求和显示数据的交换。如果半导体集成电路装置710不包括专用数据总线709，则主总线708用于执行读出请求和显示数据的交换。

图9详细示出了图8所示存储器控制器701的配置。

除了图8所示的SRAM 702和703以外，存储器控制器701还包括预取控制器3404、DRAM控制器3405、以及请求控制器3406，并且与DRAM 700和主总线708连接。此外，预取控制器3404经由专用数据总线408与LCD控制器403连接。

如上所述而配置的存储器控制器701具有与图5所示的存储器控制器401相同的配置，除了显示数据缓冲器包括两个SRAM 702和703之外。由预取控制器3404来执行显示数据的选择以在预取过程中存储显示数据，所述预取控制器3404将该信息发送至请求控制器3406。

图10是示出了根据第三示例实施例的、预取LCD显示数据的操作的流程图。在图10中，示出了直至已经显示LCD的一个平面的操作。

图10的步骤S801示出了在开始预取之后紧接着的半导体集成电路装置710的操作。由于紧接着预取开始之后在SRAM 702或703中没有显示数据，所以首先有必要预取显示数据。此时，尽管用于执行预取的SRAM可以是SRAM 702或703，然而现在假定，以说明的方式，在SRAM 702中首先执行预取。

在步骤S801之后，当接受了从LCD控制器704发送的针对显示数据读出请求时，存储器控制器701响应于此开始从显示数据缓冲器702传输LCD显示数据(步骤S802)。注意，在以下描述的步骤S803至S806中，尽管图中未示出，然而如果从LCD控制器704向存储器控制器701发送针对显示数据的读出请求，则存储器控制器701与预取并行地执行向LCD控制器704的显示数据的传输。

在步骤S803中，确定LCD控制器704是否接受了针对最后一个显示数据的读出请求。如果存储器控制器701已经接受针对最后一个显示数据的读出请求，则不需要进一步预取LCD的显示数据，从而过程结束。

在步骤S804中，确定是否开始对SRAM 702和SRAM 703任一个当中存储的下一个DRAM数据页面中的显示数据进行预取。如果要传输至LCD控制器704的显示数据的存储器地址是DRAM页面的开始，则从DRAM 700开始对DRAM 700的所请求页面的下一个页面中所存储的LCD显示数据进行预取(步骤S805)。

可以配置上述开始预取的技术，使得不在存储器地址变成DRAM700的页面的开始时开始预取，而是在首次访问DRAM 700的页面的显示数据时开始预取。如果已经完成预取，则使DRAM 700进入自刷新模式，从而降低功耗(步骤S806)。如果步骤S804中的条件为假，则存储器控制器701继续响应于来自LCD控制器704的针对显示数据的读出请求来执行显示数据的传输。

以下将具体描述一直到步骤S806的过程。

假定步骤S801使得将LCD显示数据存储在SRAM702中。步骤S802开始向LCD传输LCD显示数据。在步骤S803，检验显示数据的结束，假定该结果为假，即，当前向LCD控制器704发送的显示数据不是最后一个显示数据。

这里，由于首次执行对SRAM 702中存储的LCD显示数据的读出，所以步骤S804中的条件变成真。然后，在步骤S805，打开与SRAM 702中存储的显示数据相对应的DRAM 700的页面的下一个页面，从而开始将LCD显示数据预取到SRAM 703中。同时，在该阶段中，当显示数据读出请求从LCD控制器704到达时，存储器控制器701向LCD控制器704发送显示数据缓冲器702的显示数据。

此后，如果已经完成一定量的显示数据的预取，其中所述量与读出数据缓冲器703的DRAM页面大小单元相对应，则关闭DRAM页面，并且在步骤S806，使DRAM进入自刷新模式。此后，重复向LCD控制器704传输显示数据(步骤S803至S804)。

假定与SRAM 702的数据相比，LCD显示数据的读出更接近SRAM703的数据。这样，由于首次按照DRAM的页面大小单元访问SRAM703中存储的显示数据，所以步骤S804的条件变成真。为此，根据S805，针对读出缓冲器702，对读出数据缓冲器703中存储的DRAM页面读出数据的下一个DRAM页面读出数据执行预取。在预取结束之后，使DRAM 700进入自刷新模式。上述一系列操作，直至在步骤S803处的条件变成真。

图11是示出了与第四示例实施例有关的半导体集成电路装置911的配置的框图。

半导体集成电路装置911包括LCD控制器905和存储器控制器901。存储器控制器901包括SRAM 902、903、以及904作为显示数据缓冲器。尽管图中未示出，然而LCD控制器905连接至半导体集成电路装置911外部的LCD以向该LCD传输LCD显示数据。此外，半导体集成电路装置911还包括CPU 906、DSP 907、以及相机I/F 908。可以根据半导体集成电路装置的用途和需求来删除CPU 906、DSP 907、以及相机I/F 908等，或者可以添加新的模块。

存储器控制器901、LCD控制器905、CPU 906、DSP 907、以及相机I/F 908由主总线909连接。此外，存储器控制器901和LCD控制器905还由专用数据总线910连接。

在LCD显示数据的预取中，存储器控制器901允许在从LCD控制器905接收显示数据读出请求之前，从DRAM 900预取显示数据并将该显示数据存储在SRAM 902、903、以及904中的任何一个中。在从LCD控制器905发送了显示数据读出请求时，存储器控制器901从显示数据缓冲器402读出显示数据并将该显示数据发送至LCD控制器905。

根据第四示例实施例，可以防止由于显示数据的重写而导致的再预取，其中所述显示数据的重写可能在LCD的相同水平行中多次读出期间发生，显示数据存储在DRAM 900的多个页面中。通过准备一定数目(水平行显示数据所跨越的DRAM页面的数目+1)的显示数据缓冲器，或准备具有与前述相同容量的缓冲器，可以防止再预取。

图12是示出了根据第四示例实施例的LCD显示数据的预取操作的流程图。在图12中，示出了直至已经显示LCD的一个平面的操作。图12中的步骤S1001至S1004与图10所示的步骤S801至S804和S806相类似，在步骤S1005的预取技术互不相同。

图13至15说明了本示例实施例中从DRAM 900向每个SRAM的数据传输，此后将参考图12和图13至15具体描述本示例实施例的预取操作。

假定LCD的屏幕显示大小是VGA(垂直640行，水平480行)，LCD的显示颜色是18位彩色(大约260000种颜色)。这里，假定QVGA大小图像(垂直320行，水平240行)将被放大成VGA大小并显示。为了放大QVGA图像并将其显示为VGA图像，有必要针对LCD将QVGA的一个水平行的数据传输两次。当还假定显示颜色是18位颜色时，QVGA的一个水平行的数据大小是540字节。

此外，假定DRAM的一个页面的数据大小是1K字节，即，按照1K字节的单元执行预取。与此同时，还假定SRAM 902、903和904各自的数据容量为1K字节。

基于上述条件，将执行图12所示的步骤。这里，假定SRAM 903和902中数据的状态变成了图13(a)和13(b)所示。在SRAM 902中有DRAM 900的页面A的显示数据，在SRAM 903中有DRAM 900的页面B的显示数据。此外，假定DRAM的页面C作为尚未预取到任一SRAM中的LCD显示数据而存在。

假定LCD显示数据的地址顺序为：页面A下一个是页面B，页面B下一个是页面C。此外，假定图13(a)和13(b)中的阴影部分是本次要发送至LCD控制器905的水平行显示数据。即，上述水平行显示数据是跨越页面A和页面B的数据，该水平行显示数据将被两次发送至LCD控制器905。

首先，向LCD控制器905首次传输水平行显示数据。此时，由于水平行显示数据跨越DRAM 900的页面A和页面B，所以在开始读出页面B的同时(图12中步骤S 1004的条件为真，并且此后执行步骤S1005)，开始对DRAM的页面C中的显示数据进行预取。

这里，如图8所示，如果仅有两个SRAM，则如图14(a)和14(b)所示，将DRAM的页面C的显示数据预取到显示数据缓冲器902中。然后，在第二次读出水平行显示数据时，显示数据缓冲器902的所请求的显示数据已被页面C的显示数据所重写，从而不再存在于显示数据缓冲器902中。因此，有必要从DRAM 900中再次读出页面A的显示数据。这样的动作需要强制DRAM 900从自刷新模式返回，打开页面A以再次读出相同的数据并在此之后关闭该页面A，这将提高功耗。

在本示例实施例中，由于作为显示数据缓冲器的SRAM包括三个单元，所以不会出现上述问题。当存在三个SRAM作为显示数据缓冲器时，如在本示例实施例中，由于可以将DRAM的页面C的显示数据预取到显示数据缓冲器904中，如图15(a)至15(c)所示，所以不需要对显示数据缓冲器902中存储的的页面A的显示数据进行重写。因此，可以防止从DRAM 900重新读取显示数据，从而抑制了功耗的提高。

如下确定上述SRAM的数目：(2+(水平行的数据大小)/(DRAM页面大小)+1)，其中常数2是作为多重配置的最小数，常数1是作为保留的最小数，(水平行的数据大小)/(DRAM页面大小)是可变参数，根据可变参数，可以增大显示数据缓冲器的数目。在本示例实施例的情况下，(水平行的数据大小)/(DRAM页面大小)的值小于1，从而被舍去，从而采用三单元配置。

例如，当对于1K字节的DRAM页面大小而言水平行数据大小是1080K字节时，通过使用(2+(LCD水平行的数据大小)/(DRAM页面大小)+1)，即，四个显示数据缓冲器或其数据大小具有相同容量的一个缓冲器，使得可以防止LCD的显示数据的重写。

应注意，在上述每个示例实施例中，尽管存储显示数据的存储装置是由DRAM来实现的，然而也可以想到其他存储装置。通过按照存储装置特定的页面或块的单元从存储装置预取显示数据，以及通过在预取结束之后使存储装置切换至节能模式，可以降低功耗。除了DRAM以外，存储装置的示例还包括例如NAND闪存。在NAND闪存的情况下，通过在已经完成页面单元中的预取之后结束电荷泵的操作，可以降低功耗。

尽管到目前为止参考示例实施例来描述了本发明，然而本发明不限于上述示例实施例。本领域技术人员将理解，在本发明的范围之内，可以对本发明的配置和细节进行修改。

本发明基于并要求于2007年3月15日提交的日本专利申请No.2007-066590的优先权，其全部内容包含在本文中。

Claims

1.一种半导体集成电路装置，连接至存储器，在存储器中存储显示装置的显示数据，所述半导体集成电路装置适于从所述存储器读出所述显示数据以将该显示数据传输至所述显示装置，所述半导体集成电路装置的特征在于包括：

显示数据缓冲器，用于保存所述显示数据；

存储器控制器，用于按照所述存储器的页面大小单元预取所述显示数据，以使该显示数据被所述显示数据缓冲器所保存，并且当完成页面的预取时，关闭所述页面以使所述存储器转换至节能模式；以及

2.根据权利要求1所述的半导体集成电路装置，其特征在于，包括：

专用总线，用于使得能够在显示装置控制器与显示数据缓冲器之间进行数据传输。

3.根据权利要求1所述的半导体集成电路装置，其特征在于，

提供两个显示数据缓冲器作为显示数据缓冲器，每个显示数据缓冲器具有能保存存储器页面大小的显示数据的容量，以及

4.根据权利要求1所述的半导体集成电路装置，其特征在于，

作为显示数据缓冲器，按照以下数目来提供能保存存储器页面大小的显示数据的缓冲器：

5.根据权利要求2所述的半导体集成电路装置，其特征在于，

提供两个显示数据缓冲器作为显示数据缓冲器，每个显示数据缓冲器具有能保存存储器的页面大小的显示数据的容量，以及

6.根据权利要求2所述的半导体集成电路装置，其特征在于，