CN101635255A - 形成半导体结构的方法 - Google Patents

形成半导体结构的方法 Download PDF

Info

Publication number
CN101635255A
CN101635255A CN200910128705A CN200910128705A CN101635255A CN 101635255 A CN101635255 A CN 101635255A CN 200910128705 A CN200910128705 A CN 200910128705A CN 200910128705 A CN200910128705 A CN 200910128705A CN 101635255 A CN101635255 A CN 101635255A
Authority
CN
China
Prior art keywords
iii
layer
nitride layer
family nitride
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910128705A
Other languages
English (en)
Other versions
CN101635255B (zh
Inventor
余振华
余佳霖
陈鼎元
邱文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101635255A publication Critical patent/CN101635255A/zh
Application granted granted Critical
Publication of CN101635255B publication Critical patent/CN101635255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种形成半导体结构的方法,包括:提供一基底;形成一缓冲/成核层于该基底上;形成一第III族氮化物层于该缓冲/成核层上;以及使该第III族氮化物层受到氮化。形成该第III族氮化物层的步骤包括金属有机气相化学沉积。本发明可使用湿蚀刻来图案化第三族氮化物层,并有效地减少于第III族氮化物层中的氮空缺,从而改善掺杂物的激活率,并增加这些层别中的载流子浓度。

Description

形成半导体结构的方法
技术领域
本发明涉及一种半导体元件制造工艺,尤其涉及形成第III族氮化物膜的制造工艺,又更特别涉及在硅基底上形成第III族氮化物膜的制造工艺。
背景技术
第III族氮化物化合物,例如氮化镓(GaN)与其相关合金,由于其在电子与光电元件中的应用性,已于近几年被积极地研究。潜在的光电元件包括蓝色发光二极管(light emitting diode)、激光二极管(laser diode)以及紫外光光检测器(ultra-violet photo-detector)。第III族氮化物化合物的巨大能隙(bandgap)与高电子饱和速度(electron saturation velocity)也使其在高温与高速能量电子的应用中成为杰出的候选者。
由于氮在一般成长温度的高平衡压力,因此很难获得GaN块结晶。由于缺乏可实施的块状成长方法,GaN一般沉积外延于异质基底上,例如SiC与蓝宝石(sapphire)(Al2O3)。
然而,现存的GaN形成工艺具有缺点。从基底形成的一般的GaN膜通常为Ga面向表面(Ga-faced),意指在GaN层的沉积完成之后会有一镓层位于GaN层的顶部上,虽然此镓层通常很薄。在GaN层图案化中,此镓层必须先被图案化。然而,由于在镓层与GaN层间的蚀刻特性的显著差异,通常用来将GaN层图案化的蚀刻剂,例如KOH溶液,可能无法有效对镓层产生作用。因此GaN层的图案化必须以干蚀刻来取代有较大生产率的湿蚀刻而导致生产率降低。
一个现存解决以上所讨论的问题的方法为在形成缓冲/成核层(于其上形成GaN层)前于基底,例如硅基底上执行氮化。然而,此方法导致形成一氮化硅层形成于硅基底上。由于氮化硅层的非晶态结构(amorphous structure),不利地影响了随后形成的GaN层的结晶结构。更进一步而言,氮化硅不导电且因此无法于基底背面上形成下电极。
一额外的问题为GaN层常具有一相对高的氮空缺(nitrogen vacancies)浓度。而此限制了在p型GaN膜中的载流子浓度。因此需要一种形成GaN层的新方法,其可改善蚀刻反应、改善工艺稳定度与改善载流子浓度。
发明内容
本发明提供一种形成半导体结构的方法,包括:提供一基底;形成一缓冲/成核层于该基底上;形成一第III族氮化物层于该缓冲/成核层上;以及使该第III族氮化物层受到氮化。形成该第III族氮化物层的步骤包括金属有机气相化学沉积。
本发明另提供一种形成半导体结构的方法包括:提供一基底;形成一缓冲/成核层于该基底上;形成一第一第III族氮化物层于该缓冲/成核层上;以及在形成该第一第III族氮化物层的步骤后,执行一氮化步骤。
本发明还提供一种形成半导体结构的方法,包括:提供一基底;形成一缓冲/成核层于该基底上;形成一第一第III族氮化物层于该缓冲/成核层上;在形成该第一第III族氮化物层的步骤后,执行一第一氮化步骤;形成一主动层于该第一第III族氮化物层上;形成一第二第III族氮化物层于该主动层上;以及在形成该第二第III族氮化物层的步骤后,执行一第二氮化步骤。
本发明的优点包括将Ga面向表面的第三族氮化合物层转变成氮面向表面,以可使用湿蚀刻来图案化第三族氮化物层。更进一步而言,可减少在第三族氮化物层中的氮空缺,而使在p型第三族氮化物层中的载流子浓度增加。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举优选实施例,并配合所附附图,作详细说明如下。
附图说明
图1与图2为在本发明一实施例中的制造中间工艺的剖面图,其中实施例形成于一导体基底上。
图3显示一实施例具有一非导体基底。
并且,上述附图中的附图标记说明如下:
20~基底
21~前晶种层
22~背部接点
24~缓冲/成核层
26~第一第三族氮化物层
28~下披覆层
30~发光层
32~上披覆层
34~第二第三族氮化物层
36~上部接点
40~光学元件
42~底部接点
具体实施方式
一种新的形成半导体结构的方法,包括提供第三族氮化物的化合物。本发明的优选实施例的工艺中间步骤将被讨论。在本发明所有附图与所示出的实施例中,相同的标号用来表示相同的元件。
参见图1,提供基底20。在一实施例中,基底20为一导体(或半导体)基底,包括GaN、Si、Ge、SiGe、SiC、ZnO、ZnS、ZnSe、GaP、GaAs或其组合物。当基底20为硅基底时,其优选为具有一(111)表面排列方向(surfaceorientation),然而也可使用具有其他表面排列方向的硅基底,例如(100)与(110)。在其他实施例中,硅基底20为非导体基底,包括蓝宝石(Al2O3)、MgAl2O4、氧化单晶材料(oxide mono-crystalline material)或其组合物。基底20可为一块状基底或具有合成结构,合成结构有由不同材料所形成的层别。
视需要而定,于基底20上形成前晶种层(pre-seeding layer)21,且其可与基底20接触。在形成前晶种层21之前,优选将基底20退火以移除污染物。前晶种层21优选包括Al、Mg、Ga、In、Zn与其合金,且可在一化学气相沉积腔体内使用前驱物来形成前晶种层21,而前驱物包括金属,例如Al、Mg、Ga、In、Zn与其类似物。
缓冲/成核层24形成于前晶种层21之上。在一实施例中,缓冲/成核层24由氮化镓所形成。在其他实施例中,缓冲/成核层24包括其他第三族氮化物,例如InN、AlN及/或其类似物。在又另外其他实施例中,缓冲/成核层24具有一超晶格结构(superlattice structure)。超晶格缓冲/成核层24可包括数层InGaN薄层与数层GaN薄层堆叠成一交替的图案,其中InGaN薄层与GaN薄层优选为具有实质上相同的厚度。或者,超晶格缓冲/成核层24可包括数层AlGaN薄层与数层GaN薄层堆叠成一交替的图案。缓冲/成核层24的形成包括金属有机气相化学沉积(metal organic chemical vapor deposition,MOCVD)、物理气相沉积、分子束外延成长(molecular beam epitaxy,MBE)、氢化物气相外延成长(hydride vapor phase epitaxy,HVPE)、液相外延成长(liquid phase epitaxy,LPE)或其他适合的沉积方法。优选为执行金属有机气相化学沉积以形成缓冲/成核层24,于其中使用有机金属源,例如三甲烷基镓(trimethyl-gallium,TMGa)、三甲烷基铟(trimethyl-indium,TMIn)、三甲烷基铝(trimethyl-aluminum,TMAl)、双(环戊二烯)镁(Bis(cyclopentadienyl)magnesium,Cp2Mg)与其类似物。可在一相对低温下(例如约550-600℃)或一相对高温下(例如约1000-1200℃)形成缓冲/成核层24。可以一p型或一n型掺杂物来掺杂缓冲/成核层24,或者实质上缓冲/成核层24没有被掺杂。因此缓冲/成核层24可为p型、n型或实质上为中性。
在优选实施例中,于形成缓冲/成核层24之后,在缓冲/成核层24上执行一氮化步骤。可在热及/或等离子体环境中以工艺气体来执行氮化,工艺气体包括一含氮气体,例如N2、N2与H2的结合气体及/或NH3(氨)。在一实施例中,于其中执行一热氮化,温度可为约700-1200℃。有利地,氮化会将Ga面向表面的缓冲/成核层24(若其包含镓)转变成N面向表面(N-faced)的缓冲层。更进一步而言,N面向表面的缓冲层24可影响接下来形成于缓冲/成核层24上的第三族氮化物层,以使其也会为N面向表面。当缓冲/成核层24为薄的,会限制氮化作用只在缓冲/成核层24中,以使与缓冲/成核层24接触的基底20的上层不被氮化。或者,氮化作用导致基底20的上层也被氮化。
接下来,可在缓冲/成核层24上形成第三族氮化物层。参见图2,于缓冲/成核层24上形成第一第三族氮化物层26。在一实施例中,第一第三族氮化物层26由GaN所形成,且被掺杂成p型。可使用金属有机气相化学沉积、分子束外延成长、氢化物气相外延成长、液相外延成长或其他类似方法,在一相对高温下,例如约1050℃,来形成第一第三族氮化物层26。在其他实施例中,第一第三族氮化物层26可由p型InN、p型AlN或其类似物所形成。
于第一第三族氮化物层26上形成下披覆层(lower cladding layer)28。在一实施例中,下披覆层28包括AlGaN且被掺杂成p型。下披覆层28的形成方法实质上可与形成第一第三族氮化物层26的方法相同。
于下披覆层28上形成发光层(light emitting layer)30(有时也称为主动层)。在一实施例中,发光层30包括未掺杂的n型镓铟氮化物(GaxIn(1-x)N)。在替代实施例中,发光层30包括其他一般使用的材料,例如AlxInyGa(1-x-y)N。又在另外其他实施例中,发光层30可为一多重量子阱(multiple quantum well)包括分配于一交替图案中的多重阱层(multiple well layer)(例如InGaN)与阻障层(例如GaN)。又在另外其他实施例中,发光层30为一双异质结构(doublehetero-structure)。再者,形成方法包括金属有机气相化学沉积、分子束外延成长、氢化物气相外延成长、液相外延成长或其他适合的化学气象沉积的方法。
于发光层30上形成上披覆层(upper cladding layer)32。在一实施例中,除了上披覆层可被掺杂成n型之外,上披覆层32包括与下披覆层28相似的材料,例如AlGaN。上披覆层32的形成方法实质上可与形成下披覆层28的方法相同。
之后,于上披覆层32上形成一第二第三族氮化物层34。第二第三族氮化物层34可由实质上与第一第三族氮化物层26相同或不同的材料所形成,且使用与形成第一第三族氮化物层26相似的方法来形成。第二第三族氮化物层34的导电形式与第一第三族氮化物层26的导电形式相反。
在一实施例中,在形成第一第三族氮化物层26、下披覆层28、发光层30、上披覆层32及/或第二第三族氮化物层34后,可执行氮化步骤。可在形成层26、28、30、32与34的每一层后执行氮化步骤,或可在形成于不同组合方式中的层26、28、30、32与34的唯一一层或一些层别(并非全部)后执行氮化步骤。氮化步骤不只可执行于p型第三族氮化物层上,例如层26与28,也可执行于n型第三族氮化物层上,例如层32与34。这些氮化步骤的工艺可实质上与在缓冲/成核层24上执行的氮化相同。在替代实施例中,于缓冲/成核层24上执行氮化,而没有于层26、28、30、32与34上执行额外的氮化。在另外其他实施例中,没有于缓冲/成核层24上执行氮化,而于至少一或可能全部的层26、28、30、32与34上执行至少一氮化。
在形成上披覆层32后,形成上部接点36,且可将其图案化。上部接点36可由n型欧姆材料(ohmic material)所形成。在图2所示的所产生的结构中,第一第三族氮化物层26、下披覆层28、发光层30、上披覆层32与第二第三族氮化物层34形成光学元件40(其可为发光二极管或光二极管),当电调控(electrically activated)时其发射或检测光线。然而,可使用上述第三族氮化物层来形成其他光学元件,其也在本发明的范围中。
当基底20由导体材料或半导体材料,例如硅所形成时,基底20优选以p型或n型掺杂物,例如硼、铟、磷、砷或其类似物来掺杂。更进一步而言,背部接点22可形成于基底20的背面上。在一实施例中,背部接点22可由对于基底20的金属欧姆接点(metal ohmic contact)所形成。于背部接点22的背面上可形成一硅化层(未示出)。或者,背部接点22包括一合金,例如铝锑合金。
需注意的是,在先前段落所讨论的实施例中,第一第三族氮化物层26、下披覆层28、发光层30、上披覆层32与第二第三族氮化物层34可由不同组合的材料所形成,且其被掺杂成所需的p型与n型,而不同组合的材料包括,但不限于InN、AlN、InxGa(1-x)N、AlxGa(1-x)N与其组合物。更进一步而言,可只具有第一第三族氮化物层26与下披覆层28之一,而非第一第三族氮化物层26与下披覆层28两者。相似地,可只具有第二第三族氮化物层34与上披覆层32之一,而非第二第三族氮化物层34与上披覆层32两者。
在先前段落所讨论的实施例中,讨论了一n侧在上(n-side up)LED结构,其中第一第三族氮化物层26与下披覆层28被称为p型,而上披覆层32与第二第三族氮化物层34被称为n型。在替代实施例中,形成一p侧在上(p-sideup)LED结构,于其中第一第三族氮化物层26与下披覆层28为n型,而上披覆层32与第二第三族氮化物层34为p型。
图3显示本发明的一更进一步的实施例,其具有一n侧在上(n-side up)正面(face up)结构。在此实施例中,基底20为非导体。缓冲/成核层24可为一GaN层且可在一低温下形成,例如约550-600℃。再者,可使用金属有机气相化学沉积或先前段落所讨论的其他形成方法。使用实质上与先前段落中所讨论的相同的方法于缓冲/成核层24上形成第一第三族氮化物层26、下披覆层28、发光层30、上披覆层32与第二第三族氮化物层34。由于基底20为非导体,所以底部接点42与上部接点36形成于基底20的相同侧。在此例子中,需将堆叠层26、28、30、32与34进行蚀刻,而为了相对高的生产率,优选为使用湿蚀刻。
需了解的是,层26、28、30、32及/或34的氮化具有两个功能。第一,当下层缓冲/成核层24为Ga面向表面时,若无执行氮化,则上层也会是Ga面向表面。氮化步骤可转换经氮化的层别成为N面向表面。因此,形成于N面向表面氮化层的上的第三族氮化物层也会为N面向表面。而此导致上部第三族氮化物层,例如于图2中的层34为N面向表面。因此,在第三族氮化物层的图案化中,将无镓面向表面层以保护各别的蚀刻工艺,而可执行湿蚀刻(例如使用KOH溶液)。第二,于第三族氮化物层执行氮化步骤有利地减少于第三族氮化物层中的氮空缺。因此,对于p型第三族氮化物层而言,可改善掺杂物的激活率(activation rate),且可增加这些层别中的载流子浓度。
虽然本发明已以优选实施例揭示如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (15)

1.一种形成半导体结构的方法,该方法包括:
提供一基底;
以金属有机气相化学沉积形成一第一第III族氮化物层于该基底上;以及
执行一氮化于该第一第III族氮化物层上。
2.如权利要求1所述的形成半导体结构的方法,还包括在形成该第一第III族氮化物层的步骤前,形成一缓冲/成核层于该基底上,其中该第一第III族氮化物层于该缓冲/成核层之上。
3.如权利要求1所述的形成半导体结构的方法,还包括:
形成一第二第III族氮化物层于该第一第III族氮化物层上;以及
执行一额外的氮化于该第二第III族氮化物层上。
4.一种形成半导体结构的方法,该方法包括:
提供一基底;
形成一缓冲/成核层于该基底上;
形成一第一第III族氮化物层于该缓冲/成核层上;以及
在形成该第一第III族氮化物层的步骤后,执行一氮化步骤。
5.如权利要求4所述的形成半导体结构的方法,其中该第一第III族氮化物层与该缓冲/成核层接触。
6.如权利要求4所述的形成半导体结构的方法,其中以金属有机气相化学沉积形成该第一第III族氮化物层。
7.如权利要求4所述的形成半导体结构的方法,其中该缓冲/成核层包括一第III族氮化物材料。
8.如权利要求4所述的形成半导体结构的方法,还包括形成一二极管,其中该二极管包括该第一第III族氮化物层,且其中在形成该二极管的步骤后执行该氮化步骤。
9.如权利要求8所述的形成半导体结构的方法,其中当露出该第一第III族氮化物层时执行该氮化步骤,且该方法还包括:
形成一第二第III族氮化物层于该第一第III族氮化物层上;以及
执行一额外的氮化于该第一第III族氮化物层上。
10.如权利要求4所述的形成半导体结构的方法,其中借由于一含氮环境中退火以执行该氮化步骤。
11.如权利要求4所述的形成半导体结构的方法,还包括形成一第二第III族氮化物层与该第一第III族氮化物层垂直地部分重叠,其中该第一第III族氮化物层为p型,该第二第III族氮化物层为n型,且在该第一第III族氮化物层上执行该氮化步骤,且其中在该第二第III族氮化物层上没有执行氮化步骤。
12.如权利要求4所述的形成半导体结构的方法,其中该第一第III族氮化物层包括氮化镓。
13.一种形成半导体结构的方法,该方法包括:
提供一基底;
形成一缓冲/成核层于该基底上;
形成一第一第III族氮化物层于该缓冲/成核层上;
在形成该第一第III族氮化物层的步骤后,执行一第一氮化步骤;
形成一主动层于该第一第III族氮化物层上;
形成一第二第III族氮化物层于该主动层上;以及
在形成该第二第III族氮化物层的步骤后,执行一第二氮化步骤。
14.如权利要求13所述的形成半导体结构的方法,其中借由于包括一含氮气体的环境中等离子体退火或热退火以执行该第一与第二氮化步骤。
15.如权利要求13所述的形成半导体结构的方法,还包括:
在形成该第一第III族氮化物层的步骤与形成该第二第III族氮化物层的步骤间,形成数层第III族氮化物层;以及
在形成该数层第III族氮化物层的每一层后,执行一额外的氮化步骤。
CN2009101287050A 2008-07-21 2009-03-13 形成半导体结构的方法 Expired - Fee Related CN101635255B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8242808P 2008-07-21 2008-07-21
US61/082,428 2008-07-21
US12/191,013 US7875534B2 (en) 2008-07-21 2008-08-13 Realizing N-face III-nitride semiconductors by nitridation treatment
US12/191,013 2008-08-13

Publications (2)

Publication Number Publication Date
CN101635255A true CN101635255A (zh) 2010-01-27
CN101635255B CN101635255B (zh) 2011-11-09

Family

ID=41530658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101287050A Expired - Fee Related CN101635255B (zh) 2008-07-21 2009-03-13 形成半导体结构的方法

Country Status (3)

Country Link
US (2) US7875534B2 (zh)
CN (1) CN101635255B (zh)
TW (1) TWI402917B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403415A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 发光二极管的制造方法
CN103489896A (zh) * 2012-06-12 2014-01-01 三星电子株式会社 氮化镓基半导体器件及其制造方法
CN104246980A (zh) * 2012-04-26 2014-12-24 应用材料公司 用于led制造的pvd缓冲层
CN112735943A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 GaN結晶の製造方法
CN101663413B (zh) * 2007-02-22 2011-07-27 摩赛科结晶公司 第三族金属氮化物及其制备
US8044409B2 (en) * 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
US9293644B2 (en) * 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
KR101762177B1 (ko) * 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9312129B2 (en) 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
KR20140061827A (ko) * 2012-11-14 2014-05-22 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
WO2019005031A1 (en) * 2017-06-28 2019-01-03 Intel Corporation GROUP III POLAR NITRIDE HETERONJUNCTION DIODES
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
DE112017007912T5 (de) 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
WO2021109073A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448633A (en) * 1982-11-29 1984-05-15 United Technologies Corporation Passivation of III-V semiconductor surfaces by plasma nitridation
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Iii族窒化物系化合物半導体素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7781795B2 (en) * 2003-12-22 2010-08-24 Showa Denko K.K. Group III nitride semiconductor device and light-emitting device using the same
US7119374B2 (en) * 2004-02-20 2006-10-10 Supernova Optoelectronics Corp. Gallium nitride based light emitting device and the fabricating method for the same
KR100568299B1 (ko) 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
JP5283502B2 (ja) 2005-05-11 2013-09-04 ノース・キャロライナ・ステイト・ユニヴァーシティ 極性が制御されたiii族窒化物薄膜及びその製法
TWI377602B (en) 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
US7615398B2 (en) * 2006-11-28 2009-11-10 Luxtaltek Corporation Pyramidal photonic crystal light emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403415A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 发光二极管的制造方法
CN104246980A (zh) * 2012-04-26 2014-12-24 应用材料公司 用于led制造的pvd缓冲层
US11011676B2 (en) 2012-04-26 2021-05-18 Applied Materials, Inc. PVD buffer layers for LED fabrication
CN103489896A (zh) * 2012-06-12 2014-01-01 三星电子株式会社 氮化镓基半导体器件及其制造方法
CN103489896B (zh) * 2012-06-12 2017-09-01 三星电子株式会社 氮化镓基半导体器件及其制造方法
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN112735943A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
CN112735943B (zh) * 2020-12-31 2023-08-15 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Also Published As

Publication number Publication date
CN101635255B (zh) 2011-11-09
US20100015787A1 (en) 2010-01-21
US20110189837A1 (en) 2011-08-04
TWI402917B (zh) 2013-07-21
TW201005828A (en) 2010-02-01
US7875534B2 (en) 2011-01-25
US8486807B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
CN101635255B (zh) 形成半导体结构的方法
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
KR101234783B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
JPH07202265A (ja) Iii族窒化物半導体の製造方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JPH04242985A (ja) 窒化ガリウム系化合物半導体レーザダイオード
JPH05343741A (ja) 窒化ガリウム系半導体素子及びその製造方法
US20080118999A1 (en) Method of fabricating a nitride semiconductor light emitting device
JPH11251632A (ja) GaN系半導体素子の製造方法
CN103227251A (zh) 一种GaN基发光二极管外延结构的生长方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP2003023179A (ja) p型III族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2001210861A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
KR20020077194A (ko) 질화물반도체소자
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
JPH11346035A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
CN107482093B (zh) 一种发光二极管的外延片及其制备方法
JP3874779B2 (ja) Geドープn型III族窒化物半導体層状物及びその製造方法、ならびにそれを用いたIII族窒化物半導体発光素子
CN110050330A (zh) Iii族氮化物半导体
JP2003086533A (ja) 窒化物半導体素子および半導体装置
CN109860360B (zh) 一种氮化镓基发光二极管外延片及其制备方法
JP2737053B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3556593B2 (ja) 化合物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

CF01 Termination of patent right due to non-payment of annual fee