TWI402917B - 形成半導體結構的方法 - Google Patents

形成半導體結構的方法 Download PDF

Info

Publication number
TWI402917B
TWI402917B TW098106328A TW98106328A TWI402917B TW I402917 B TWI402917 B TW I402917B TW 098106328 A TW098106328 A TW 098106328A TW 98106328 A TW98106328 A TW 98106328A TW I402917 B TWI402917 B TW I402917B
Authority
TW
Taiwan
Prior art keywords
forming
layer
nitride layer
ill
semiconductor structure
Prior art date
Application number
TW098106328A
Other languages
English (en)
Other versions
TW201005828A (en
Inventor
Chen Hua Yu
Chia Lin Yu
Ding Yuan Chen
Wen Chih Chiou
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201005828A publication Critical patent/TW201005828A/zh
Application granted granted Critical
Publication of TWI402917B publication Critical patent/TWI402917B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

形成半導體結構的方法
本發明係關於半導體元件製造製程，且特別關於形成第III族氮化物膜，又更加特別關於在矽基底上形成第III族氮化物膜。
第III族氮化物化合物，例如氮化鎵(GaN)與其相關合金，由於其在電子與光電元件中之應用性，已於近幾年被熱烈地研究。潛在的光電元件包括藍色發光二極體(light emitting diode)、雷射二極體(laser diode)以及紫外光光偵測器(ultra-violet photo-detector)。第III族氮化物化合物之巨大能隙(bandgap)與高電子飽和速度(electron saturation velocity)也使其在高溫與高速能量電子之應用中成為傑出的候選者。
由於氮在一般成長溫度之高平衡壓力，因此很難獲得GaN塊結晶。由於缺乏可實施之塊狀成長方法，GaN一般沈積磊晶於異質基底上，例如SiC與藍寶石(sapphire)(Al2 O3 )。
然而，現存的GaN形成製程具有缺點。從基底形成之一般的GaN膜通常為Ga面向表面(Ga-faced)，意指在GaN層之沈積完成之後會有一鎵層位於GaN層之頂部上，雖然此鎵層通常很薄。在GaN層圖案化中，此鎵層必須先被圖案化。然而，由於在鎵層與GaN層間之蝕刻特性的顯著差異，通常用來將GaN層圖案化之蝕刻劑，例如KOH溶液，可能無法有效對鎵層產生作用。因此GaN層之圖案化必須以乾蝕刻來取代有較大生產率之溼蝕刻而導致生產率降低。
一個現存解決以上所討論之問題的方法為在形成緩衝/成核層(於其上形成GaN層)前於基底，例如矽基底上執行氮化。然而，此方法導致形成一氮化矽層形成於矽基底上。由於氮化矽層之非晶態結構(amorphous structure)，不利地影響了隨後形成之GaN層的結晶結構。更進一步而言，氮化矽不導電且因此無法於基底背面上形成下電極。
一額外的問題為GaN層常具有一相對高之氮空缺(nitrogen vacancies)濃度。而此限制了在p型GaN膜中之載子濃度。因此需要一種形成GaN層之新方法，其可改善蝕刻反應、改善製程穩定度與改善載子濃度。
本發明提供一種形成半導體結構的方法，包括：提供一基底；形成一緩衝/成核層於該基底上；形成一第III族氮化物層於該緩衝/成核層上；以及使該第III族氮化物層受到氮化。形成該第III族氮化物層的步驟包括金屬有機氣相化學沈積。
本發明另提供一種形成半導體結構的方法包括：提供一基底；形成一緩衝/成核層於該基底上；形成一第一第III族氮化物層於該緩衝/成核層上；以及在形成該第一第III族氮化物層的步驟後，執行一氮化步驟。本發明還提供一種形成半導體結構的方法，包括：提供一基底；形成一緩衝/成核層於該基底上；形成一第一第III族氮化物層於該緩衝/成核層上；在形成該第一第III族氮化物層的步驟後，執行一第一氮化步驟；形成一主動層於該第一第III族氮化物層上；形成一第二第III族氮化物層於該主動層上；以及在形成該第二第III族氮化物層的步驟後，執行一第二氮化步驟。
本發明之優點包括將Ga面向表面之第三族氮化合物層轉變成氮面向表面，以可使用溼蝕刻來圖案化第三族氮化物層。更進一步而言，可減少在第三族氮化物層中之氮空缺，而使在p型第三族氮化物層中之載子濃度增加。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示，作詳細說明如下：
一種新的形成半導體結構的方法，包括提供第三族氮化物之化合物。本發明之較佳實施例的製程中間步驟將被討論。在本發明所有圖式與所繪示之實施例中，相同的標號用來表示相同之元件。
參見第1圖，提供基底20。在一實施例中，基底20為一導體(或半導體)基底，包括GaN、Si、Ge、SiGe、SiC、ZnO、ZnS、ZnSe、GaP、GaAs或其組合物。當基底20為矽基底時，其較佳為具有一(111)表面排列方向(surface orientation)，然而也可使用具有其他表面排列方向之矽基底，例如(100)與(110)。在其他實施例中，矽基底20為非導體基底，包括藍寶石(Al2 O3 )、MgAl2 O4 、氧化單晶材料(oxide mono-crystalline material)或其組合物。基底20可為一塊狀基底或具有合成結構，合成結構有由不同材料所形成之層別。
視需要而定，於基底20上形成前晶種層(pre-seedinglayer)21，且其可與基底20接觸。在形成前晶種層21之前，較佳將基底20退火以移除污染物。前晶種層21較佳包括Al、Mg、Ga、In、Zn與其合金，且可在一化學氣相沈積腔體內使用前驅物來形成前晶種層21，而前驅物包括金屬，例如Al、Mg、Ga、In、Zn與其類似物。
緩衝/成核層24形成於前晶種層21之上。在一實施例中，緩衝/成核層24由氮化鎵所形成。在其他實施例中，緩衝/成核層24包括其他第三族氮化物，例如InN、AlN及/或其類似物。在又另外其他實施例中，緩衝/成核層24具有一超晶格結構(superlattice structure)。超晶格緩衝/成核層24可包括數層InGaN薄層與數層GaN薄層堆疊成一交替之圖案，其中InGaN薄層與GaN薄層較佳為具有實質上相同之厚度。或者，超晶格緩衝/成核層24可包括數層AlGaN薄層與數層GaN薄層堆疊成一交替之圖案。緩衝/成核層24的形成包括金屬有機氣相化學沈積(metal organic chemical vapor deposition,MOCVD)、物理氣相沈積、分子束磊晶成長(molecular beam epitaxy,MBE)、氫化物氣相磊晶成長(hydride vapor phase epitaxy,HVPE)、液相磊晶成長(liquid phase epitaxy,LPE)或其他適合的沈積方法。較佳為執行金屬有機氣相化學沈積以形成緩衝/成核層24，於其中使用有機金屬源，例如三甲烷基鎵(trimethyl-gallium,TMGa)、三甲烷基銦(trimethyl-indium,TMIn)、三甲烷基鋁(trimethyl-aluminum,TMAl)、雙(環戊二烯)鎂(Bis(cyclopentadienyl)magnesium,Cp2Mg)與其類似物。可在一相對低溫下(例如約550-600℃)或一相對高溫下(例如約1000-1200℃)形成緩衝/成核層24。可以一p型或一n型摻雜物來摻雜緩衝/成核層24，或者實質上緩衝/成核層24沒有被摻雜。因此緩衝/成核層24可為p型、n型或實質上為中性。
在較佳實施例中，於形成緩衝/成核層24之後，在緩衝/成核層24上執行一氮化步驟。可在一熱及/或電漿環境中以製程氣體來執行氮化，製程氣體包括一含氮氣體，例如N2 、N2 與H2 之結合氣體及/或NH3 (氨)。在一實施例中，於其中執行一熱氮化，溫度可為約700-1200℃。有利地，氮化會將Ga面向表面之緩衝/成核層24(若其包含鎵)轉變成N面向表面(N-faced)之緩衝層。更進一步而言，N面向表面之緩衝層24可影響接下來形成於緩衝/成核層24上的第三族氮化物層，以使其也會為N面向表面。當緩衝/成核層24為薄的，會限制氮化作用只在緩衝/成核層24中，以使與緩衝/成核層24接觸之基底20的上層不被氮化。或者，氮化作用導致基底20之上層也被氮化。
接下來，可在緩衝/成核層24上形成第三族氮化物層。參見第2圖，於緩衝/成核層24上形成第一第三族氮化物層26。在一實施例中，第一第三族氮化物層26由GaN所形成，且被摻雜成p型。可使用金屬有機氣相化學沈積、分子束磊晶成長、氫化物氣相磊晶成長、液相磊晶成長或其他類似方法，在一相對高溫下，例如約1050℃，來形成第一第三族氮化物層26。在其他實施例中，第一第三族氮化物層26可由p型InN、p型AlN或其類似物所形成。
於第一第三族氮化物層26上形成下披覆層(lower cladding layer)28。在一實施例中，下披覆層28包括AlGaN且被摻雜成p型。下披覆層28的形成方法實質上可與形成第一第三族氮化物層26的方法相同。
於下披覆層28上形成發光層(light emitting layer)30(有時也稱為主動層)。在一實施例中，發光層30包括未摻雜之n型鎵銦氮化物(Gax In(1-x )N)。在替代實施例中，發光層30包括其他一般使用之材料，例如Alx Iny Ga(1-x-y) N。又在另外其他實施例中，發光層30可為一多重量子井(multiple quantum well)包括分配於一交替圖案中之多重井層(multiple well layer)(例如InGaN)與阻障層(例如GaN)。又在另外其他實施例中，發光層30為一雙異質結構(double hetero-structure)。再者，形成方法包括金屬有機氣相化學沈積、分子束磊晶成長、氫化物氣相磊晶成長、液相磊晶成長或其他適合之化學氣象沈積的方法。
於發光層30上形成上披覆層(upper cladding layer)32。在一實施例中，除了上披覆層可被摻雜成n型之外，上披覆層32包括與下披覆層28相似之材料，例如AlGaN。上披覆層32的形成方法實質上可與形成下披覆層28的方法相同。
之後，於上披覆層32上形成一第二第三族氮化物層34。第二第三族氮化物層34可由實質上與第一第三族氮化物層26相同或不同之材料所形成，且使用與形成第一第三族氮化物層26相似之方法來形成。第二第三族氮化物層34之導電型式與第一第三族氮化物層26之導電型式相反。
在一實施例中，在形成第一第三族氮化物層26、下披覆層28、發光層30、上披覆層32及/或第二第三族氮化物層34後，可執行氮化步驟。可在形成層26、28、30、32與34之每一層後執行氮化步驟，或可在形成於不同組合方式中之層26、28、30、32與34的唯一一層或一些層別(並非全部)後執行氮化步驟。氮化步驟不只可執行於p型第三族氮化物層上，例如層26與28，也可執行於n型第三族氮化物層上，例如層32與34。這些氮化步驟之製程可實質上與在緩衝/成核層24上執行之氮化相同。在替代實施例中，於緩衝/成核層24上執行氮化，而沒有於層26、28、30、32與34上執行額外之氮化。在另外其他實施例中，沒有於緩衝/成核層24上執行氮化，而於至少一或可能全部之層26、28、30、32與34上執行至少一氮化。
在形成上披覆層32後，形成上部接點36，且可將其圖案化。上部接點36可由n型歐姆材料(ohmic material)所形成。在第2圖所示之所產生之結構中，第一第三族氮化物層26、下披覆層28、發光層30、上披覆層32與第二第三族氮化物層34形成光學元件40(其可為發光二極體或光二極體)，當電調控(electrically activated)時其發射或偵測光線。然而，可使用上述第三族氮化物層來形成其他光學元件，其也在本發明之範圍中。
當基底20由導體材料或半導體材料，例如矽所形成時，基底20較佳以p型或n型摻雜物，例如硼、銦、磷、砷或其類似物來摻雜。更進一步而言，背部接點22可形成於基底20之背面上。在一實施例中，背部接點22可由對於基底20之金屬歐姆接點(metal ohmic contact)所形成。於背部接點22之背面上可形成一矽化層(未顯示)。或者，背部接點22包括一合金，例如鋁銻合金。
需注意的是，在先前段落所討論之實施例中，第一第三族氮化物層26、下披覆層28、發光層30、上披覆層32與第二第三族氮化物層34可由不同組合之材料所形成，且其被摻雜成所需之p型與n型，而不同組合之材料包括，但不限於InN、AlN、Inx Ga(1-x) N、Alx Ga(1-x) N與其組合物。更進一步而言，可只具有第一第三族氮化物層26與下披覆層28之一，而非第一第三族氮化物層26與下披覆層28兩者。相似地，可只具有第二第三族氮化物層34與上披覆層32之一，而非第二第三族氮化物層34與上披覆層32兩者。
在先前段落所討論的實施例中，討論了一n側在上(n-side up)LED結構，其中第一第三族氮化物層26與下披覆層28被稱為p型，而上披覆層32與第二第三族氮化物層34被稱為n型。在替代實施例中，形成一p側在上(p-side up)LED結構，於其中第一第三族氮化物層26與下披覆層28為n型，而上披覆層32與第二第三族氮化物層34為p型。
第3圖顯示本發明之一更進一步的實施例，其具有一n側在上(n-side up)正面(face up)結構。在此實施例中，基底20為非導體。緩衝/成核層24可為一GaN層且可在一低溫下形成，例如約550-600℃。再者，可使用金屬有機氣相化學沈積或先前段落所討論之其他形成方法。使用實質上與先前段落中所討論之相同的方法於緩衝/成核層24上形成第一第三族氮化物層26、下披覆層28、發光層30、上披覆層32與第二第三族氮化物層34。由於基底20為非導體，所以底部接點42與上部接點36形成於基底20之相同側。在此例子中，需將堆疊層26、28、30、32與34進行蝕刻，而為了相對高之生產率，較佳為使用溼蝕刻。
需瞭解的是，層26、28、30、32及/或34之氮化具有兩個功能。第一，當下層緩衝/成核層24為Ga面向表面時，若無執行氮化，則上層也會是Ga面向表面。氮化步驟可轉換經氮化之層別成為N面向表面。因此，形成於N面向表面氮化層之上的第三族氮化物層也會為N面向表面。而此導致上部第三族氮化物層，例如於第2圖中之層34為N面向表面。因此，在第三族氮化物層的圖案化中，將無鎵面向表面層以保護各別之蝕刻製程，而可執行溼蝕刻(例如使用KOH溶液)。第二，於第三族氮化物層執行氮化步驟有利地減少於第三族氮化物層中的氮空缺。因此，對於p型第三族氮化物層而言，可改善摻雜物之激活率(activation rate)，且可增加這些層別中之載子濃度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20．．．基底
21．．．前晶種層
22．．．背部接點
24．．．緩衝/成核層
26．．．第一第三族氮化物層
28．．．下披覆層
30．．．發光層
32．．．上披覆層
34．．．第二第三族氮化物層
36．．．上部接點
40．．．光學元件
42．．．底部接點
第1圖與2圖為在本發明一實施例中之製造中間製程的剖面圖，其中實施例形成於一導體基底上。
第3圖顯示一實施例具有一非導體基底。
20．．．基底
21．．．前晶種層
22．．．背部接點
24．．．緩衝/成核層
26．．．第一第三族氮化物層
28．．．下披覆層
30．．．發光層
32．．．上披覆層
34．．．第二第三族氮化物層
36．．．上部接點
40．．．光學元件

Claims (14)

  1. 一種形成半導體結構的方法，該方法包括：提供一基底；形成一緩衝/成核層於該基底上；在形成該緩衝/成核層的步驟後，執行一第一氮化步驟於該緩衝/成核層上；形成一第一第III族氮化物層於該緩衝/成核層上，其中該一第III族氮化物層為p型且第一第III族氮化物層不執行氮化；形成一第二第III族氮化物層於該第一第III族氮化物層上，其中該第二第III族氮化物層為n型；以及在形成該第二第III族氮化物層的步驟後，執行一第二氮化步驟於該第二第III族氮化物層上。
  2. 如申請專利範圍第1項所述之形成半導體結構的方法，其中該第一第III族氮化物層與該緩衝/成核層接觸。
  3. 如申請專利範圍第1項所述之形成半導體結構的方法，其中以金屬有機氣相化學沈積形成該第一第III族氮化物層。
  4. 如申請專利範圍第1項所述之形成半導體結構的方法，其中該緩衝/成核層包括一第III族氮化物材料。
  5. 如申請專利範圍第1項所述之形成半導體結構的方法，更包括形成一二極體，其中該二極體包括該第一第III族氮化物層與該第二第III族氮化物層，且其中在形成該二極體的步驟後執行該第二氮化步驟。
  6. 如申請專利範圍第1項所述之形成半導體結構的方法，其中藉由於一含氮環境中退火以執行該第一與第二氮化步驟。
  7. 如申請專利範圍第1項所述之形成半導體結構的方法，其中該第一第III族氮化物層包括氮化鎵。
  8. 如申請專利範圍第1項所述之形成半導體結構的方法，更包括於該第一第III族氮化物層上執行一溼蝕刻。
  9. 一種形成半導體結構的方法，該方法包括：提供一基底；形成一緩衝/成核層於該基底上；形成一第一第III族氮化物層於該緩衝/成核層上；在形成該第一第III族氮化物層的步驟後，執行一第一氮化步驟；形成數層第III族氮化物層於該第一第III族氮化物層上，其中形成數層第III族氮化物層的步驟包括形成一主動層；在形成該數層第III族氮化物層的每一層後，執行一額外的氮化步驟；形成一第二第III族氮化物層於該數層第III族氮化物層上；以及在形成該第二第III族氮化物層的步驟後，執行一第二氮化步驟。
  10. 如申請專利範圍第9項所述之形成半導體結構的方法，其中藉由於包括一含氮氣體之環境中電漿退火以執行該第一與第二氮化步驟。
  11. 如申請專利範圍第9項所述之形成半導體結構的方法，其中藉由於包括一含氮氣體之環境中熱退火以執行該第一與第二氮化步驟。
  12. 如申請專利範圍第11項所述之形成半導體結構的方法，其中在約700-1200℃的溫度下執行該熱退火。
  13. 如申請專利範圍第9項所述之形成半導體結構的方法，其中以一製程氣體來執行該第一氮化步驟，該製程氣體擇自一實質上由N2 、N2 與H2 之組合氣體、NH3 與其組合物所組成之群組。
  14. 如申請專利範圍第9項所述之形成半導體結構的方法，其中形成該第一第III族氮化物層的步驟包括金屬有機氣相化學沈積。
TW098106328A 2008-07-21 2009-02-27 形成半導體結構的方法 TWI402917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8242808P 2008-07-21 2008-07-21
US12/191,013 US7875534B2 (en) 2008-07-21 2008-08-13 Realizing N-face III-nitride semiconductors by nitridation treatment

Publications (2)

Publication Number Publication Date
TW201005828A TW201005828A (en) 2010-02-01
TWI402917B true TWI402917B (zh) 2013-07-21

Family

ID=41530658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106328A TWI402917B (zh) 2008-07-21 2009-02-27 形成半導體結構的方法

Country Status (3)

Country Link
US (2) US7875534B2 (zh)
CN (1) CN101635255B (zh)
TW (1) TWI402917B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP2010534605A (ja) * 2007-02-22 2010-11-11 モザイク クリスタルズ 第ｉｉｉ族金属窒化物とその製造方法
US8044409B2 (en) * 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
US9293644B2 (en) * 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
US8563334B2 (en) * 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
KR101762177B1 (ko) * 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9396933B2 (en) 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
KR101926609B1 (ko) * 2012-06-12 2018-12-10 삼성전자 주식회사 질화갈륨계 반도체 소자 및 그 제조방법
US9312129B2 (en) 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
KR20140061827A (ko) * 2012-11-14 2014-05-22 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
WO2019005031A1 (en) * 2017-06-28 2019-01-03 Intel Corporation GROUP III POLAR NITRIDE HETERONJUNCTION DIODES
EP3688818A4 (en) 2017-09-29 2021-07-28 Intel Corporation GROUP III NITRIDE SCHOTTKY DIODES
WO2019066974A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ANTENNA DIODES
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
CN114730703A (zh) * 2019-12-05 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制作方法
US20220262933A1 (en) * 2019-12-05 2022-08-18 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
CN112735943B (zh) * 2020-12-31 2023-08-15 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
US6939733B2 (en) * 1999-03-31 2005-09-06 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US20060033120A1 (en) * 2004-02-20 2006-02-16 Schang-Jing Hon Gallium nitride based light emitting device and the fabricating method for the same
US20080121912A1 (en) * 2006-11-28 2008-05-29 Mesophotonics Limited Pyramidal photonic crystal light emitting device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448633A (en) * 1982-11-29 1984-05-15 United Technologies Corporation Passivation of III-V semiconductor surfaces by plasma nitridation
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7781795B2 (en) * 2003-12-22 2010-08-24 Showa Denko K.K. Group III nitride semiconductor device and light-emitting device using the same
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
EP1885918B1 (en) * 2005-05-11 2017-01-25 North Carolina State University Methods of preparing controlled polarity group iii-nitride films
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939733B2 (en) * 1999-03-31 2005-09-06 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
US20060033120A1 (en) * 2004-02-20 2006-02-16 Schang-Jing Hon Gallium nitride based light emitting device and the fabricating method for the same
US20080121912A1 (en) * 2006-11-28 2008-05-29 Mesophotonics Limited Pyramidal photonic crystal light emitting device

Also Published As

Publication number Publication date
CN101635255A (zh) 2010-01-27
US20100015787A1 (en) 2010-01-21
TW201005828A (en) 2010-02-01
CN101635255B (zh) 2011-11-09
US8486807B2 (en) 2013-07-16
US20110189837A1 (en) 2011-08-04
US7875534B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
TWI402917B (zh) 形成半導體結構的方法
JP3846150B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
KR100784065B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101234783B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20220140749A (ko) 적색 led 및 제작 방법
JP2002043617A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP2006108585A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JPWO2019102557A1 (ja) 窒化物半導体発光素子
KR20070081862A (ko) 질화물 반도체 발광소자 및 그 제조 방법
TWI381557B (zh) 發光二極體裝置及其製造方法
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
KR101261629B1 (ko) 화합물 반도체 소자 제조 방법
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP2008118048A (ja) ＧａＮ系半導体発光素子
KR101349444B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100881053B1 (ko) 질화물계 발광소자
JP3874779B2 (ja) Ｇｅドープｎ型ＩＩＩ族窒化物半導体層状物及びその製造方法、ならびにそれを用いたＩＩＩ族窒化物半導体発光素子
KR101305786B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR100781772B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법
KR20080062548A (ko) ｐ형 ＺｎＯ층을 구비하는 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees