CN101630943A - 运算放大器 - Google Patents
运算放大器 Download PDFInfo
- Publication number
- CN101630943A CN101630943A CN200910152298A CN200910152298A CN101630943A CN 101630943 A CN101630943 A CN 101630943A CN 200910152298 A CN200910152298 A CN 200910152298A CN 200910152298 A CN200910152298 A CN 200910152298A CN 101630943 A CN101630943 A CN 101630943A
- Authority
- CN
- China
- Prior art keywords
- switch
- terminal
- stage amplifier
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供了一种运算放大器。运算放大器包括输入级放大器,该输入级放大器接收输入信号;输出级放大器,该输出级放大器放大从输入级放大器输出的信号并且输出该信号;电容器,该电容器被连接在输出级放大器的输入节点和输出节点之间;以及充放电控制电路,该充放电控制电路控制电容器的充电和放电电流。
Description
技术领域
本发明涉及一种运算放大器,并且特别地,涉及一种在输出级放大器的输入节点与输出节点之间包括电容器的运算放大器。
背景技术
在半导体器件中,运算放大器被广泛地用于放大要处理的信号。在日本未经审查的申请专利公开No.H6-326529(美国专利No.5,311,145)中公布了运算放大器的示例。运算放大器包括输入级放大器和输出级放大器。输入级放大器根据输出级放大器的输入结构转换输入信号并且放大输入信号。此外,输入级放大器设置流过组成输出级放大器的晶体管的空载电流。输出级放大器放大在输入级放大器中生成的信号并且输出该信号。
在运算放大器中,如果运算放大器的相位裕量很小那么有可能出现诸如振动(oscillation)的缺陷。为了增加运算放大器的相位裕量,相位补偿电容器可以被放置在输出级放大器的输入节点和输出节点之间。图14示出包括相位补偿电容器的运算放大器100的框图。
参考图14,运算放大器100包括输入级放大器110和输出级放大器111。输入级放大器110的倒相输入端子被连接至输出端子Vout,并且输入级放大器110的非倒相输入端子被连接至输入端子Vin+。输入级放大器110的输出被输出作为单端信号。输入级放大器110输出电流I。输出级放大器111反转从输入级放大器110输出的单端信号并且输出被反转的信号。此外,要用作相位补偿电容器的电容器C被连接在输出级放大器111的输入节点和输出节点之间。
因此,运算放大器100用作缓冲器,其中输出端子被连接至输入级放大器110的倒相输入端子。通过下述表达式(1)表示运算放大器100的压摆率(slew rate):
在上述表达式(1)中,Vo表示输出端子的电压、t表示时间、I表示输入级放大器110的输出电流,并且C表示电容器的电容。表达式(1)示出当电容器的电容增加时压摆率下降并且当从输入级放大器110输出的电流增加时压摆率增加。
发明内容
考虑的是,基于表达式(1),如果电容器的电容增加或者从输入级放大器110输出的电流增加那么压摆率增加。然而,如果电容器的电容减少,那么运算放大器100的相位裕量减少,这导致振动的可能性增加。此外,如果输入级放大器110的输出电流增加,那么运算放大器100的电流消耗增加。因此,运算放大器100具有下述问题,即很难传输高速信号同时保持充分的相位裕量并且减低放大器的电流消耗。
本发明的实施例的示例性方面是运算放大器,该运算放大器包括输入级放大器,该输入级放大器接收输入信号;输出级放大器,该输出级放大器放大从输入级放大器输出的信号并且输出该信号;电容器,该电容器被连接至输出级放大器的输入节点和输出节点之间;以及充放电控制电路,该充放电控制电路控制电容器的充电和放电电流。
在根据本发明的实施例的示例性方面的运算放大器中,由充放电控制电路控制被连接在输出级放大器的输入节点和输出节点之间的电容器的充电和放电电流。具体地,即使当运算放大器的输出电压进行转换(transition)时,由充放电控制电路控制电容器的充电和放电电流。因此,在根据本发明的实施例的示例性方面的运算放大器中,能够忽略关于压摆率的电容器的电容。因此,在根据本发明的实施例的示例性方面的运算放大器中,能够通过增加电容器的电容增加压摆率并增加相位裕量。此外,不需要为了提高压摆率而增加输入级放大器的输出电流。
根据本发明的实施例的示例性方面,能够提供下述运算放大器,该运算放大器能够提高压摆率同时保持充分的相位裕量并且降低电流消耗。
附图说明
结合附图,根据某些示例性实施例的以下描述,以上和其它示例性方面、优点和特征将更加明显,其中:
图1是示出根据本发明的第一示例性实施例的运算放大器的框图;
图2是示出根据第一示例性实施例的运算放大器的具体电路的电路图;
图3A至3D是示出在根据第一示例性实施例的运算放大器中使用的接通型开关和关断型开关的示例的电路图;
图4A至4C是示出在根据第一示例性实施例的运算放大器中使用的转换型开关的示例的电路图;
图5是示出根据第一示例性实施例的运算放大器的操作的时序图;
图6是示出根据第一示例性实施例的运算放大器的具体电路的另一个示例的电路图;
图7是示出在图6中所示的运算放大器中使用的浮置电流源的电路图;
图8是示出根据本发明的第二示例性实施例的运算放大器的框图;
图9是示出根据本发明的第三示例性实施例的运算放大器的框图;
图10是示出根据本发明的第四示例性实施例的运算放大器的框图;
图11是示出根据本发明的第五示例性实施例的运算放大器的框图;
图12是示出根据本发明的第五示例性实施例的运算放大器的另一个示例的框图;
图13是示出根据本发明的第六示例性实施例的运算放大器的框图;
图14是示出根据现有技术的运算放大器的框图;
具体实施方式
在下文中参考附图描述本发明的示例性实施例。图1示出根据本发明的第一示例性实施例的运算放大器1的框图。参考图1,运算放大器1包括输入级放大器10、输出级放大器11、充放电控制电路12、第一电容器(例如,电容器C1)、以及第二电容器(例如,电容器C2)。输入级放大器10具有非倒相输入端子和倒相输入端子。串联地连接输入级放大器10和输出级放大器11,并且将输出级放大器11的输出节点连接至输入级放大器10的倒相输入端子。从而运算放大器1操作作为缓冲器。
输入级放大器10基于被输入至非倒相输入端子的信号输出相互同相的第一信号和第二信号。输出级放大器11通过第一输入节点Ni1接收第一信号并且通过第二输入节点Ni2接收第二信号。然后输出级放大器11将输入信号的反转的信号输出至输出节点No。输出节点No被连接至输出端子Vout,并且输出端子Vout被连接至要通过运算放大器1驱动的负载。例如,负载是液晶显示装置,并且运算放大器1操作作为液晶显示装置的源极驱动器。
例如,电容器C1和C2是相位补偿电容器。电容器C1被连接在第一输入节点Ni1和输出节点No之间。电容器C2被连接在第二输入节点Ni2和输出节点No之间。在本示例性实施例中,输出节点No侧上的电容器C1和C2的端子通过充放电控制电路12被连接至输出节点No。
充放电控制电路12包括第一开关(例如,开关SW1)和第二开关(例如,开关SW2和开关SW3)。由控制信号分别控制开关SW1、开关SW2以及开关SW3的导通性(continuity)。在本示例性实施例中,转换型开关被用作开关SW1。开关SW1具有公共端子c、接通端子m以及关断端子b,并且当控制信号是低电平时公共端子c和关断端子b具有导通性,并且当控制信号是高电平时公共端子c和接通端子m具有导通性。另一方面,接通型开关被用作开关SW2。接通型开关具有两个端子,并且当控制信号是低电平时其被断开,并且当控制信号是高电平时其被闭合。同样地,接通型开关被用作开关SW3。被用作开关SW3的接通型开关的操作与开关SW2的操作相同。此外,在本示例性实施例中,在液晶显示装置中使用的选通信号STB被用作控制信号。
在开关SW1中,公共端子c被连接至输出节点No侧上的电容器C1和C2的端子,关断端子b被连接至输出节点No,并且接通端子m被连接至第一电源(例如,被连接至输入端子Vin+的前级中的电路的输出)。在开关SW2中,一个端子被连接至输入节点Ni1侧上的电容器C1的端子,并且另一个端子被连接至第二电源(例如,正电源VDD)。在开关SW3中,一个端子被连接至输入节点Ni2侧上的电容器C2的端子,并且另一个端子被连接至第二电源(例如,负电源VSS)。第二电源是下述电源,其被连接至输入节点侧上的电容器C1或者C2的端子并且根据电容器C1或者C2的连接将电力提供给电容器C1或者C2。
图2示出输入级放大器10和输出级放大器11的具体电路的示例。在下文中参考图2描述输入级放大器10和输出级放大器11。
输入级放大器10包括由NMOS晶体管MN11和NMOS晶体管MN12组成的第一差分对和由PMOS晶体管MP11和PMOS晶体管MP12组成的第二差分对。共同地连接两个差分对的输入,并且NMOS晶体管MN11的栅极和PMOS晶体管MP11的栅极用作输入级放大器10的非倒相输入端子,并且NMOS晶体管MN12的栅极和PMOS晶体管MP12的栅极用作输入级放大器10的倒相输入端子。
形成第一差分对的NMOS晶体管MN11和MN12的源极被共同地连接,并且第一电流源I11被连接在公共连接点和负电源VSS之间。此外,输入级放大器10包括PMOS晶体管MP13和MP14,PMOS晶体管MP13和MP14被在电流镜构造中连接作为第一差分对的有源负载。第一输入节点Ni1被连接至NMOS晶体管MN11的漏极和PMOS晶体管MP13的漏极之间的连接点。
形成第二差分对的PMOS晶体管MP11和MP12的源极被共同地连接,并且第二电流源I12被连接在共同连接点和正电源VDD之间。此外,输入级放大器10包括NMOS晶体管MN13和MN14,NMOS晶体管MN13和MN14被在电流镜构造中连接作为第二差分对的有源负载。第二输入节点Ni2被连接至PMOS晶体管MP11的漏极和NMOS晶体管MN13的漏极之间的连接点。
作为浮置电流源操作的PMOS晶体管MP15和NMOS晶体管MN15被连接在第一输入节点Ni1和第二输入节点Ni2之间。此外,第三电流源I13被连接在第一输入节点Ni1和正电源VDD之间,并且第四电流源I14被连接在第二输入节点Ni2和负电源VSS之间。
PMOS晶体管MP15的源极被连接至第一输入节点Ni1,并且PMOS晶体管MP15的漏极被连接至第二输入节点Ni2。此外,PMOS晶体管MP15的栅极被连接至转换型开关SWo11的公共端子c。转换型开关SWo11的接通端子m被连接至正电源VDD,并且关断端子b被连接至第一偏置设置电压源VBP11的负电极。并且第一偏置设置电压源VBP11的正电极被连接至正电源VDD。NMOS晶体管MN15的源极被连接至第二输入节点Ni2,并且NMOS晶体管NM15的漏极被连接至第一输入节点Ni1。此外,NMOS晶体管MN15的栅极被连接至转换型开关SWo12的公共端子c。转换型开关SWo12的接通端子m被连接至负电源VSS,并且关断端子b被连接至第二偏置设置电压源VBN11的正电极。第二偏置设置电压源VBN11的负电极被连接至负电源VSS。
在常规操作中,分别由第一偏置设置电压源VBP11和第二偏置设置电压源VBN11设置PMOS晶体管MP15和NMOS晶体管MN15的栅极的电压值,并且基于被设置给它们的栅极的电压值操作作为浮置电流源。运算放大器1基于流过浮置电流源的电流确定在无负载时要流过输出晶体管(在本示例性实施例中是正在操作的PMOS晶体管MP16和NMOS晶体管MN16)的电流(所谓的空载电流)。电流源的两端处于浮置状态并从而能够被连接至任意的位置。PMOS晶体管MP15和NMOS晶体管MN15的连接是电流反馈连接,并且反馈量是总反馈。PMOS晶体管MP15的源极和NMOS晶体管MN15的漏极之间的公共连接点和PMOS晶体管MP15的漏极和NMOS晶体管MN15的源极之间的公共连接点具有高阻抗。
在下文中描述PMOS晶体管MP16和NMOS晶体管MN16的浮置电流源和空载电流。首先,由第一偏置设置电压源VBP11生成的电压被设置为等于PMOS晶体管MP16的栅极和源极之间的电压以及PMOS晶体管MP15的栅极和源极之间的电压的总和。如果第一偏置设置电压源VBP11的电压值是VBP11,那么PMOS晶体管MP15的栅极和源极之间的电压是VGS(MP15)并且PMOS晶体管MP16的栅极和源极之间的电压是VGS(MP16),能够通过下面的表达式(2)表示VBP11:
VBP11=VGS(MP15)+VGS(MP16) ···(2)
此外,通过下面的表达式(3)表示PMOS晶体管MP15或者PMOS晶体管MP16的栅极和源极之间的电压VGS。在表达式(3)中,β=(W/L)×μCo,W是晶体管栅极宽度,L是晶体管栅极长度,μ是载流子迁移率,Co是每单位面积的栅氧化物膜电容,VT是晶体管阈值电压,并且Id是漏电流。
当形成浮置电流源时,PMOS晶体管MP15和NMOS晶体管MN15的漏极电流被设置为相等。具体地,如果用I13表示流出第三电流源I13的电流,那么电流I13/2流过PMOS晶体管MP15和NMOS晶体管MN15。另一方面,如果用Iidle表示空载电流并且用Iidle(MP16)表示PMOS晶体管MP16的漏电流,那么由下面的表达式(4)表示流过PMOS晶体管MP16的电流。在表达式(4)中,β(MP15)是PMOS晶体管MP15的β,β(MP16)是PMOS晶体管MP16的β,并且由β=(W/L)×μCo来表示β。
如果关于Iidle(MP16)求解表达式(4),那么能够获得空载电流Iidle(MP16)。
此外,流入第四电流源I14的电流需要等于流出第三电流源I13的电流。如果流入第四电流源I14的电流和第三电流源I13的电流值不同,那么由两个电流源生成的电流之间的差流入有源负载,导致运算放大器1的偏移电压的增加。能够以与第一偏置设置电压源VBP11相同的方式进行第二偏置设置电压源VBN11的电压值的设置。
此外,第一偏置设置电压源VBP11和第二偏置设置电压源VBN11被优选地由两个MOS晶体管和恒流源组成。在此种构造中,上述表达式(4)的VBP11具有与右侧相同的项2VT并因此抵消关于此项的波动。从而能够抑制由于元件变化导致在第一偏置设置电压源VBP11和第二偏置设置电压源VBN11中生成的电压值的波动。
在输出级放大器11中,在正电源VDD和负电源VSS之间串联地连接PMOS晶体管MP16和NMOS晶体管MN16。PMOS晶体管MP16的栅极被连接至第一输入节点Ni1,并且NMOS晶体管MN16的栅极被连接至第二输入节点Ni2。PMOS晶体管MP16的漏极和NMOS晶体管MN16的漏极之间的连接点用作输出节点No。
在图2中所示的电路图中,电容器C1和C2被构造为使得电容器和电阻器被串联连接以便于执行除了运算放大器的相位补偿之外的消除运算放大器的相位延迟零点的零点补偿。电容器C1和C2以及开关SW1至SW3的连接与图1中所示的连接相同,并因此不重复进行描述。
图3A至3D和4A至4C示出用于执行在本示例性实施例中使用的开关的电路的示例。图3A和图3C示出接通型开关的示例,并且图3B和3D示出关断型开关的示例。图4A至4C示出转换型开关的示例。图3A中所示的接通型开关由PMOS晶体管MP21组成。PMOS晶体管MP21的栅极用作控制端子,源极用作第一端子并且漏极用作第二端子。当被输入至栅极的控制信号(在本示例性实施例中是选通信号STB)是高电平时源极和漏极具有导通性并且当选通信号STB是低电平时源极和漏极不具有导通性。
图3B中所示的关断型开关是由NMOS晶体管MN21组成。NMOS晶体管MN21的栅极用作控制端子,源极用作第一端子并且漏极用作第二端子。当被输入至栅极的选通信号STB是高电平时源极和漏极不具有导通性并且当选通信号STB是低电平时源极和漏极具有导通性。
图3C中所示的接通型开关由NMOS晶体管MN22和PMOS晶体管MP22组成。在接通型开关中,NMOS晶体管MN22的源极和PMOS晶体管MP22的源极被连接在一起,并且NMOS晶体管MN22的漏极和PMOS晶体管MP22的漏极被连接在一起。被共同地连接的源极用作第一端子,并且被共同地连接的漏极用作第二端子。此外,选通信号STB被输入至PMOS晶体管MP22的栅极,并且选通信号STB通过变相器20被输入至NMOS晶体管MN22的栅极。当被输入至栅极的选通信号STB是高电平时源极和漏极具有导通性,并且当选通信号STB是低电平时源极和漏极不具有导通性。
图3D中所示的关断型开关由NMOS晶体管MN23和PMOS晶体管MP23组成。在关断型开关中,NMOS晶体管MN23的源极和PMOS晶体管MP23的源极被连接在一起,并且NMOS晶体管MN23的漏极和PMOS晶体管MP23的漏极被连接在一起。被共同地连接的源极用作第一端子,并且被共同地连接的漏极用作第二端子。此外,选通信号STB被输入至NMOS晶体管MN23的栅极,并且选通信号STB通过变相器20被输入至PMOS晶体管MP23的栅极。当被输入至栅极的选通信号STB是高电平时源极和漏极不具有导通性,并且当选通信号是低电平时源极和漏极具有导通性。
图4A中所示的转换型开关由NMOS晶体管MN24和MN25组成。在转换型开关中,NMOS晶体管MN24的源极和NMOS晶体管MN25的源极被连接在一起,并且公共连接点用作公共端子c。NMOS晶体管MN24的漏极用作接通端子m,并且NMOS晶体管MN25的漏极用作关断端子b。此外,选通信号STB被输入至NMOS晶体管MN25的栅极,并且选通信号STB通过变相器20被输入至NMOS晶体管MN24的栅极。因此,具有相反相位的控制信号分别被输入至NMOS晶体管MN24和MN25的栅极。在此构造中,当输入选通信号STB是高电平时接通端子m和公共端子c具有导通性,并且当选通信号是低电平时关断端子b和公共端子c具有导通性。
图4B中所示的转换型开关由PMOS晶体管MP24和MP25组成。在转换型开关中,PMOS晶体管MP24的源极和PMOS晶体管MP25的源极被连接在一起,并且公共连接点用作公共端子c。PMOS晶体管MP24的漏极用作接通端子m,并且PMOS晶体管MP25的漏极用作关断端子b。此外,选通信号STB被输入至PMOS晶体管MP24的栅极,并且选通信号STB通过变相器20被输入至PMOS晶体管MP25的栅极。因此,具有相反相位的控制信号分别被输入至PMOS晶体管MP24和MP25的栅极。在此构造中,当输入选通信号STB是高电平时接通端子m和公共端子c具有导通性,并且当选通信号STB是低电平时关断端子b和公共端子c具有导通性。
图4C中所示的转换型开关由NMOS晶体管MN26和MN27以及PMOS晶体管MP26和MP27组成。在转换型开关中,PMOS晶体管MP26的源极和NMOS晶体管MN26的源极被连接在一起,并且公共连接点被连接至公共端子c。此外,PMOS晶体管MP27的源极和NMOS晶体管MN27的源极被连接在一起,并且公共连接点被连接至公共端子c。NMOS晶体管MN27的漏极和PMOS晶体管MP27的漏极被连接在一起并且用作接通端子m。NMOS晶体管MN26的漏极和PMOS晶体管MP26的漏极被连接在一起并且用作关断端子b。此外,选通信号STB被输入至NMOS晶体管MN26的栅极和PMOS晶体管MP27的栅极,并且选通信号STB通过变相器20被输入至NMOS晶体管MN27的栅极和PMOS晶体管MP26的栅极。在此构造中,当输入选通信号STB是高电平时接通端子m和公共端子c具有导通性,并且当选通信号STB是低电平时关断端子b和公共端子c具有导通性。
图3A至3D和4A至4C示出具有不同构造的开关,并且优选的是,根据开关被连接到的节点的电压变化范围使用适当的开关以便于减少在开关中出现的电阻。例如,如果节点的电压在从负电源VSS到正电源VDD的宽范围内变化,那么优选使用图3C、3D以及4C中所示的开关。另一方面,如果节点的电压在接近正电源VDD的电压处(例如,在与是负电源VSS和正电源VDD之间的电压差的一半的电压相比更接近正电源VDD的电压范围内)变化,那么优选使用图3B和4B中所示的开关。此外,如果节点的电压在接近负电源VSS的电压处(例如,在与是负电源VSS和正电源VDD之间的电压差的一半的电压相比更接近负电源VSS的电压范围内)变化,那么优选使用图3A和4A中所示的开关。在本示例性实施例中,图4C中所示的开关被用作开关SW1,图3B中所示的开关被用作开关SW2,并且图3A中所示的开关被用作开关SW3。
在下文中描述根据示例性实施例的运算放大器1的操作。在下面,描述液晶显示面板的源极线被连接作为被连接至运算放大器1的输出端子Vout的负载的情况作为操作的示例。在这样的情况下,选通信号STB是高电平期间的时段被称为电荷恢复(recovery)时段。在电荷恢复时段期间,输出级放大器11的输出节点No的阻抗被设置得较高。从而在电荷恢复时段期间运算放大器1和液晶显示面板的输出能够被视为实际上被分离。此外,在电荷恢复时段期间,液晶显示面板中和在被连接至源极线的电容器中累积的电荷。因此,在电荷恢复时段结束之后,源极线的电势是正电源VDD和负电源VSS之间的中间电势。
图5是示出运算放大器1的操作的时序图。在液晶显示装置中,执行在每个给定时段反转驱动源极线的电压的被称为点反转的操作。图5中所示的时序图是当运算放大器1执行点反转驱动一次时。在时序T1之前的时段中,选通信号STB是低电平,并且输出电压Vo是低电平(例如,负电源VSS的电压)。这时,开关SW1被连接至关断端子b并且开关SW2和开关SW3被断开。从而电容器C1和C2被连接在输出级放大器11的输入节点和输出节点之间。此外,输入级放大器10的转换型开关SWo11和SWo12也被连接至关断端子b。从而运算放大器1执行常规操作。
然后,选通信号STB在时序T1处上升并且在从时序T1到时序T2的时段(其是上述的电荷恢复时段)期间停留在高电平。此外,被输入至输入端子Vin+的信号在时序T1时从低电平变成高电平(例如,正电源VDD的电压)。在电荷恢复时段中,开关SW1被连接至接通端子m并且开关SW2和开关SW3被闭合。从而在电容器C1的两端的电压变成正电源VDD,并且在电容器C1中积累的电荷被放电。另一方面,正电源VDD和负电源VSS被施加于电容器C2的两端。因此,根据两端之间的电压差的电荷被充电给电容器C2。由第一电源(在本示例性实施例中是被连接至输入端子Vin+的前级中的电路)和第二电源(在本示例性实施例中是正电源VDD和负电源VSS)执行电容器C1和C2的充电和放电。此外,输入级放大器10的转换型开关SWo11和SWo12被连接至接通端子m。这防止异常电流流过作为浮置电流源操作的PMOS晶体管MP15和NMOS晶体管MN15。此外,因为开关SW2和开关SW3被闭合,因此用作输出晶体管的PMOS晶体管MP16和NMOS晶体管MN16都处于截止状态。从而输出级放大器11的输出节点No变成高阻抗,并且运算放大器1实际上与液晶显示面板分离。因为由第一电源和第二电源迅速地执行电容器C1和C2的充电和放电所以输出端子的电压Vo在电荷恢复时段中迅速地上升。
接下来,选通信号STB在时序T2处下降,并且开关SW1被连接至关断端子b并且开关SW2和开关SW3被断开。从而电容器C1和C2被连接在输出级放大器11的输入节点和输出节点。此外,输入级放大器10的转换型开关SWo11和SWo12也被连接至关断端子b。从而运算放大器1执行常规操作。
然后,选通信号STB在时序T3处上升并且在从时序T3到时序T4的时段(是上述的电荷恢复时段)期间停留在高电平。此外,被输入至输入端子Vin+的信号在时序T3处从高电平变成低电平(例如,负电源VSS的电压)。在电荷恢复时段中,开关SW1被连接至接通端子m并且开关SW2和开关SW3被闭合。从而正电源VDD和负电源VSS被施加于电容器C1的两端。因此,根据两端之间的电压差的电荷被充电给电容器C1。另一方面,电容器C2的两端处的电压变成负电源VSS,并且在电容器C2中累积的电荷被放电。通过第一电源和第二电源执行电容器C1和C2的充电和放电。此外,输入级放大器10的转换型开关SWo11和SWo12被连接至接通端子m。这防止异常电流流过作为浮置电流源操作的PMOS晶体管MP15和NMOS晶体管MN15。此外,因为开关SW2和干关SW3被闭合,因此用作输出晶体管的PMOS晶体管MP16和NMOS晶体管MN16都处于截止状态。从而输出级放大器11的输出节点No变成高阻抗,并且运算放大器1实际上与液晶显示面板分离。因为通过第一电源和第二电源迅速地执行电容器C1和C2的充电和放电所以输出端子的电压Vo在电荷恢复时段中迅速地下降。
然后,选通信号STB在时序T4处下降,并且开关SW1被连接至关断端子b并且开关SW2和开关SW3被断开。从而电容器C1和C2被连接在输出级放大器11的输入节点和输出节点之间。此外,输入级放大器10的转换型开关SWo11和SWo12也被连接至关断端子b。从而运算放大器1执行常规操作。
如上所述,在根据示例性实施例的运算放大器1中,在输出电压的转换时段中电容器C1和C2与输出节点分离并且连接至第一电源。然后,基于从第一电源和第二电源输出的电流充电和放电电容器C1和C2,从而与不使用充放电控制电路12的情况相比,使得能够更加迅速地执行电容器C1和C2的充电和放电。在没有使用充放电控制电路12的情况下,通过输入级放大器10的输出电流执行输出电压的转换时段中电容器C1和C2的充电和放电。因此,与使用充放电控制电路12的情况相比,对电容器C1和C2的充电时间较长。具体地,在根据示例性实施例的运算放大器1中,在被施加于电容器C1和C2的两端的电压值变化时的时序处,充放电控制电路12切换充电电流电源以将对电容器C1和C2的充电和放电电流提供给具有比输入级放大器10的电流输出能力高的电流输出能力的第一电源,从而使得能够不管电容器C1和C2的电容值和输入级放大器10的电流输出能力而减少对电容器C1和C2的充电和放电时间。从而根据示例性实施例的运算放大器1能够防止由于电容器C1和C2的电容和输入级放大器10的电流输出能力导致的压摆率的减少。此外,根据示例性实施例的运算放大器1允许根据运算放大器1的相位裕量任意地选择电容器C1和C2的电容而不考虑电容值对压摆率的影响。
此外,根据示例性实施例的运算放大器1消除了为了提高压摆率而增加对电容器C1和C2的充电和放电电流的需要。从而能够提高压摆率同时减少运算放大器1中的输入级放大器10的电流消耗。
此外,在运算放大器1中,在电荷恢复时段期间,充放电控制电路12的开关SW2和开关SW3改变要被提供给输入节点侧上的电容器C1和C2的端子的电压,并且输出级放大器11的输出晶体管(PMOS晶体管MP16和NMOS晶体管MN16)被设置为截止状态。从而输出级放大器11的输出节点No变成高阻抗,并且运算放大器1和要由运算放大器1驱动的负载(例如,液晶显示面板)实际上被分离。因此,即使与在液晶显示装置中一样在电荷恢复时段期间必须分离运算放大器1和液晶显示面板,也不需要放置分离输出级放大器11的输出节点No和输出端子Vout之间的开关的负载。分离开关的负载在导电状态下具有微小的电阻,并且该电阻引起运算放大器1的输出阻抗的增加,这导致运算放大器1的电流输出能力的下降。因为根据示例性实施例的运算放大器1消除了使用分离开关的负载的需要,所以能够改进运算放大器1的电流输出能力。
尽管图2示出根据示例性实施例的运算放大器1的电路图,但是运算放大器1不限于上述示例性实施例而是可以进行适当地修改。图6是示出运算放大器(被称为运算放大器1a)的另一个示例的电路图。参考图6,运算放大器1a包括具有不同于输入级放大器10的电路构造的输入级放大器10a。运算放大器1a包括与运算放大器1中相同的输出级放大器11和充放电控制电路12。在输入级放大器10a中,PMOS晶体管MP47、NMOS晶体管NM47以及电流源I43形成浮置电流源。
图7示出电流源I43的电路的示例。参考图7,在电流源I43中,电流源I430、NMOS晶体管MN31、PMOS晶体管MP31以及电压源VI被串行地连接在正电源VDD和负电源VSS之间。电流源I430设置流过电流源I43的电流量。电流源I43进一步包括和NMOS晶体管MN31一起形成电流镜的NMOS晶体管MN32以及和PMOS晶体管MP31一起形成电流镜的PMOS晶体管MP32。NMOS晶体管MN32的漏极用作电流源I43的电流输入端子,并且PMOS晶体管MP32的漏极用作电流源I43的电流输出端子。NMOS晶体管MN32的源极被连接至PMOS晶体管MP32的源极。在该电路构造中,电流源I43能够被连接在不同于正电源VDD和负电源VSS的节点之间。
因为在运算放大器1a中开关SW2和开关SW3没有被直接地连接至输出晶体管的栅极,所以运算放大器1a包括开关SWo43和SWo46,该开关SWo43和SWo46用于在电荷恢复时段期间在将输出晶体管转变为截止状态。具体地,通过用输入级放大器10a代替输入级放大器10并且适当地更改电路使得避免运行缺陷来构造运算放大器1a。因此,也能够在运算放大器1a中提高压摆率并且根据相位裕量设置电容器的电容值。
[第二示例性实施例]
图8是示出根据本发明的第二示例性实施例的运算放大器2的框图。参考图8,通过更改运算放大器1中的开关SW1的连接并且添加电压源VG1作为第一电源来构造运算放大器2。在运算放大器2的开关SW1中,输出节点侧上的电容器C1和C2的端子被连接至公共端子c,并且输出节点No被连接至关断端子b,并且电压源VG1的正电极被连接至接通端子m。电压源VG1的负电极被连接至负电源VSS。
因此,在运算放大器2中,能够根据要由电压源VG1生成的电压值的设置任意地设置在电荷恢复时段期间要施加于输出节点侧上的电容器C1和C2的端子的电压。具体地,在运算放大器2中,能够通过改变要由电压源VG1生成的电压值改变在电荷恢复时段结束时要在电容器C1和C2中积累的电荷量。此外,即使当在被连接至输入端子Vin+的前级中的电路的电流输出能力低时,如果电压源VG1的电流输出能力高那么能够迅速地充电电容器C1和C2。根据第二示例性实施例的充放电控制电路22由开关SW1、开关SW2、开关SW3以及第一电源(电压源VG1)组成。
[第三示例性实施例]
图9是示出根据本发明的第三示例性实施例的运算放大器3的框图。参考图9,通过用转换型开关代替运算放大器1中的第二开关(开关SW2和开关SW3)并且添加电压源VG2和VG3作为第二电源来构造运算放大器3。在运算放大器3的开关SW2中,输入节点侧上的电容器C1的端子被连接至公共端子c,输入节点Ni1被连接至关断端子b,并且电压源VG2的负电极被连接至接通端子m。电压源VG2的正电极被连接至正电源VDD。在运算放大器3的开关SW3中,输入节点侧上的电容器C2的端子被连接至公共端子c,输入节点Ni2被连接至关断端子b,并且电压源VG3的正电极被连接至接通端子m。电压源VG3的负电极被连接至负电源VSS。
因此,在运算放大器3中,能够根据要由电压源VG2和VG3生成的电压值的设置任意地设置在电荷恢复时段期间要被施加给输入节点侧上的电容器C1和C2的端子的电压。具体地,在运算放大器3中,能够通过改变要由电压源VG2和VG3生成的电压值改变在电荷恢复时段结束时要在电容器C1和C2中积累的电荷量。此外,在当在电荷恢复时段期间正电源VDD或者负电源VSS被施加于输出级放大器11的输入节点时发生缺陷的情况下运算放大器3是有效的。例如,通过将电压源VG2的电压值和电压源VG3的电压值设置为输出晶体管的阈值电压,能够在电荷恢复时段前后抑制要被施加于输出晶体管的栅极的电压的波动并从而避免在运算放大器中出现缺陷(例如,异常电流的生成)。根据第三示例性实施例的充放电控制电路32由开关SW1、开关SW2、开关SW3以及第二电源(电压源VG2和电压源VG3)组成。
[第四示例性实施例]
图10是示出根据本发明的第四示例性实施例的运算放大器4的框图。参考图10,通过更改运算放大器1的负反馈连接的连接结构来构造运算放大器4。在运算放大器4中,开关SW1的公共端子c和输入级放大器10的倒相输入端子被连接。如果在此种构造中执行负反馈连接,那么在选通信号STB是低电平的时段(常规操作时段)期间连接结构与运算放大器1的连接结构相同,并且在当选通信号STB是高电平时的时段(电荷恢复时段)期间输入级放大器10的非倒相输入端子和倒相输入端子被短路。因为输入级放大器10使用差分对作为输入结构,所以倒相输入端子和非倒相输入端子一开始被假定为短路。此外,在电荷恢复时段期间输入级放大器10和输出级放大器11没有进行操作。因此,即使在电荷恢复时段期间输入级放大器10的非倒相输入端子和倒相输入端子短路也不没有问题。此外,在常规操作时段期间连接结构与运算放大器1的连接结构相同。因此,运算放大器4是示出运算放大器1的另一个连接结构的示例,并从而能够就像运算放大器1一样提高压摆率。
[第五示例性实施例]
图11是示出根据本发明的第五示例性实施例的运算放大器5的框图。参考图11,第五示例性实施例包括具有一个输入节点的结构中的输出级放大器21。此外,运算放大器5的充放电控制电路52根据输出级放大器21的输入和输出结构包括电容器C1、第一开关(例如,开关SW1)以及第二开关(例如,开关SW2)。电容器C1被连接在输出级放大器21的输入节点Ni和输出节点No之间。开关SW1是转换型开关,其中公共端子c被连接至输出节点侧上的电容器C1的端子,关断端子b被连接至输出节点No,并且接通端子m被连接至输入端子Vin+。开关SW2是接通型开关并且被连接在输入节点Ni和负电源VSS之间。
在运算放大器5中,在当选通信号STB是低电平时的时段(常规操作时段)期间开关SW1的公共端子c和关断端子b具有导通性并且开关SW2被断开。从而运算放大器5执行常规操作作为常规操作时段期间的放大器。另一方面,在当选通信号STB是高电平时的时段(电荷恢复时段)期间开关SW1的公共端子c和接通端子m具有导通性并且开关SW2被闭合。从而通过从被连接至输入端子Vin+的前级中的电路输出的电流执行电容器C1的充电和放电。
因为输出级放大器21具有带有一个输入和一个输出的结构,所以在电荷恢复时段期间输出级放大器21的输出节点No没有变为高阻抗。在这样的情况下,优选地连接输出节点No和输出端子Vout之间的第三开关(例如,输出断开开关SW_out)。在电荷恢复时段期间断开输出断开开关SW_out,从而输出节点No与输出端子Vout分离,并且输出端子Vout变成高阻抗。
运算放大器5的示例示出,即使输出级放大器具有任何的输入/输出结构,根据输出级放大器的构造适当地更改形成充放电控制电路的开关和电容器都是可行的。因此,运算放大器5就像根据第一示例性实施例的运算放大器1一样也实现压摆率的提高。
在运算放大器5中,也可以应用从运算放大器1到运算放大器4的更改示例。在此种情况下的运算放大器被称为运算放大器5a,并且图12示出运算放大器5a的框图。
[第六示例性实施例]
图13是根据本发明的第六示例性实施例的运算放大器6的框图。参考图13,在运算放大器6中,第三开关(例如,输出断开开关SW_out)被连接在运算放大器1的输出节点No和输出端子Vout之间。如果输出没有被输入级放大器10和输出级放大器11的电路结构在电荷恢复时段期间变成高阻抗,那么能够通过在运算放大器1的输出节点No和输出端子Vout之间连接输出断开开关SW_out允许在电荷恢复时段期间输出变成高阻抗。
本发明不限于上述示例性实施例,并且在不脱离本发明的范围的情况下可以进行各种变化和修改。例如,控制信号不限于选通信号,并且可以根据运算放大器的使用使用适合的控制信号。
本领域的技术人员能够根据需要组合第一至第六示例性实施例。
虽然已经按照若干示例性实施例描述了本发明,但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践,并且本发明并不限于上述的示例。
此外,权利要求的范围不受到上述的示例性实施例的限制。
此外,应当注意的是,申请人意在涵盖所有权利要求要素的等同形式,即使在后期的审查过程中对权利要求进行过修改亦是如此。
Claims (17)
1.一种运算放大器,包括:
输入级放大器,所述输入级放大器接收输入信号;
输出级放大器,所述输出级放大器对从所述输入级放大器输出的信号进行放大并且输出该信号;
电容器,所述电容器连接在所述输出级放大器的输入节点和输出节点之间;以及;
充放电控制电路,所述充放电控制电路控制所述电容器的充电和放电电流。
2.根据权利要求1所述的运算放大器,其中,
所述充放电控制电路包括第一开关和第二开关,所述第一开关具有与所述电容器的一端相连接的公共端子、与所述输出级放大器的输出节点相连接的关断端子以及与第一电源相连接的接通端子,所述第二开关具有与所述电容器的另一端相连接的第一端子和与第二电源相连接的第二端子,并且,
在当所述输出级放大器的输出电压进行转换时的状态转换模式下,所述第一开关的所述公共端子和所述接通端子具有导通性,并且所述第二开关的所述第一端子和所述第二端子具有导通性。
3.根据权利要求2所述的运算放大器,其中,
所述第一电源是连接在所述输入级放大器的前级中的并且输出所述输入信号的电路。
4.根据权利要求2所述的运算放大器,其中,
所述第一电源是输出规定的电压值的第一电压源。
5.根据权利要求2所述的运算放大器,其中,
所述第二电源是对所述输入级放大器和所述输出级放大器中的至少一个提供运行电力的电源。
6.根据权利要求2所述的运算放大器,其中,
所述第二电源是第二电压源,该第二电压源生成与用于对所述输入级放大器和所述输出级放大器中的至少一个提供运行电力的电源的电压相比而具有规定电压差的电压。
7.根据权利要求1所述的运算放大器,其中,
所述输入级放大器是差分放大器,并且所述输入级放大器的倒相输入端子连接至所述输出级放大器的输出节点。
8.根据权利要求1所述的运算放大器,其中,
所述输入级放大器是差分放大器,并且所述输入级放大器的倒相输入端子连接至所述输出级放大器的输出节点侧上的所述电容器的端子。
9.根据权利要求1所述的运算放大器,其中,
所述第一开关和所述第二开关根据控制信号而改变导通性。
10.根据权利要求9所述的运算放大器,其中,
所述控制信号是用于液晶显示装置中的选通信号。
11.根据权利要求1所述的运算放大器,其中,
第三开关连接在所述输出级放大器的输出节点和输出端子之间,并且该第三开关改变所述输出节点和所述输出端子之间的导通性。
12.根据权利要求1所述的运算放大器,其中,
所述输入级放大器输出彼此同相的第一信号和第二信号,所述输出级放大器包括用于接收所述第一信号的第一输入节点和用于接收所述第二信号的第二输入节点,第一电容器连接在所述第一输入节点和所述输出节点之间,并且第二电容器连接在所述第二输入节点和所述输出节点之间,
所述充放电控制电路包括第一开关、第二开关和第三开关,所述第一开关具有与所述第一电容器和所述第二电容器的一端相连接的公共端子、与所述输出级放大器的输出节点相连接的关断端子以及与第一电源相连接的接通端子,所述第二开关具有与所述第一电容器的另一端相连接的第一端子和与正电源相连接的第二端子,所述第三开关具有与所述第二电容器的另一端相连接的第一端子和与负电源相连接的第二端子,并且
在当所述输出级放大器的输出电压进行转换时的状态转换模式下,所述第一开关的所述公共端子和所述接通端子具有导通性,所述第二开关的所述第一端子和所述第二开关的所述第二端子具有导通性,所述第三开关的所述第一端子和所述第三开关的所述第二端子具有导通性,并且所述输出级放大器的所述输出节点变成高阻抗。
13.根据权利要求12所述的运算放大器,其中,
所述正电源和所述负电源是对所述输入级放大器和所述输出级放大器中的至少一个提供运行电力的电源。
14.根据权利要求12所述的运算放大器,其中,
所述正电源和所述负电源分别是第二电源和第三电源,该第二电源和第三电源生成与用于对所述输入级放大器和所述输出级放大器中的至少一个提供运行电力的电源的电压相比而具有规定电压差的电压。
15.根据权利要求12所述的运算放大器,其中,
所述第一开关、所述第二开关以及所述第三开关根据控制信号而改变导通性。
16.根据权利要求15所述的运算放大器,其中,
所述控制信号是用于液晶显示装置中的选通信号。
17.根据权利要求1所述的运算放大器,其中,
所述运算放大器是液晶显示装置中的源极驱动器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182326 | 2008-07-14 | ||
JP2008182326A JP2010021911A (ja) | 2008-07-14 | 2008-07-14 | 演算増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101630943A true CN101630943A (zh) | 2010-01-20 |
Family
ID=41504627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910152298A Pending CN101630943A (zh) | 2008-07-14 | 2009-07-14 | 运算放大器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100007420A1 (zh) |
JP (1) | JP2010021911A (zh) |
CN (1) | CN101630943A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429603A (zh) * | 2014-09-12 | 2016-03-23 | Ess技术有限公司 | 两差分放大器构造 |
CN106546800A (zh) * | 2017-01-25 | 2017-03-29 | 北京鸿智电通科技有限公司 | 一种应用于快充电源的充/放电电流检测电路 |
CN108768327A (zh) * | 2018-05-30 | 2018-11-06 | 湖南国科微电子股份有限公司 | 运算放大器 |
WO2022127023A1 (zh) * | 2020-12-14 | 2022-06-23 | 北京奕斯伟计算技术有限公司 | 压摆率增强电路、源极驱动芯片和显示装置 |
US11462142B2 (en) | 2020-12-14 | 2022-10-04 | Beijing Eswin Computing Technology Co., Ltd. | Slew rate boosting circuit, source driver chip and display device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI411225B (zh) * | 2010-05-28 | 2013-10-01 | Himax Analogic Inc | 發光二極體電路及其誤差放大器 |
CN102611399B (zh) * | 2011-01-25 | 2014-12-31 | 联咏科技股份有限公司 | 运算放大器装置 |
JP5942552B2 (ja) * | 2011-06-17 | 2016-06-29 | 三菱電機株式会社 | 信号処理装置 |
WO2015035611A1 (zh) * | 2013-09-13 | 2015-03-19 | 华为技术有限公司 | 一种发送反馈信息的方法、设备和*** |
KR101937676B1 (ko) * | 2014-01-13 | 2019-01-14 | 삼성전자주식회사 | 생체 신호 증폭 회로 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311145A (en) * | 1993-03-25 | 1994-05-10 | North American Philips Corporation | Combination driver-summing circuit for rail-to-rail differential amplifier |
JP3228411B2 (ja) * | 1998-03-16 | 2001-11-12 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
JP3561196B2 (ja) * | 1999-12-17 | 2004-09-02 | 東光株式会社 | 半導体集積回路 |
JP4663465B2 (ja) * | 2004-09-24 | 2011-04-06 | 三星電子株式会社 | スルーレートの改善のための差動増幅器回路及び方法 |
WO2006103977A1 (ja) * | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | ディスプレイ駆動回路 |
JP4939096B2 (ja) * | 2006-04-04 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 増幅器及びこれを用いた駆動回路 |
-
2008
- 2008-07-14 JP JP2008182326A patent/JP2010021911A/ja active Pending
-
2009
- 2009-06-15 US US12/457,554 patent/US20100007420A1/en not_active Abandoned
- 2009-07-14 CN CN200910152298A patent/CN101630943A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429603A (zh) * | 2014-09-12 | 2016-03-23 | Ess技术有限公司 | 两差分放大器构造 |
CN106546800A (zh) * | 2017-01-25 | 2017-03-29 | 北京鸿智电通科技有限公司 | 一种应用于快充电源的充/放电电流检测电路 |
CN106546800B (zh) * | 2017-01-25 | 2019-06-18 | 北京鸿智电通科技有限公司 | 一种应用于快充电源的充/放电电流检测电路 |
CN108768327A (zh) * | 2018-05-30 | 2018-11-06 | 湖南国科微电子股份有限公司 | 运算放大器 |
WO2022127023A1 (zh) * | 2020-12-14 | 2022-06-23 | 北京奕斯伟计算技术有限公司 | 压摆率增强电路、源极驱动芯片和显示装置 |
US11462142B2 (en) | 2020-12-14 | 2022-10-04 | Beijing Eswin Computing Technology Co., Ltd. | Slew rate boosting circuit, source driver chip and display device |
Also Published As
Publication number | Publication date |
---|---|
JP2010021911A (ja) | 2010-01-28 |
US20100007420A1 (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101630943A (zh) | 运算放大器 | |
CN102204097B (zh) | 比较器以及模数转换器 | |
CN104423410B (zh) | 信号发生电路和温度传感器 | |
CN101645693A (zh) | Ab类放大器电路和显示装置 | |
CN102594130B (zh) | 一种输出恒定差值电压的方法和电荷泵电路 | |
CN101483412A (zh) | 运算放大器、驱动电路以及用于驱动液晶显示装置的方法 | |
JP3493575B2 (ja) | 半導体装置、チャージポンプ回路およびpll回路 | |
CN100459418C (zh) | 宽电压工作范围的低电压差动放大器及其操作方法 | |
CN205385473U (zh) | 一种延迟模块和多路环形振荡器 | |
CN101414790A (zh) | Dc/dc转换器 | |
US8884662B2 (en) | Method for charge sharing/reuse of electronic circuits | |
CN104868880B (zh) | 时钟信号发生电路 | |
CN101185239B (zh) | 信号转换电路 | |
CN103354443A (zh) | 应用于高速全差分运算放大器的连续时间共模反馈电路 | |
TW201709672A (zh) | 斜率控制電路 | |
US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
US9660643B2 (en) | Method and apparatus to improve power device reliability | |
CN104935280A (zh) | 运算放大器及其驱动电路 | |
CN107317568A (zh) | 消除比较器失调电压的振荡器 | |
CN101542905B (zh) | 反相器电路 | |
CN1679236B (zh) | 半导体装置 | |
US8159303B2 (en) | Operational amplifier | |
CN100476677C (zh) | 电源装置及具备其的电子设备 | |
EP0654903B1 (en) | Driver circuits | |
US7292075B2 (en) | Rail-to-rail pad driver with load independent rise and fall times |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100120 |