CN101630668B - 化合物半导体元件及光电元件的封装结构及其制造方法 - Google Patents

化合物半导体元件及光电元件的封装结构及其制造方法 Download PDF

Info

Publication number
CN101630668B
CN101630668B CN200810133910.1A CN200810133910A CN101630668B CN 101630668 B CN101630668 B CN 101630668B CN 200810133910 A CN200810133910 A CN 200810133910A CN 101630668 B CN101630668 B CN 101630668B
Authority
CN
China
Prior art keywords
conductive layer
film layer
transparent adhesive
grain
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810133910.1A
Other languages
English (en)
Other versions
CN101630668A (zh
Inventor
陈滨全
张超雄
林昇柏
陈隆欣
曾文良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuzhou Bochuang Construction Development Group Co ltd
Original Assignee
Zhanjing Technology Shenzhen Co Ltd
Advanced Optoelectronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhanjing Technology Shenzhen Co Ltd, Advanced Optoelectronic Technology Inc filed Critical Zhanjing Technology Shenzhen Co Ltd
Priority to CN200810133910.1A priority Critical patent/CN101630668B/zh
Publication of CN101630668A publication Critical patent/CN101630668A/zh
Application granted granted Critical
Publication of CN101630668B publication Critical patent/CN101630668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明公开一种化合物半导体元件及光电元件的封装结构及其制造方法，该封装结构包含具有图案的导电膜层、晶粒、至少一个金属导线或是金属凸块、及透明封胶材料。该晶粒固定于该导电膜层的第一表面上，并通过该金属导线或是金属凸块，与该导电膜层电性连接。该透明封胶材料覆盖于该导电膜层的第一表面及该晶粒上，该导电膜层的第二表面露出于该透明封胶材料，其中该第二表面是相对于该第一表面而言。利用本发明不需要印刷电路板介于晶粒及外部电极间传递电气信号，因此可改善散热不佳的问题。

Description

化合物半导体元件及光电元件的封装结构及其制造方法
技术领域
本发明涉及一种化合物半导体元件的封装结构及其制造方法，尤其涉及一种光电半导体元件的薄型封装结构及其制造方法
背景技术
由于光电元件中发光二极管(light emitting diode；LED)有体积小、发光效率高及寿命长等优点，因此被认为是未来时代绿色节能照明的最佳光源。另外液晶显示器的快速发展及全彩荧幕的流行趋势，使白光发光二极管除了应用于指示灯及大型显示屏等用途外，还切入广大的消费性电子产品，例如：手机及个人数码助理(PDA)。
图1是公知表面安装(SMD)元件的发光二极管元件的剖面示意图。发光二极管晶粒12是通过固晶胶11固定在绝缘层13c上N型导电铜箔13b的表面，并通过金属导线15与P型导电铜箔13a和N型导电铜箔13b电性相连，其中P型导电铜箔13a、N型导电铜箔13b及绝缘层13c构成具有电路的衬底13。另外，透明封胶材料14覆盖在衬底13、金属导线15及晶粒12上，可以保护整个发光二极管元件10不受环境及外力的破坏。
发光二极管元件10使用一般印刷电路板作为衬底13，因此其整体厚度因受限于衬底13中绝缘层13c厚度而无法更薄。然而消费性电子产品趋向于轻、薄、短、小的外观，因此其内部的各元件或外部壳体都需要小型化。另一方面，绝缘层13c多是散热性较差的树脂材料制成，因此不利于高功率发光化合物半导体元件作为传导热量的散热途径。
综上所述，市场上极需要一种薄型光电化合物半导体元件，除了元件的厚度要更薄而能节省所占空间，并且还要改善散热不佳的问题，将更有利应用于高功率元件的制作。
发明内容
本发明提供一种化合物半导体元件的封装结构及其制造方法，该半导体元件将外部电极或接点直接露出于封胶材料，而不需要印刷电路板介于晶粒及外部电极间传递电气信号，因此可改善散热不佳的问题。
本发明提供一种超薄型半导体元件的封装结构及其制造方法，由于使用薄型衬底，元件的厚度可以更薄而能节省所占空间。
为达上述目的，本发明公开一种化合物半导体元件的封装结构，其包含具有图案的导电膜层、晶粒及透明封胶材料。该晶粒固定在该导电膜层的第一表面上。该透明封胶材料覆盖在该导电膜层第一表面及该晶粒上，该导电膜层的第二表面露出于该透明封胶材料，其中该第二表面是相对于该第一表面而言。
该晶粒通过至少一个金属导线与该导电膜层电性连接，或者通过多个凸块与该导电膜层电性连接。
该导电膜层的第二表面露出于该透明封胶材料，其材料是银、镍、铜、锡、铝或前述金属的合金，或铟锡氧化物、铟锌氧化物、铟镓氧化物或铟钨氧化物。
该导电膜层包含N型电极及P型电极。
该透明封胶材料中还混合荧光体。
该晶粒通过固晶胶或共晶接合而固定在该导电膜层的第一表面。
本发明还公开一种化合物半导体元件封装结构的制造方法，包含下列步骤：提供暂用衬底；在该暂用衬底表面形成具图案的导电膜层，其中该导电膜层包含第一表面及相对于该第一表面的第二表面；固定晶粒于该导电膜层的第一表面上；覆盖一透明封胶材料于该导电膜层的第一表面及该晶粒上；以及移除该暂用衬底。
本发明还包含利用焊线技术并通过多个金属导线使该晶粒与该导电膜层电性连接的步骤。
还包含利用倒装芯片技术并通过多个凸块使该晶粒与该导电膜层电性连接的步骤。
该导电膜层以印刷、网印、电铸、化镀或溅镀而形成于该暂用基板。
该暂用衬底通过弯折、分离、蚀刻、激光切割或研磨的方式而移除。
在化合物半导体元件封装结构的制造方法中，该导电膜层的第二表面露出于该透明封胶材料。
在化合物半导体元件封装结构的制造方法中，该导电膜层的材料是银、镍、铜、锡、铝或前述金属的合金。
在化合物半导体元件封装结构的制造方法中，该导电膜层的材料是铟锡氧化物、铟锌氧化物、铟镓氧化物或铟钨氧化物。
在化合物光电元件的封装结构的制造方法中，还包含在透明封胶材料外包覆反射层。
本发明还公开一种化合物半导体元件的封装结构，其包含薄型衬底、晶粒及透明封胶材料。该薄型衬底包含上导电膜层、具有多个开口的绝缘膜层及下导电膜层，其中该绝缘膜层夹设在该上导电膜层及该下导电膜层之间。该晶粒固定于该上导电膜层，且该透明封胶材料覆盖于该上导电膜层及该晶粒。
该上导电膜层及该下导电膜层分别包括N型电极及P型电极，该上导电膜层的N型电极及该下导电膜层的N型电极通过该多个开口而接触，又该上导电膜层的P型电极及该下导电膜层的P型电极通过该多个开口而接触。
在化合物半导体元件的封装结构中，该绝缘膜层的厚度为0.01mm～0.1mm。
该绝缘膜层的厚度较佳地为0.01mm～0.1mm，其材料为聚亚酰胺、聚乙烯(PV)、聚碳酸酯(PC)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、压克力。
在化合物半导体元件的封装结构中，还包含至少一个金属导线，该金属导线电性连接该晶粒与该上导电膜层。
在化合物半导体元件的封装结构中，还包含多个凸块，该多个凸块电性连接该晶粒与该上导电膜层。
在化合物半导体元件的封装结构中，还包含在透明封胶材料外包覆反射层。
本发明还公开一种化合物半导体元件封装结构的制造方法，包含下列步骤：先提供具有多个开口的绝缘膜层；分别形成上导电膜层和下导电膜层于该绝缘膜层的两个表面，其中该上导电膜层和该下导电膜层通过该多个开口而相互接触；固定晶粒于该上导电膜层；以覆盖透明封胶材料于该上导电膜层及该晶粒上。
本发明还包含形成该绝缘膜层于板材上以及于该绝缘膜层上形成该多个开口的两步骤。
该绝缘膜层通过涂布、浸润或溶胶凝胶的方式于该板材上成型一个薄膜。
该多个开口利用机械钻孔、激光钻孔或电浆蚀刻形成于该绝缘膜层。
该上导电膜层和该下导电膜层通过电镀、印刷或铜箔压合的方式而形成于该绝缘膜层的表面。
在化合物半导体元件封装结构的制造方法中，该上导电膜层及该下导电膜层分别包括N型电极及P型电极，该上导电膜层的N型电极及该下导电膜层的N型电极通过该多个开口而接触，又该上导电膜层的P型电极及该下导电膜层的P型电极通过该多个开口而接触。
在化合物半导体元件封装结构的制造方法中，其还包含利用焊线技术并通过多个金属导线使该晶粒与该上导电膜层电性连接的步骤。
在化合物半导体元件封装结构的制造方法中，其还包括利用倒装芯片技术并通过多个凸块使该晶粒与该上导电膜层电性连接的步骤。
在化合物半导体元件的封装结构的制造方法中，还包含在透明封胶材料外包覆反射层。
本发明还公开一种化合物半导体元件的封装结构，其包含薄型基板，具有第一电极与第二电极；化合物半导体晶粒，位于该薄型基板上；将该半导体晶粒固接于该薄型基板的方法；以及透明胶材包覆该半导体晶粒。
该薄型基板可为具有图案的导电薄膜或是复合基板，且该复合基板包含具有图案的第一导电层、具有多个透孔的绝缘薄膜以及具有图案的第二导电层。
该半导体晶粒可为发光二极体晶粒、激光二极管或光感测晶粒。
该将该半导体晶粒固接于该薄膜型基板的方法包含以打线接合或是倒装芯片接合方式将该半导体晶粒电性连接到该薄膜型基板。该半导体晶粒在打线接合时可以用固晶胶或是以共晶接合方式固定于该薄膜型基板。
还包含光转换材料混合在该透明胶材内，其中该光转换材料可为荧光粉，且该透明胶材可为环氧树脂(epoxy)或是硅氧烷(silicone)。
还包含在透明封胶材料外包覆反射层。
本发明还揭示种化合物半导体元件封装结构的制造方法，包含下列步骤：提供薄膜型基板，其具有第一电极以及第二电极；将半导体晶粒固接于该薄膜型基板上，使得该半导体晶粒的正极电性连接到该第一电极，而该半导体晶粒的负极电性连接到该第二电极；以及将透明胶材包覆该半导体晶粒。
该具有图案的导电薄膜在暂用基板上形成具有图案的导电薄膜，并且在该透明胶材包覆该半导体晶粒之后移除该暂用基板。
该导电膜层以印刷、网印、电铸、化镀或溅镀而形成于该暂用基板，而该暂用基板通过弯折、分离、蚀刻、激光切割或研磨的方式而移除。
该复合基板包含第一具有图案的导电层、具有多个透孔的绝缘薄膜以及第二具有图案的导电层。
上述复合基板形成方法包含：提供该具有多个透孔的绝缘薄膜；将该具有图案的第一导电层与该具有图案的第二导电层施加于该具有多个透孔的绝缘薄膜的相对两面，使得该具有图案的第一导电层与该具有图案的第二导电层之间通过该多个透孔电性连接。
在化合物半导体元件封装结构的制造方法中，该半导体晶粒可为发光二极管晶粒、激光二极管或是光感测晶粒。
在半导体元件封装结构的制造方法中，该将该半导体晶粒固接于该薄膜型衬底的步骤包含以打线接合或是倒装芯片接合方式将该半导体晶粒电性连接到该薄膜型衬底。
在半导体元件封装结构的制造方法中，该半导体晶粒在打线接合时可以用固晶胶或是以共晶接合方式固定于该薄膜型衬底。
在半导体元件封装结构的制造方法中，还包含光转换材料混合在该透明胶材内，其中该光转换材料可为荧光粉。
在半导体元件封装结构的制造方法中，该透明胶材可为环氧树脂或是硅氧烷。
在半导体元件封装结构的制造方法中，还包含在该透明封胶材料外包覆反射层。
附图说明
图1是公知表面安装(SMD)类型的发光二极管元件的剖面示意图；
图2(a)～图2(f)是本发明化合物半导体元件封装结构的制造方法的步骤示意图；
图3(a)及图3(b)是本发明另两个实施例的化合物半导体元件封装结构的剖视图及上视图；
图4本发明超薄型衬底的各层分解图；
图5本发明超薄型衬底的剖视图；
图6(a)～图6(b)是本发明另两个实施例的化合物半导体元件封装结构的剖视图；以及
图7是本发明另一个实施例的化合物半导体元件封装结构的上视图。
其中，附图标记说明如下：
10发光二极管元件            11介电材料层
12晶粒                      13衬底
13aP型导电铜箔              13bN型导电铜箔
13c绝缘层                   14透明封胶材料
15金属导线                  20化合物半导体元件
21衬底                      22导电膜层
23晶粒                      24固晶胶
25金属导线                  26透明封胶材料
27荧光体                    28反光层
30化合物半导体元件          32导电膜层
33晶粒                      35、75凸块
36透明封胶材料              38反光层
40衬底                      41上导电膜层
42绝缘膜层                  43下导电膜层
20′、30′、60、60′、70化合物半导体元件
63、63′、73晶粒            64固晶胶
65、65′金属导线            66透明封胶材料
67荧光体                    211第一表面
212第二表面                 221N型电极
222P型电极                  223第一表面
224第二表面                 321N型电极
322P型电极                  323第一表面
324第二表面                 411P型电极
412N型电极                  421薄膜
422开口                     431P型电极
432N型电极
具体实施方式
图2(a)～2(e)是本发明化合物半导体元件封装结构的制造方法的步骤示意图。如图2(a)所示，暂用衬底21具有第一表面211与第二表面212，在图中第一表面211是上表面，而第二表面212是下表面。暂用衬底21可以由金属材料、陶瓷材料或高分子材料所制成，其第一表面211上有以印刷(printing)、网印(screening)、电铸(electroform)、化镀(无电解电镀)或溅镀(sputter)形成一具图案的导电膜层22。导电膜层22可以是银、镍、铜、锡、铝或前述金属材料的合金，或者是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)及铟钨氧化物(IWO)等透明导电材料，并包括N型电极221及P型电极222，或更多独立区域的接点图案。
如图2(b)～2(c)所示，通过固晶胶24将一化合物半导体晶粒23固定在N型电极221上，再利用焊线或是称为打线接合(wire-bonding)技术并以金属导线25完成晶粒23、N型电极221及P型电极222间的电性连接。也可通过共晶接合(eutectic bonding)将晶粒23固定在N型电极221上，从而取代固晶胶24的使用。接着覆盖透明封胶材料26在晶粒23、N型电极221、P型电极222及金属导线25上，例如：环氧树脂(epoxy)或硅胶(silicone；又称硅氧烷)，该透明封胶材料26可混入荧光体27，借此可以被激发而产生二次光线，并和晶粒23产生的一次光线混合而形成白光或是其他种多波长的电磁辐射。混入的荧光体27的材料可为钇铝石榴石(YAG)，铽铝石榴石(TAG)，硅酸盐族系(silicate)，氮化物为主(nitride-based)等不同的荧光体。透明封胶材料26可以通过转移成型(transfer-molding)或是注入成型(inject-molding)等方式覆盖在晶粒23上。
当该透明封胶材料26硬化后，可以通过弯折、分离、蚀刻、激光切割或研磨将衬底21移除，以致导电膜层22的第二表面224在透明封胶材料26露出，至此化合物半导体元件20的封装结构便已完成，如图2(e)所示。且导电膜层22的第二表面224相对于第一表面223，该第一表面223仍被透明封胶材料26所覆盖。
为使半导体晶粒23可集中从透明封胶材料26的上表面射出，可在透明封胶材料26四周披覆反光层28，如图2(f)所示。化合物半导体元件20′中晶粒23发出的光线会被反光层28反射而导向该晶粒23电路表面的上方，然后穿透出透明封胶材料26而射出到外部。反光层28的材料可为不透明的胶材包含高反射系数的材料，例如二氧化钛。
由N型电极221及P型电极222的第二表面224露出透明封胶材料26外，因此可以作为表面安装的外部接点。另一方面，晶粒23产生的热量直接通过很薄且导热好的导电膜层22，因此可增加封装结构的散热效率。相比较于公知技术，本发明化合物半导体元件20不需要整个印刷电路板当成封装结构的一部份，所以厚度可以降到0.2mm～0.15mm。在本实施例中，晶粒23可为发光二极管，激光二极管，或是光电池(photocell)。
图3(a)是本发明另一实施例的化合物半导体元件封装结构的剖视图。化合物半导体元件30包含具有图案的导电膜层32、晶粒33及透明封胶材料36。该晶粒33倒装芯片固定于导电膜层32的第一表面323上，并通过多个凸块35分别和N型电极321及P型电极322电性相连。透明封胶材料36覆盖在导电膜层32的第一表面323及晶粒33上，且导电膜层32的第二表面324露出于透明封胶材料36。
为使晶粒33可集中自透明封胶材料36的上表面射出，可在透明封胶材料36的四周披覆反光层38，如图3(b)所示。化合物半导体元件30′中晶粒33发出的光线会被反光层38反射而导向该晶粒33电路表面的上方，然后穿透出透明封胶材料36而射出到外部。在本实施例中，晶粒33可为发光二极管，激光二极管，或是光电池(photocell)。
图4是本发明超薄型衬底的各层分解图，及图5是本发明超薄型衬底的剖视图。超薄型衬底40包含上导电膜层41、绝缘膜层42及下导电膜层43，上导电膜层41的N型电极412会通过绝缘膜层42上多个开口422和下导电膜层43的N型电极432接触，如图5所示。相同地，上导电膜层41的P型电极411也会通过绝缘膜层42上多个开口422和下导电膜层43的P型电极431接触。由于绝缘膜层42的厚度约0.01～0.1mm，因此上导电膜层41和下导电膜层43很容易通过开口422而相互接触。绝缘膜层42可以是一聚亚酰胺、聚乙烯(PV)、聚碳酸酯(PC)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、压克力制成的薄膜421，该聚亚酰胺材料先通过涂布、浸润(dipping)或溶胶凝胶的方式在板材上成型为薄膜421，再利用机械钻孔、激光钻孔或电浆蚀刻将直径约0.1mm的开口42形成在薄膜421上。上导电膜层41和下导电膜层43通过电镀、印刷或铜箔压合而形成。另外，上导电膜层41和下导电膜层43通过多个开口422可以很容易将热相互传递。
图6(a)～6(b)是本发明另两实施例的化合物半导体元件封装结构的剖视图。化合物半导体元件60包含衬底40、晶粒63、金属导线65及透明封胶材料66。该晶粒63通过导电性佳的固晶胶64或是利用共晶制程固定在衬底40表面，其背面就是N型基材而能经由固晶胶64与N型电极412电性相连。另外，如图6(b)所示，化合物半导体元件60′中晶粒63′的基材为非导体的材料，例如：蓝宝石基材，因此需要两个金属导线65′分别连接晶粒63′及N型电极412与P型电极411。该透明封胶材料66可混入荧光体67，藉此可以被激发而产生二次光线，并和晶粒63′产生的一次光线混合而形成白光或是其他种多波长的电磁辐射。混入的荧光体67的材料可为钇铝石榴石(YAG)，铽铝石榴石(TAG)，硅酸盐族系(silicate)，氮化物为主(nitride-based)等不同的荧光体。在本实施例中，晶粒63可为发光二极管，激光二极管，或是光电池(photocell)。透明封胶材料66可以通过转移成型(transfer-molding)或是注入成型(inject-molding)等方式覆盖在晶粒63上。
图7是本发明另一实施例的化合物半导体元件封装结构的剖视图。化合物半导体元件70包含衬底40、晶粒73及透明封胶材料66。该晶粒33是倒装芯片固定在衬底40上，并通过多个凸块75分别和N型电极412与P型电极411电性相连。在本实施例中，晶粒73可为发光二极管，激光二极管，或是光电池(photocell)。在图6与图7的两个实施例中，都可以使用反射层增加出光的亮度。
本发明的技术内容及技术特点已公开如上，然而本领域一般技术人员仍可能基于本发明的提示及公开而作种种不背离本发明精神的替换及修改。因此，本发明的保护范围应不限于实施例所公开的范围，而应包括各种不背离本发明的替换及修改，并为所述的权利要求所涵盖。

Claims (9)

1.一种化合物半导体元件的封装结构，包含：
薄型衬底，包括具有图案的第一导电层、具有多个透孔的绝缘薄膜以及具有图案的第二导电层，所述第一导电层具有第一电极与第二电极，所述第一导电层与第二导电层施加于绝缘薄膜的相对两面，通过压合使第一导电层与第二导电层通过所述绝缘薄膜的多个透孔电性连接；
化合物半导体晶粒，位于该薄型衬底上；
将该半导体晶粒固接于该薄型衬底；以及
透明胶材，包覆该半导体晶粒。
2.根据权利要求1所述的化合物半导体元件的封装结构，其中该半导体晶粒为发光二极管晶粒、激光二极管或光感测晶粒。
3.根据权利要求1所述的化合物半导体元件的封装结构，还包含光转换材料混合在该透明胶材内，其中该光转换材料为荧光粉，其中该透明胶材为环氧树脂或是硅氧烷。
4.根据权利要求1所述的化合物半导体元件的封装结构，还包含在透明封胶材料外包覆反射层。
5.一种化合物光电元件封装结构的制造方法，其步骤包含：
提供薄型衬底，其包括具有图案的第一导电层、具有多个透孔的绝缘薄膜以及具有图案的第二导电层，所述第一导电层具有第一电极以及第二电极，所述第一导电层与第二导电层施加于绝缘薄膜的相对两面，通过压合使第一导电层与第二导电层通过所述绝缘薄膜的多个透孔电性连接；
将半导体晶粒固接于该薄型衬底上，使得该半导体晶粒的正极电性连接到该第一电极，而该半导体晶粒的负极电性连接到该第二电极；以及
将透明胶材包覆该半导体晶粒。
6.根据权利要求5所述的化合物光电元件封装结构的制造方法，其中该半导体晶粒为发光二极管晶粒、激光二极管或是光感测晶粒。
7.根据权利要求5所述的化合物光电元件封装结构的制造方法，其中该将该半导体晶粒固接于该薄型衬底的步骤包含以打线接合或是倒装芯片接合方式将该半导体晶粒电性连接到该薄型衬底，其中该半导体晶粒在打线接合时用固晶胶或是共晶接合方式固定于该薄型衬底。
8.根据权利要求5或7所述的化合物光电元件封装结构的制造方法，还包含光转换材料混合在该透明胶材内，其中该光转换材料可为荧光粉，其中该透明胶材为环氧树脂或是硅氧烷。
9.根据权利要求5或7所述的化合物光电元件封装结构的制造方法，还包含在该透明封胶材料外包覆反射层。
CN200810133910.1A 2008-07-15 2008-07-15 化合物半导体元件及光电元件的封装结构及其制造方法 Active CN101630668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810133910.1A CN101630668B (zh) 2008-07-15 2008-07-15 化合物半导体元件及光电元件的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810133910.1A CN101630668B (zh) 2008-07-15 2008-07-15 化合物半导体元件及光电元件的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101630668A CN101630668A (zh) 2010-01-20
CN101630668B true CN101630668B (zh) 2011-09-28

Family

ID=41575709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810133910.1A Active CN101630668B (zh) 2008-07-15 2008-07-15 化合物半导体元件及光电元件的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101630668B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824929A (zh) * 2014-03-24 2014-05-28 武汉和光照明科技有限公司 制作透光性基板的配方、透光性基板、led发光模块及灯

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332522A (zh) * 2010-07-15 2012-01-25 展晶科技(深圳)有限公司 发光二极管封装结构及封装方法
CN102339925B (zh) * 2010-07-22 2015-11-18 赛恩倍吉科技顾问（深圳）有限公司 发光元件封装方法
TWI449138B (zh) * 2011-01-19 2014-08-11 Subtron Technology Co Ltd 封裝載板
CN102931162A (zh) * 2011-08-10 2013-02-13 群丰科技股份有限公司 封装结构及其制作方法
CN102832321A (zh) * 2012-08-29 2012-12-19 苏州金科信汇光电科技有限公司 贴片式雷射封装结构
CN104362510A (zh) * 2014-11-10 2015-02-18 李德龙 基于光学灌封工艺的vcsel阵列封装结构及其高功率vcsel激光器
PT3219360T (pt) 2014-11-10 2020-07-13 Sanhe Laserconn Tech Co Ltd Dispositivo de tratamento a laser vcsel de alta potência com função de arrefecimento de pele e sua estrutura de empacotamento
CN109244025A (zh) * 2017-07-10 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
TWI689105B (zh) * 2017-12-19 2020-03-21 優顯科技股份有限公司 光電半導體戳記及其製造方法、與光電半導體裝置
CN111492546A (zh) * 2018-11-26 2020-08-04 深圳市大疆创新科技有限公司 激光二极管封装模块及距离探测装置、电子设备
CN117119708A (zh) * 2023-09-07 2023-11-24 泗阳群鑫电子有限公司 用线路板为载体制造贴片二极管、电容器及电阻的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147512A (ja) * 2006-12-12 2008-06-26 Sanyo Electric Co Ltd 発光装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147512A (ja) * 2006-12-12 2008-06-26 Sanyo Electric Co Ltd 発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824929A (zh) * 2014-03-24 2014-05-28 武汉和光照明科技有限公司 制作透光性基板的配方、透光性基板、led发光模块及灯

Also Published As

Publication number Publication date
CN101630668A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
CN101630668B (zh) 化合物半导体元件及光电元件的封装结构及其制造方法
TW200905907A (en) Package structure of compound semiconductor device and fabrication method thereof
JP5640632B2 (ja) 発光装置
US8314346B2 (en) Wiring board for light-emitting element
CN102376853B (zh) 发光器件和具有该发光器件的照明***
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
EP2093811B1 (en) Package structure of compound semiconductor device
EP2544254B1 (en) Substrate for light emitting element, method for manufacturing same, and light emitting device
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
JP2001168398A (ja) 発光ダイオード及び製造方法
US20130062656A1 (en) Thermally enhanced optical package
CN101777549B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
CN102005510B (zh) 发光二极管组件的制造方法
CN103296146A (zh) 无边框的led芯片封装方法及以该方法制成的发光装置
US8247247B2 (en) Method of manufacturing LED module
CN101609864A (zh) 发光二极管封装结构及封装方法
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法
US20120074455A1 (en) Led package structure
US20060157859A1 (en) Led packaging method and package structure
TWI254466B (en) Substrate structure of LED module
TWI284432B (en) Light emitting diode package module
CN211529967U (zh) Led闪光灯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RONGCHUANG ENERGY TECHNOLOGY CO., LTD.

Owner name: ZHANJING TECHNOLOGY (SHENZHEN) CO., LTD.

Free format text: FORMER OWNER: ADVANCED DEVELOPMENT PHOTOELECTRIC CO., LTD.

Effective date: 20101117

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: NO. 2, E. RING ROAD 2, INDUSTRY ZONE 10, YOUSONG, LONGHUA SUBDISTRICT OFFICE, BAO'AN DISTRICT, SHENZHEN CITY, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101117

Address after: No. two, No. 2, East Ring Road, Pinus tabulaeformis Industrial Zone, Longhua, Baoan District, Shenzhen, Guangdong,

Applicant after: Zhanjing Technology (Shenzhen) Co., Ltd.

Co-applicant after: Advanced Optoelectronic Technology Inc.

Address before: Hsinchu County, Taiwan, China

Applicant before: Advanced Development Photoelectric Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201104

Address after: No.88, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Patentee after: SU Normal University Semiconductor Materials and Equipment Research Institute (Pizhou) Co.,Ltd.

Address before: No. two, No. 2, East Ring Road, Pinus tabulaeformis Industrial Zone, Longhua, Baoan District, Shenzhen, Guangdong,

Patentee before: ZHANJING Technology (Shenzhen) Co.,Ltd.

Patentee before: Rongchuang Energy Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220512

Address after: 221300 506, block B, electronic industrial park, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Patentee after: Xuzhou Bochuang Construction Development Group Co.,Ltd.

Address before: No.88 Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Patentee before: SU Normal University Semiconductor Materials and Equipment Research Institute (Pizhou) Co.,Ltd.