CN101621002B - 一种低压瞬态电压抑制二极管芯片的制造方法 - Google Patents

Abstract

本发明公开了一种低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述低压瞬态电压抑制二极管芯片的制造方法为：a、选用0.001～0.02Ω·cm电阻率的P型晶向单晶硅片；b、对单晶硅片进行化学抛光及热处理吸杂工艺，以降低表面及近P/N结区缺陷及杂质浓度，以实现低体内漏电流特性；c、P/N结表面进行掺氯热氧化钝化；d、通过热氧化工艺将表面边缘部分P/N结向P区弯曲，以实现低表面漏电流特性。本发明具有能有效降低反向漏电流的优点。

Description

一种低压瞬态电压抑制二极管芯片的制造方法

技术领域

本发明涉及一种半导体二极管芯片制造工艺，具体地说是一种低压瞬态电压抑制二极管芯片的制造方法。

背景技术

瞬态抑制二极管(TVS)又叫钳位型二极管，是目前国际上普遍使用的一种高效能电路保护器件，其外形与普通二极管相同，但却能吸收高达数千瓦的浪涌功率。其特点是在反向应用条件下，当承受一个高能量的大脉冲时，其工作阻抗立即降至极低的导通值，从而允许大电流通过，同时将电压篏制在预定水平，因此可以有效的保护电子线路中精密元器件。可用于防雷击、防过电压、抗干扰、吸收浪涌功率等，是一种理想的保护器件。

TVS的主要参数有：额定反向工作电压VR，反向击穿电压VB，最大反向漏电流IR，最大箝位电压VC和最大峰值脉冲电流IPP。一般应用中，TVS工作于截止状态，其工作电压VR<击穿电压的85％，IR是指TVS处在反向工作电压状态下的反向漏电流，IR的大小反映了其在正常工作状态下的能耗，我们希望IR尽量的小，以降低其在应用中的能耗。PN结反向击穿有齐纳击穿和雪崩击穿，一般两种击穿同时存在，但在电压低于5-7V时的击穿以齐纳击穿为主，而电压高于5-7V时的击穿以雪崩击穿为主。击穿电压>10V的TVS主要击穿模式为雪崩击穿，反向漏电流IR<1mA，随击穿电压的降低，击穿模式逐步向齐纳击穿转变，其反向漏电流也会急剧增加，一般玻璃钝化工艺器件，击穿电压在<7V时，IR通常会在1mA左右，其I-V曲线表现如图2-A，其工作能耗较大，并严重影响工作电路的稳定性，很多应用场合要求TVS器件IR必须<500uA，一般玻璃钝化工艺TVS不能应用。

针对这些问题，现已开发低击穿电压穿通电压抑制器，美国专利No.5880511介绍了N+P-P+N+串通二极管的瞬态电压抑制器。这种器件具有低击穿电压，同时具有的漏电流特性优于某些现有技术的瞬态电压抑制器的特性。美国专利No.5880511介绍的N+P-P+N+器件具有不对称的电流-电压特性。为了制成双向瞬态电压抑制器，目前已提出了一种电路，其中两个瞬态电压抑制器反向平行，这种方案需要不只一个器件以获得预定的功能而增加了费用。

发明内容

本发明的目的是提供一种能有效降低反向漏电流的低压瞬态电压抑制二极管芯片的制造方法。

本发明的目的通过以下技术方案来实现。

一种低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述低压瞬态电压抑制二极管芯片的制造方法为：

a、选用0.001～0.02Ω·cm电阻率的P型(111)晶向单晶硅片；

b、对单晶硅片进行化学抛光及热处理吸杂工艺，以降低表面及近P／N结区缺陷及杂质浓度，以实现低体内漏电流特性；

c、P／N结表面进行掺氯热氧化钝化；

d、通过热氧化工艺将表面边缘部分P／N结向P区弯曲，以实现低表面漏电流特性；

所述芯片扩散采用液态磷扩散源或固态磷扩散源在处理后的P沉底硅片表面扩散N+，形成N+P单边突变结。

所述化学抛光单面减薄厚度为10～30μm。

所述热处理采用高温-低温-高温三步退火工艺，热处理温度是700～1000℃，以得到10～50μm的近表面清洁区。

所述P／N结表面采用热氧化工艺钝化，氧化过程中将近表面区P／N结向N区弯曲，以降低表面漏电流。

本发明与现有技术相比具有以下优点。

本发明所述的低压瞬态电压抑制二极管芯片采用P型晶向0.001～0.02Ω·cm电阻率的单晶硅磨片，为降低芯片体内漏电流，在扩散前首先对化学方法及热处理吸杂方法处理硅片以降低硅片表面缺陷及体内缺陷。在合理热处理过程中，晶片内部形成大量氧沉淀及诱发缺陷，在硅基体内产生应力场，因而有利于吸除硅片表面沾污的重金属杂质。由于高温退火时晶片表面过饱和氧的外扩散，使得在近表层形成无缺陷的清洁区，这就是所谓的内吸杂效应。在传统的内吸杂工艺中，普遍采用高-低-高三步退火的工艺。首先对硅片高温退火，使近表层的氧外扩散，使在随后的退火中氧含量低于形成氧沉淀所需的氧含量。第一步高温热处理还可使近表层区氧沉淀溶解，接下来的低温和高温退火，是为了使硅片体内氧沉淀形核和生长，这些氧沉淀及诱生缺陷将作为金属杂质吸除中心。

本发明涉及的芯片扩散采用液态磷扩散源或固态磷扩散源在处理后的P沉底硅片表面扩散N+，形成N+P单边突变结。采用台面工艺蚀刻出P／N结。结深范围5～50um。

本发明涉及的芯片P／N结表面钝化采用掺氯氧化方式以增强氧化层俘获碱金属离子能力，阻挡碱金属穿透氧化层并能起到良好的钝化效果，氧化温度采用700～1000℃，利用氧化层吸硼排磷特性实现表面P／N结向N区弯曲，增加表面边缘部分P／N结深，边缘击穿电压大于体内击穿电压，可以极大的降低表面漏电流。

通过本发明技术方案制造的芯片IR可以降低到100uA以下，其I-V曲线表现如图2-B，比一般玻璃钝化工艺制造的低压TVS器件IR降低一个数量级，从I-V曲线比较可以看出本发明方法制造芯片的I-V曲线拐角明显陡直。

附图说明

图1为发明低压瞬态电压抑制二极管芯片工艺流程图；

图2为一般玻璃钝化工艺制造的低压TVS器件(A)和本发明制造的低压TVS器件(B)的I-V曲线图。

具体实施方式

下面结合附图对发明低压瞬态电压抑制二极管芯片的制造方法作进一步详细描述。

如图1与图2所示，本发明采用P型晶向0.001～0.02Ω·cm电阻率的单晶硅磨片，先进行化学抛光处理，以去除研磨硅片表面缺陷层。用硝酸，氢氟酸，冰醋酸混合酸按剖光用配比比例，在低温下对硅片进行剖光处理，单面腐蚀厚度为5-30um。

剖光后的硅片做高-低-高温度曲线的热处理。首先进行一步高温退火，然后继续750～900℃多步渐升温热处理工艺。退火在扩散炉中进行，高纯氮气氛保护，退火温度和时间为：1000℃(1～6h)+700～950℃(渐升温)+1000℃(1～6h)。通过此热处理工艺可以得到15-55um宽度的清洁区。

经过热处理的硅片进行磷扩散，采用液态磷扩散源或固态磷扩散源，此扩散工艺业内比较成熟，采用1100～1280℃扩散温度，扩散时间为0.5～20小时，结合热处理得到的清洁区，扩散结深<清洁区宽度。

扩散后的硅片采用台面工艺蚀刻沟槽，露出P／N结，然后进行P／N结表面氧化钝化保护，氧化工艺采用干-湿-干氧化工艺，氧化温度700～1000℃，干氧10～30min+湿氧10～30min+干氧10～30min，本发明的湿氧为含氯湿氧，氯源为1％～10％盐酸，采用水浴加热60-95℃恒温。

沟槽氧化后再按一般玻璃钝化工艺做到金属化，划片，完成整个芯片流程。

Claims (4)

1.一种低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述低压瞬态电压抑制二极管芯片的制造方法为：

a、选用0.001～0.02Ω·cm电阻率的P型(111)晶向单晶硅片；

b、对单晶硅片进行化学抛光及热处理吸杂工艺，以降低表面及近P／N结区缺陷及杂质浓度，以实现低体内漏电流特性；

c、P／N结表面进行掺氯热氧化钝化；

d、通过热氧化工艺将表面边缘部分P／N结向P区弯曲，以实现低表面漏电流特性；

所述芯片扩散采用液态磷扩散源或固态磷扩散源在处理后的P沉底硅片表面扩散N+，形成N+P单边突变结。

2.根据权利要求1所述的低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述化学抛光单面减薄厚度为10～30μm。

3.根据权利要求1所述的低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述热处理采用高温-低温-高温三步退火工艺，热处理温度是700～1000℃，以得到10～50μm的近表面清洁区。

4.根据权利要求1所述的低压瞬态电压抑制二极管芯片的制造方法，其特征在于：所述P／N结表面采用热氧化工艺钝化，氧化过程中将近表面区P／N结向N区弯曲，以降低表面漏电流。

Images