CN101617402A - 用于具有保护涂层的装置的感测电路 - Google Patents

Abstract

一种集成电路，其具有不均匀的保护层或涂层和感测电路(80)，不均匀的保护层或涂层位于要被保护的电路上，感测电路被用来感测与位于集成电路上的参考阻抗(CO)相比的保护涂层的一部分的第一阻抗。感测电路能够测量例如由改动引起的第一阻抗的变化。感测电路包括具有反馈回路的放大器(OTA)，使得正被感测的阻抗位于反馈回路中。可以在振荡器电路(OTA，Comp)中并入感测电路，使得频率取决于阻抗。在阻抗是电容的情况下，临近保护层或涂层的感测电极形成了这个电容。这些电极可以被布置为可选择的交叉梳状结构，使得保护层或涂层在梳状结构的齿间延伸。

Description

用于具有保护涂层的装置的感测电路

技术领域

本发明涉及具有保护涂层的集成半导体装置、应用这种半导体装置的方法以及制造这种半导体装置的方法。

背景技术

为了针对通过侵害性的物理攻击的阅读或改动来保护集成电路(IC)上的机密数据或机密电路，已知的是用不均匀的涂层来覆盖IC。涂层是不透明的，而且在化学特性上是惰性的。还已知通过不将密钥存储在装置中，而是只在需要的时候产生密钥，而后删除，来提高具有数据密钥的加密装置的安全性。特别是在这种情况下，可以根据不均匀涂层上的电容测量结果来导出密钥。如果已经改动或去除或取代了涂层，电容或其他特征会不同，而且不能产生密钥。为了实现这个功能，需要一种用来测量电容值的测量电路。在涂层中或涂层附近嵌入电极形式的传感器。由于不需要编程来产生这个特定的ID代码，这些传感器的测量值可以被用来产生物理识别代码，并且用来检测攻击。对涂层的攻击或改变将改变测量值，而且因此改变ID代码。

根据专利申请WO2003-046986已知，提供了一种钝化结构形式的安全涂层所覆盖的电路。该电路被提供了第一安全元件和第二安全元件以及第一电极和第二电极，第一安全元件和第二安全元件均包括钝化结构的局部区域。该安全元件分别具有第一阻抗和第二阻抗，由于钝化结构具有在电路上横向变化的有效介电常数，第一阻抗和第二阻抗不同。通过测量装置测量这些阻抗的真实值，通过传送装置将这些阻抗的真实值传送到接入装置。该接入装置包括或具有对用来存储这些阻抗的中央数据库装置的访问权限。该接入装置将真实值与存储的阻抗值进行比较，以检查该半导体装置的真实性或一致性。

通过晶体管开关将不同的元件耦接至振荡器。该振荡器将信号提供给二进制计数器，该信号的频率取决于正被测的被选元件的电容。该计数器将这个频率与具有时钟频率的信号进行比较。这个信号是从具有参考电容和参考电阻的振荡器发出的，参考电容和参考电阻均具有精确的已知值。二进制计数器中的比较结果是可以存储的数字化信号。该数字化信号表示被测的安全元件的阻抗的真实值。可以用任何一种SI单位表示该真实值，或者，由于该值不与任何外部测量值进行比较，可以用任何一种半导体比值表示该真实值。选择单元控制这些用于选择哪一个安全元件要被测量的晶体管。它将发送信号，使得这些开关中的一个导通，来测量这些安全元件中的一个，或者，它可以打开多个开关，使得可以测量这些安全元件的理想组合，以使测量步骤的数量最小或者使安全性变得复杂。

这些安全元件中的一个可以是其真实值已知的参考元件。例如，这可以通过在互连结构中实现这个元件而实现；特别是在该钝化结构包括具有不均匀分布的颗粒的安全层的情况下。这个参考安全单元可以被用来对测量结果进行优化，或者用来对所测量的计数进行校准并将其转换为真实值。

在美国专利7024565中示出了另一种已知的改动检测电路。这篇专利示出了另外一种用于检测对钝化层改动的电容测量电路。两个电流源产生基本相同的通过负载条件范围的恒定电流。提供了耦接至一个电流源的参考电容。参考电容上的电压由于随时间施加到参考电容上的恒定电流而大致线性增大。电压增大的比率由电容的电容值确定。第二电容耦接至第二电流源。第二电容由临近钝化层布置的导电元件所限定。施加到这个电容的恒定电流随时间大致线性地增大该电容上的电压。这个电压增大的比率由电容的电容值确定。每个电容的一侧耦接至地，另一个耦接至比较器的输入端。当这些电容上的电压中的任何一个超过了预定的电压电平(逻辑“高”)，OR门对比较器声明一个使能信号，来产生输出信号值以表示改动，该输出信号值表示一个信号是否具有小于另一个信号的值，或者可替换地表示一个信号是否具有大于另一个信号的值。

发明内容

本发明的一个目的是提供改进的具有保护涂层的集成半导体装置，或者利用这种装置的方法，或者制造这种装置的方法。根据第一个方面，本发明提供了：

集成电路，其具有要被保护的电路、在要被保护的电路上的保护涂层、以及感测电路，该感测电路用来感测与该集成电路上的参考阻抗相比较的保护涂层的一部分的第一阻抗。该感测电路应当能够测量由改动引起的第一阻抗或参考阻抗的变化。优选地，在感测测量中，只测量保护层的阻抗，而不测量杂散阻抗，例如到地或到供电线的电容。

设计该感测电路来根据测得的第一阻抗来推导密钥值，从而，测得的密钥值中的变化指示改动。

感测电路还可以包括具有反馈回路的放大器，使得正被感测的阻抗在该反馈回路中。

在其他的结果中，使阻抗位于反馈回路中有助于避免使正被感测的阻抗的一侧接地，这有助于减小杂散电容。

可以增加其他的附加特征，下文将说明一些这种附加特征。

本发明的其他方面包括利用这种集成电路通过操作放大器测量阻抗从而确定阻抗的方法。另一个方面提供了制造这种集成电路的方法。这种方法可以具有测量阻抗并在外部将该集成电路的识别符和记录测量结果记录在一起，以用来使来自同一集成电路的以后的测量结果有效的步骤。

任何其他的附加特征可以结合在一起以及与任何的方面相结合。其他优点对于本领域技术人员是明显的，特别是在其他现有技术基础上。在不脱离本发明的权利要求书的情况下，可以进行各种变化和改型。从而，应当清楚地理解到，本发明的形式仅仅是说明性的，而不是要限制本发明的范围。

附图说明

参照附图，通过示例来说明怎样实施本发明，其中：

图1示出了与本发明的实施例一起使用的电容极板和涂层的一种布置；

图2示出了根据本发明第一实施例的感测电路的示意图；

图3示出了另一个实施例的示意图；

图4A示出了根据另一个实施例的感测电路；

图4B示出了根据一个特定实施例的测量电路；以及

图5和图6示出了用于本发明的各种实施例的感测电路的布局。

具体实施方式

对于特定的实施例，参照某些附图对本发明进行说明，不过，本发明并不局限于这些实施例，而是由权利要求所限定。说明的附图只是示意性的，而不是限制性的。在附图中，为了说明，放大了一些元件的尺寸，而没有按比例绘制。其中，在说明书和权利要求中采用了术语“包括”，不排除其他元件或步骤。其中，在指一个单数名词时采用了不定冠词或定冠词，即“一个”或“一种”或“该”，在没有另外特别说明的情况下，这包括所述名词的复数形式。

在权利要求书中所采用的术语“包括”不应当被解释为对其后列出的装置的限制，它不排除其他的元件或步骤。从而，表述“一种包括部件A和B的装置”不应当局限于只有部件A和B所组成的装置。这意味着相对于本发明，该装置的最相关的部件是A和B。

另外，说明书和权利要求书中的术语“第一”、“第二”、“第三”等用来区分相似的元件，而不必然用于说明连续顺序或时间顺序。应当理解的是，这样使用的术语在适当的环境下是可以互换的，本文中所说明的本发明的实施例能够以文中所说明和图示的顺序之外的其他顺序工作。

而且，说明书和权利要求书中的术语“顶部”、“底部”、“上”、“下”等用于说明目的，对于说明相关的位置不是必须的。应当理解的是，这样采用的术语在适当的环境下是可以互换的，本文所说明的本发明的实施例能够以文中所说明或图示的方位之外的其他方位工作。

采用物理不可复制功能(physically unclonable functions，PUF)的芯片的保护被认为是很重要的，特别是对于诸如智能卡IC之类的应用。这些涂层PUF是基于偏铝酸磷酸涂层(MAP)、TiO₂和TiN的颗粒以及电容。该PUF实际上需要满足几个要求：首先，该涂层必须足够不均匀，以确保这些容性元件具有随机值而不是平均值。其次，这些PUF的值只在预定范围内变化，以不受诸如温度、施加电压的变化等等之类的任何变化的影响，给出相同的测量结果。

在未决的专利申请WO2003-046986中所公开的两种测量方法证明是在一些应用中对温度的敏感性比期望得更加敏感(见第5页)。公开的第一种方法(振荡器的值的比较)是一种时间域的比较，根据这种比较，计算参考电容与被测电容之间的差异。第二种方法包括向元件发送已知频率和幅度的方波并测量电流。这不是一种相对测量方法，而是一种绝对测量方法。另外，必然包括多个频率分量的方波看起来是有缺点的，而且该波形优选地具有真正的正弦形状。与方波相比，不能很容易地在片上产生这种真正的正弦波。

为了提供改进的结构和测量方法，本发明的至少一些实施例具有被布置来测量与第二或参考阻抗相比较的第一阻抗的感测电路。优选地根据一个或多个层或涂层来形成这些阻抗，为了要获得的到下面的电部件或电路的接入，就必须破坏掉这些层或涂层。可以独立地，或者根据与第一阻抗相同的层或涂层形成参考阻抗，或者根据另一个层或涂层形成参考阻抗。可以有多个第一阻抗，可以有多个参考阻抗。感测电路可以包括具有反馈回路的放大器，使得被感测的阻抗是在反馈回路中。

下文将说明一些附加特征。可以在振荡器电路中并入感测电路。这特别适用于为数字电路提供输出，虽然在本发明的范围内包括了其他的布置。第一阻抗和/或第二(参考)阻抗可以是(例如)包括两个临近相关的层或涂层的电极的电容，虽然在原理上它可以是感性元件或阻性元件，或者这些元件的组合。任何涂层或层可以是不均匀的涂层。为了得到阻抗值的更多的变化，根据本发明的实施例优选的是不均匀的涂层。为了得到每个传感器上的更多的密钥位，还为了改善检测性能，这种布置是优选的。

该集成电路，例如感测电路，可以具有例如参考电容的参考阻抗，该参考阻抗能进行相对于这个例如是电容的阻抗的测量。这有助于解决应当以可再现的方式测量第一阻抗的问题，换句话说，温度的微小变化不会导致例如是电容的被测阻抗中的较大的变化。振荡器可以包括耦接至位于反馈回路中的比较器的放大器。这是一种生成振荡器的方式，虽然可以构思出其他的方式。例如是参考电容的参考阻抗可以与要被感测的第一阻抗并联耦接。这使得可以在不需要切换的情况下进行测量。可以布置感测电路，使之来测量该涂层的不同部分的多个第一阻抗，并具有用来选择位于反馈回路中的部分的选择器。可以将这些感测电极布置在最大数量的金属层中。在这些感测电极和要保护的电路之间可以有一个屏蔽层。可以将这些感测电极布置为交叉梳状结构。可以布置这些电极，使得层或涂层在这些电极之间延伸。这有助于获得不均匀的阻抗值，并使被测的第一阻抗和/或第二阻抗(例如电容)足够大，并适于该传感器架构。而且，它还有助于使对涂层中的局部变化的检测成为可能，用来检测导致一层或一涂层或多个层或多个涂层中的变化的局部攻击，而且，在大小上是有效的，并可以轻易地以矩阵方式连接。

可以以可选择量的多个电极对布置这些感测电极。布置可选择的感测元件，使得到没有被选择的阻抗传感器(例如容性传感器)的连接线浮动。这有助于能够在线上感测到涂层中的变化。这个测量步骤可以包括驱动振荡器并对振荡的数量进行计数。例如，可以测量振荡周期。优选的，振荡周期大于***时钟的振荡周期，例如，比***时钟周期长10倍或100倍。例如，采用计数器对符合振荡器的振荡周期的***时钟的数量进行计数提供了一种对该电容的测量方法。在多个振荡周期上进行计数，例如在64个周期上，可以提高精度。

该方法可以具有将测量的第一阻抗(绝对值或相对值)转换成诸如用于加密或解密算法的密钥之类的值。该方法可以具有将密钥或阻抗传递出集成电路以及在外部验证密钥或阻抗的步骤。该方法可以具有选择被测的涂层的一个或多个不同部分的步骤。

图1，涂层和感测电极

通过有效的涂层或层保护集成电路是已知的，并不需要对此进行详细说明。层或涂层应当使得每个装置均具有不同阻抗，一旦这个层或涂层或者其任何部分被破坏，就很难再造。实现这个目的的一种方式是使这个层或涂层不均匀。通过包含具有不同的介电常数的颗粒的层或涂层可以实现这个目的。通过在涂层下面的金属层中直接放置两个彼此靠近的电容极板，这些极板之间的边缘电容部分地由层或涂层确定，并从而受到层或涂层中的颗粒的影响。图1示出了一个例子。衬底40是用于被保护的电路的基底。屏蔽层35用来屏蔽感测电路不受干扰(例如来自屏蔽层下面的电路的干扰或来自衬底的干扰)的影响。绝缘层30使电极25与其他层绝缘。钝化层20覆盖这些电极。在钝化层上形成保护层或涂层10。例如，层或涂层10是包含不同特性的随机分布颗粒15的不均匀层。这些电极耦接至将在下文说明的感测电路的其他部分来测量涂层部分的阻抗。如图1所示，由于薄的钝化层以及由于特别取决于靠近这些电极之间的间隙的涂层的属性的涂层，在所示的两个电极之间存在电容形式的阻抗。根据本发明，还可以采用其他的颗粒。

通过小心地放置这些电容极板以及精确地测量极板间的电容，可以检测涂层的局部特性。还可以检测涂层中的变化。最后，可以将这些测量结果转换成一个值，例如一个密钥。

由于下列特征的组合，一些实施例的特征很显著：

出现在涂层一侧上的电极的传感器结构(例如，在一些实施例中的梳状结构)，以及

包括放大器和闭环的传感器架构，使得通过阻抗元件(例如被测的容性元件)将放大器的输出部分地反馈回输入端。

本发明的一个方面是一种(例如)通过比较被测的第一阻抗和位于集成电路上的参考阻抗，用于测量诸如具有不同类型的安全涂层电容之类的电容的阻抗来得到可靠结果的测量方法。在本发明的范围内，它包括一种具有根据本发明的测量装置的梳状电极结构。这种组合有助于实现更好的结果。

图2、图3感测电路

图2所示的本发明的实施例示出了一种感测电路80，该感测电路具有放大器50和反馈回路。感测电路80具有电源线和接地线(未明确示出)。该反馈回路包括被测的涂层的一部分的阻抗，可选地，还包括其他的部件。采用图1的那些电极和其他结构或者以其他方式可以实现这个目的。很明显，图2包括两个端口或浮动测量***(floating measurement system)，使得只有电极之间的阻抗在测量中起作用，而不是接地或诸如例如到屏蔽层的杂散电容之类的其他固定电压的杂散电容起作用。从而，在没有杂散分量的情况下，只测量了这些电极之间的真实阻抗。

图3示出了感测电路如何与其他部件进行合并。感测电路具有电源线和接地线(未明确示出)。感测电路可以是振荡器88的一部分。原理上，在没有振荡器的情况下，可以以诸如模拟数字转换器之类的其他方式将放大器输出转换成数字值，然后，采用数字处理来确定输出的梯度，并从而确定阻抗值。通常，采用振荡频率来表示被感测的阻抗是非常方便的。可以采用计数器85来将该频率转换为数字值。通过密钥推导电路90，可以采用这种方式来避免发送外部感测值。根据计数可以推导出密钥，然后，通过传输电路95(例如)以加密的形式将密钥传输出芯片。该密钥可以被多种应用所采用，通过与安全验证数据库110进行比较，可以从外部进行验证。这个数据库可以将在制造每个芯片过程中所获得的密钥值以及每个芯片的识别符存储在一起。如果该芯片已经被改动，那么，感测的阻抗会变化，产生的密钥会与在该验证数据库中为该芯片所保持的密钥不同。从而，验证失败。

具有安全不均匀涂层的其他实施例可以具有下列特征的至少一部分：

用阻抗(例如，放置在最高可获得的金属层上的容性传感器)来测量涂层的性质。

将这些传感器实现为梳状结构，这些梳状结构对于优化涂层中的局部变化的检测、优化对导致在涂层中产生变化的局部攻击的检测是理想的，在尺寸上是有效的，而且可以轻易地以矩阵形式连接。

将这些传感器以矩阵形式放置在提出的可以在更大区域上延伸的平面布置图中的保护区域和多个排上。

将这些传感器放置在中间有屏蔽层(35)的现有电路的顶部，该屏蔽层应当连接至稳定的电压来避免串扰。而且，馈电线路(电源线和/或接地线)被用作屏蔽层。

在保持到未选择的容性传感器的连接线浮动时用电容控制的振荡器实现测量电路，以能够在这些线上感测涂层中的变化。

如果(例如)由于电路或功率限制而需要限制各个节点上的电容，通过可选排选择开关放置多排电容传感器阵列也是可行的。下文将参照图4、图5和图6对此进行说明。

图4-图6，感测电路，电极选择

图4A示出了根据一个实施例的用来向计数器馈送信号的振荡器形式的感测电路。在图4B中很好地示出了该计数器。该电路具有电源线和接地线(图中未明确示出)。该电路还具有***时钟，或者将一个***时钟信号提供给该电路(图中未明确示出)。振荡器具有诸如OTA(operational transconductance amplifier，运算跨导放大器)之类的放大器11。放大器11的输出被馈送到比较器12，比较器12转而馈送到反相器13。将反相器输出反馈给用来切换电流源Iint 14的方向开关28。主反馈通路是从比较器输出反馈回放大器11的负输入端。正输入端由参考电压16馈给。在这个图中，主反馈通路是参考电容CO和要被感测的部分涂层的电容中的一个，在图中用Cx1-Cxn来显示。在放大器11的反馈回路中提供了电容Cint，此时，该电容起积分器的作用。通过多个电极将部分涂层形成电容，示出这些电容形成了排。选择器电路29(例如，包括选择器(排选择1-m，以及sel 1-sel n))选择形成了每个电容的电极。显著地，对于给定的排，只在每个电容的电极中的一个电极上提供选择器sel 1-sle n。这意味着未被选择的电容的极板中的一个处于浮动状态。

图4A可以包括用电容控制的振荡器来测量电容的装置。这种两端口测量***的显著特征是只对两个极板间的真实电容进行测量。例如，优选地不考虑到地或其他固定电压的杂散电容，即，杂散电容不包括在测量结果中，或者从测量结果去除杂散电容。

输出是表示阻抗的具有某一特征频率的某一波形。在该波形被转换成二进制数字信号之后，用采用计数器计的数来表示该频率。然后，例如，对(例如)在64个振荡周期中的时钟周期的数量进行计数，对这种波形在一定时间段内的出现的频率进行计数。这实际上是一种相对测量，其中，以与(Cm-C0)/(Cint-C0)所定义的内部参考电容M比较，测量安全元件的电容。放大器比较输入与诸如Vdd/2之类的参考电压16。

在图4B中示出了更详细的测量电路。通过开关电容张弛振荡器电路测量CPUF电容Cx1-Cxn。这种类型的测量方法可以给出很高的测量精度。图4B描述了该测量电路的整体架构。该测量电路包括：

1.振荡器测量电路，其包括电容选择、输出除法器17和计数器18，以精确地测量CPUF电容Cx1-Cxn中的一个或多个。在该放大器11中的主反馈回路中是参考电容CO和被感测的Cx1-Cxn的涂层部分的电容中的一个。

2.确定读出电容Cx1-Cxn中的哪一个的地址寄存器21以及一个或多个设置操作模式的控制寄存器19。

3.一个或多个数据寄存器23，其中存储了电容Cx1-Cxn的测量值。

4.诸如I2C接口之类的数据接口24，其分别用来读取一个或多个数据寄存器23以及对地址和一个或多个控制寄存器21、19进行编程。通过一个或多个控制寄存器19，可以进行数据寄存器23的复位，以及可以启动一个新的测量。

5.控制模块27，其(例如)通过状态寄存器26控制测量电路的校正功能。

振荡器包括被切换为积分器的OTA 11(包括反馈电容装置Cint)、比较器Comp(12)、具有可选电流方向(例如通过开关)的电流源Iint(14)以及用于被测电容的选择。当选择电容时，积分器的输出由于电流源输出的电流而开始上升或下降。只要积分器的输出达到了参考电压Vref，比较器就切换电容，还切换电流源的方向。由于比较器在供电电压Vdd和地电势(地电势＝0)之间切换，可以由下式给出振荡周期T：

T＝2*(Cx+C0)*Vdd/Iint+Td。

其中，Td表示部件中的内部延迟，Cx是被测电容。通过对除法器17(例如除数N＝128)所定义的多个振荡周期上的***时钟周期的数量进行计数，测量振荡周期T。这会导致等于Tclk/(sqrt(6)*Tosc*N)的量化误差，其中，Tclk是计算周期，Tosc是振荡周期，N是除法器比值。

图4B的电路还包括参考电容Cref，与来自涂层部分的CPUF电容相似地形成了该参考电容。电容Cx2至Cx31和Cref是意味着电极结构之间的边缘电容的CPUF电容，电极结构表示图4B中所绘制的电容的上下极板。CO可以是设置偏置振荡频率的金属电容。

通过对Cref、Co和C1x测量每时的振荡频率，采用所谓的三信号方法，通过计算因数M＝(Tx-To)/(Tref-To)，可以消除由于环境、电压、温度和电路的不精确所造成的影响，其中，Tref是用参考电容测量的周期，Tx是用感兴趣的电容测量的周期，而To是用电容CO测量的周期。由于为了连接电容Cx的布线，杂散电容可以相对较大。这个实施例的振荡器测量电路的一个不利特征是由于在底部的固定电压(理想电压源)和在电容顶部的真实的OTA基准(理想的电流源)，所有到电源和到地的杂散电容在测量中均被消除。

关于图4A和图4B所说明的电路的一个显著优势是通过涂层部分所形成的电容没有被切换至地，而是在闭合环路中。这意味着不必须具有接地极板的电容。采用各个电极之间的相似间隔，可以将梳状电极结构实现为WO2003-046986中的图1所示的结构的延伸。这种间隔是有利的，以确保不均匀的涂层可以进入电极之间的间隔(使得一个电极得到更加不均匀的结果)，并使得测量电容足够大并且适于传感器架构。可观察到，这种架构对温度和频率的变化非常不敏感：

在相对测量中，温度补偿是固有的(参考电容C0可以是专用安全元件)；

由于可以在电容相对独立于频率的频域中执行测量，所以可以降低频率依赖性。通过元件Co的大小的适当选择而选择这个域。

这种实现的下述结果也是显著的。如果电容的绝对大小不是很重要，而仅仅是电容中的一些变化，如果连接线负载相对较小，就不需要多路复用器。与采用输入多路复用器相比，由于需要较少的开关并从而降低了成本，这还使得矩阵的布局更简单。

到未选择的容性传感器的线浮动。涂层影响连接线之间的寄生电容。利用由于串扰的影响，涂层线上的变化会影响到多个容性传感器测量的这一事实，可以检测到涂层线上的变化。

在一些实施例中，在最多可获得的金属层中制造容性传感器，而且，使传感器极板和涂层之间的钝化绝缘层尽可能地薄。其他方式也是可行的，但这种方式有助于避免需要特殊的工艺选项，并且可以在所有的CMOS工艺中集成这些传感器。

通过将这些传感器实现为图5所示的梳状结构，发现了一种面积有效的方式来使敏感度最大。使涂层中产生小孔的攻击会导致边缘电容中的局部改变和变化。梳齿的真实尺寸以及梳齿间的间隔取决于工艺、钝化绝缘层以及涂层属性。例如，对于最高边缘电容敏感性和变化(通常为200fF±60％)，梳齿的真实尺寸以及梳齿间的间隔是可以优化的。在图5中示出了这种电容传感器的布局。将极板1连接至测量电路，将极板2连接至选择电路。

为了保护更大的区域，可以用图5和图6所示的连接方案在矩阵中放置多个阻抗，例如容性传感器。图6示出了一个阻抗，例如8×4梳的容性传感器矩阵。通过通常被实现为晶体管开关的选择装置CapSelect来选择该阻抗(即电容)的任何一个或多个。一对列表示一排，通过排选择装置可以选择两个排中的任何一个或两个，该排选择装置再次被实现为晶体管开关。可以对每个传感器进行单独测量或一起测量，通过与存储在芯片上的值比较，或优选地通过与外部存储的值比较，这些值可以用来验证没有发生改变的情况。很明显，可以构思很多其他的配置。例如，已经描述了本发明的通过采用这些电容Cx的适当选择来逐个测量每个电容Cx的这些实施例。选择多个电容，例如电容组，来进行测量是包括在本发明的范围内的。而且，可以提供多个感测电路来同时测量多个电容Cx。

对于面积有效的实现方式，可以将这些电容传感器放置在其他电路的顶部上的最高金属层中，也就是最接近装置的暴露表面的金属层。那么，可以保护下面的电路不受侵害性的攻击的影响，也就是可以检测侵害性的攻击。为了避免串扰和其他来自下面的电路的影响，其间(第二最高金属层)的金属层可以被用作屏蔽层。这个屏蔽层应当连接到稳定的电压以避免串扰。可选择地，现有的供电线可以被用作这个屏蔽层，以节省面积。

上文已经说明了一种用于具有安全涂层的装置中的容性传感器测量电路、布局以及平面布置图架构。这些传感器的测量值可以被用来产生物理识别代码。不需要编程来产生这个特定的ID代码以及检测攻击。对涂层的攻击或改变将改变测量值，而且因此改变ID代码。可以发现本发明的实施例在多种应用中的有利应用，例如，可以应用于智能卡、移动电话的SIM卡、打印机墨盒“智能芯片”、RFID以及任何需要安全IC的应用(例如，有价值的纸质文挡、识别装置、医药、诸如音乐、视频、游戏和电影之类的内容产业。)

特别地，本发明的集成电路在要被保护的电路上具有不均匀的保护层或涂层以及感测电路，感测电路用来感测与位于集成电路上的参考阻抗相比的保护涂层部分的第一阻抗。该感测电路能够测量(例如由改动引起的)第一阻抗的变化。该感测电路包括具有反馈回路的放大器，使得被感测的阻抗在反馈回路中。可以在振荡器电路中并入该感测电路，使得频率取决于该阻抗。在该阻抗是电容的情况下，临近该保护层或涂层的感测电极形成了该电容。可以将这些电极布置为可选择的梳状结构，使得保护层或涂层在梳状结构的齿之间延伸。

在权利要求书的范围内，可以构想其他的变型和应用。

Claims (26)

1.一种集成电路，其具有要被保护的电路(40)、要被保护的电路上的保护层(10)以及感测电路(80)，所述感测电路用来感测与位于所述集成电路上的参考阻抗(CO)相比的所述保护层的第一部分的第一阻抗。

2.根据权利要求1所述的集成电路，其中，所述参考阻抗是由所述保护层的第二部分形成的。

3.根据权利要求1所述的集成电路，其中，所述感测电路用来感测第一阻抗的变化。

4.根据之前任何一项权利要求所述的集成电路，所述感测电路还包括具有反馈回路的放大器(11，50)，使得被感测的第一阻抗和/或参考阻抗位于所述反馈回路中。

5.根据之前任何一项权利要求所述的集成电路，所述感测电路被并入振荡器电路(88，11，Comp)中。

6.根据之前任何一项权利要求所述的集成电路，第一阻抗和/或参考阻抗是电容，所述感测电路具有临近所述保护层的感测电极(25)以形成所述电容。

7.根据之前任何一项权利要求所述的集成电路，所述保护层是不均匀层。

8.根据之前任何一项权利要求所述的集成电路，当引用权利要求5时，所述振荡器包括耦接至比较器(12)的放大器，所述比较器位于反馈回路中。

9.根据之前任何一项权利要求所述的集成电路，所述参考阻抗与被感测的第一阻抗并联耦接。

10.根据之前任何一项权利要求所述的集成电路，当引用权利要求6时，将感测电极布置在多个金属层中的最高层中。

11.根据权利要求6至10中的任何一项所述的集成电路，其具有所述感测电极和被保护电路之间的屏蔽层(35)。

12.根据之前任何一项权利要求所述的集成电路，当引用权利要求6时，所述感测电极被布置为交叉梳状结构(基板1，基板2)，使得所述保护层在梳状结构的齿间延伸。

13.根据之前任何一项权利要求所述的集成电路，所述感测电路用来测量所述保护层的不同部分的多个第一阻抗(Cx1-Cxn)。

14.根据权利要求13所述的集成电路，其具有选择所述反馈回路中的第一阻抗的选择器(sell-n，排选择1-m)。

15.根据权利要求13或14所述的集成电路，当引用权利要求3时，其具有用于不同部分的多个感测电极(Cx1-Cxn)对，以多个电极对的可选择排的方式布置所述感测电极对。

16.根据权利要求14或15所述的集成电路，其被布置为使得到未选择的第一阻抗的连接线保持浮动。

17.一种利用集成电路的方法，所述集成电路具有要被保护的电路(40)、布置在要被保护的电路上的保护层(10)，所述方法包括：感测与位于所述集成电路上的参考阻抗(CO)相比的所述保护层的一部分的第一阻抗。

18.根据权利要求17所述的方法，其包括感测第一阻抗的变化。

19.根据权利要求17或18所述的方法，其中，所述集成电路还包括具有反馈回路的放大器(11，50)，使得被感测的第一阻抗和/或参考阻抗位于所述反馈回路中，所述方法具有以下步骤：操作所述放大器，并根据所述放大器的输出确定与第一阻抗或参考阻抗相关的值。

20.根据权利要求19所述的方法，其具有以下步骤：采用所述放大器来驱动振荡器(88，11，Comp)并对振荡数量进行计数。

21.根据权利要求17至20中的任何一项权利要求所述的方法，其具有以下步骤：将所测量出的第一阻抗转换(90)为密钥值。

22.根据权利要求21所述的方法，其具有以下步骤：将所述密钥值或所述阻抗或密钥的加密函数传输到出所述集成电路的外部并在外部验证(110)该密钥值或该阻抗。

23.根据权利要求17至22中的任何一项所述的方法，其具有以下步骤：选择要被测量的保护层的一个或多个不同部分。

24.一种制造集成电路的方法，其具有以下步骤：

形成要被保护的电路(40)；形成要被保护的电路上的保护层(10)；以及形成感测所述保护层的第一部分的第一阻抗和位于所述集成电路上的参考阻抗的感测电路(80)。

25.根据权利要求24所述的方法，其中，形成所述感测电路的步骤包括：形成具有反馈回路的放大器(11，50)，使得被感测的第一阻抗或参考阻抗位于所述反馈回路中。

26.根据权利要求24或25的方法，其具有以下步骤：测量第一阻抗，并在外部将所述集成电路的识别符和测量结果记录在一起，以用于验证来自同一集成电路的将来的测量结果。

Images