CN101594119A - 可变增益放大器的弱信号读出电路设计方法 - Google Patents

Abstract

本发明公开了一种可变增益放大器的弱信号读出电路设计方法，特点是该方法将传感器读出电路的弱信号经控制电路、三级可变增益电路、共模反馈电路的放大后输出可变增益放大的差分信号，电路设计包括：依据传感器的读出电路建立控制电路；建立可变增益放大器电路；建立可变增益放大器的微弱信号读出电路。本发明电路简单、易于实现，与现有技术相比具有工作频率高，增益可控范围大，噪声低，偏置电压的偏移量小，适合针对弱信号探测器的信号读出，确保电路具有稳定的工作性能。

Description

可变增益放大器的弱信号读出电路设计方法

技术领域

本发明涉及电子、电路设计技术领域，尤其是一种可变增益放大器的弱信号读出电路设计方法。

背景技术

混合信号已成为VLSI电路设计的热点，其中可变增益放大器(VGA)被广泛应用于医疗设备，助听器，磁盘驱动和无线通讯等之中。在磁盘驱动和CCD影像设备中，VGA可以在不同输入情况下能稳定输出信号，提供给读出部分稳定的探测信号，其中要求VGA的增益可调范围大于30dB。在通讯***中，VGA作为反馈环路应用于自动增益控制(AGC)放大器中。AGC放大器通过环路反馈探测输出信号，根据输入信号自动调整增益得到稳定的输出信号，但是由于CMOS晶体管在强反型区呈平方律关系，因此该电路在CMOS工艺下不易实现。

可变增益放大器的实现一般有两种，一种是数字式可变增益放大器，其通过一系列的开关实现增益的可调，但是增益变化状态不是连续的，在很多***中都会产生问题。另外一种是采用模拟的方式控制可变增益放大器，其通过控制电压改变跨导或负载阻抗实现对增益的调控。相比数字的方式，模拟的调控是更好的选择，因为通过模拟电压控制增益可以实现连续的线性变化，并且控制电压的变化很小。但是由于CMOS晶体管在强反型区呈平方律关系，采用CMOS工艺实现宽增益范围和控制电压成dB线性关系是目前面临的一个问题。

可变增益放大器(VGA)的主要特点是指数函数发生电路。当今基于CMOS工艺的模拟VGA设计，采用伪指数发生电路，或者是泰勒级数近似电路的方法实现增益dB线性变化。但是采用上述方法主要缺点是得到的dB线性输出范围太小，一般不超过20dB。由于现有的VGA设计可调增益范围小，为达到一定可调范围采用4个或5个VGA级联，这样就会导致更高的功耗，更大的芯片面积和更高的成本。

发明内容

本发明的目的是针对现有技术的不足而提供的一种可变增益放大器的弱信号读出电路设计方法，它以可变增益放大器Gilbert单元为基础，采用可变增益放大器读出拓补结构，补偿密勒效应，改善频率响应，通过伪指数电压函数发生电路输出高dB线性度的指数型电压，使增益和控制电压成dB线性变化，并通过共模反馈电路，稳定输出共模电压。

本发明的目的是这样实现的：一种可变增益放大器的弱信号读出电路设计方法，特点是该方法将传感器读出电路的弱信号经控制电路、三级可变增益电路、共模反馈电路的放大后输出可变增益放大的差分信号，电路设计包括以下步骤：

a、建立控制电路(Control)

根据传感器的读出电路，运用伪指数电压函数建立控制电路，该电路由6个CMOS晶体管M(M₁～M₆)、2个电流源I₀(I₀₁、I₀₂)组成，其中M₁、M₂为电流控制管，M₃、M₄为电流镜管，M₅、M₆为负载管；管M₁、管M₃、管M₄的源极、电流源I₀₁的正极接信号端V_DD；管M₁的漏极、电流源I₀₁的负极并接后与管M₅的栅极和漏极并接；管M₂的漏极、电流源I₀₂的正极、管M₃的栅极和漏极并接后与管M₄的栅极连接；管M₄的漏极与管M₆的漏极和栅极并接；管M₂、M₅、M₆的源极、电流源I₀₂的负极接信号端V_ss；控制电压Vc加载到管M₁和管M₂的栅极，产生电流I_D1、I_D2，电流I_D1和I₀₁相加得到I_C1，电流I_D2和I₀₂相加后通过电流镜管M₃、M₄得到I_C2，电流I_C2和I_C1通过负载管M₆、M₅产生两个电压C₁和C₂。

b、建立可变增益放大器电路(VGA)

可变增益放大器电路(VGA)包括可变增益电路(A)、共模反馈电路(B)，可变增益电路(A)由10个CMOS晶体管M(M₇～M₁₆)组成，其中M₁₀、M₁₂为差分信号输入管M₉、M₁₁为共源共栅管，M₁₃、M₁₄为负载管，M₇、M₈、M₁₅、M₁₆为电流源管；由控制电路(Control)产生的电压C₁和C₂分别作用在管M₁₆、M₁₅的栅极，其源极接信号端V_ss；管M₁₀、M₁₂的源极并接后与管M₁₅的漏极连接；管M₁₃、M₁₄的源极并接后与管M₁₆的漏极连接；管M₁₃的栅极、漏极并接后与管M₉的漏极连接；管M₁₄的栅极、漏极并接后与管M₈、M₁₁的漏极连接；管M₇、M₉的漏极并接后作为信号端V_out+输出；管M₈、M₁₁的漏极并接后作为信号端V_out-输出；管M₇、M₈的源极并接后与信号端V_DD连接，管M₇、M₈的栅极并接；管M₉的源极接管M₁₀的漏极；管M₁₀的源极、M₁₅的漏极并接后与管M₁₂的源极连接；管M₁₁的源极接管M₁₂的漏极；管M₁₁、M₁₂的栅极分别为信号端V_BIAS、V_in-输入；管M₉、M₁₀的栅极分别为信号端V_BIAS、V_in+输入。

共模反馈电路(B)由6个CMOS晶体管M(M₁₇～M₂₂)、2个电流源I₀(I₀₃、I₀₄)、电容Cp组成，其中M₁₇、M₁₈为电流源管，M₁₉、M₂₀、M₂₁、M₂₂为差分输入对管；管M₁₉、M₂₀的源极并接后与电流源I₀₃的正极连接；管M₂₁、管M₂₂的源极并接后与电流源I₀₄的正极连接；管M₂₀、M₂₁、M₁₇的漏极、接地电容Cp并接后与可变增益电路(A)中的管M₇、M₈的栅极连接；管M₁₇、M₁₈的栅极并接后与管M₁₈、M₁₉、M₂₂漏极连接；电流源I₀₃、I₀₄的负极接信号端V_ss；管M₁₇、M₁₈的源极接信号端V_DD；管M₁₉、M₂₂的栅极分别与可变增益电路(A)中的V_out+和V_out-连接；管M₂₀、M₂₁的栅极并接后与参考电压V_ref连接。

c、建立可变增益放大器的微弱信号读出电路

可变增益放大器的读出电路由上述建立的控制电路(Control)和可变增益放大器电路(VGA)组成，控制电路(Control)的两输出电流I_C1、I_C2分别接入依次串接的三级可变增益放大器电路(VGA₁、VGA₂、VGA₃)；控制电压Vc加载到控制电路(Control)的输入端，经控制电路(Control)的处理输出电流I_C1、I_C2，电流I_C1、I_C2分别加载到三个可变增益放大器电路(VGA)的输入端，差分信号由第一级可变增益放大器电路(VGA₁)的输入端V_in+和V_in-接入，经三级可变增益放大器电路(VGA₁、VGA₂、VGA₃)的处理后，由第三级可变增益放大器电路(VGA₃)的输出端V_out+、V_out-将增益放大的差分信号输出。

本发明电路简单、易于实现，与现有技术相比具有工作频率高，增益可控范围大，噪声低，偏置电压的偏移量小，适合针对弱信号探测器的信号读出，确保电路具有稳定的工作性能。

附图说明

图1为本发明结构示意图

图2为本发明中控制电路图

图3为本发明中可变增益放大器电路图

图4为控制电流I_C1/I_C2和控制电压的关系图

图5为增益Vs和控制电压Vc的关系图

具体实施方式

参阅附图1，本发明由控制电路(Control)和三个可变增益放大电路VGA₁、VGA₂、VG_A3组成，它将传感器读出电路的弱信号经三级可变增益电路VGA₁、VGA₂、VGA₃的放大后输出可变增益放大的差分信号，电路设计包括以下步骤：

a、建立控制电路(Control)

参阅附图2，根据传感器的读出电路，运用伪指数电压函数建立控制电路(Control)，该电路由6个CMOS晶体管M(M₁～M₆)、2个电流源I₀(I₀₁、I₀₂)组成，其中M₁、M₂为电流控制管，M₃、M₄为电流镜管，M₅、M₆为负载管；管M₁、管M₃、管M₄的源极、电流源I₀₁的正极接信号端V_DD；管M₁的漏极、电流源I₀₁的负极并接后与管M₅的栅极和漏极并接；管M₂的漏极、电流源I₀₂的正极、管M₃的栅极和漏极并接后与管M₄的栅极连接；管M₄的漏极与管M₆的漏极和栅极并接；管M₂、管M₅、管M₆的源极、电流源I₀₂的负极接信号端V_ss。

控制电压Vc加载到管M₁和管M₂的栅极，产生电流I_D1、I_D2，电流U_D1和I₀₁相加得到I_C1，电流I_D2和I₀₂相加后通过电流镜管M₃、M₄得到I_C2，电流I_C2和I_C1通过负载管M₆、M₅产生两个电压C₁和C₂，根据控制电路(Control)的工作原理I_C1和I_C2的变化趋势是相反的，产生的电压C₁和C₂的变化趋势也是相反的。

b、建立可变增益放大器电路(VGA)

参阅附图3，可变增益放大器电路VGA包括可变增益电路A、共模反馈电路B，可变增益电路A由10个CMOS晶体管M(M₇～M₁₆)组成，其中M₁₀、M₁₂为差分信号输入管；M₉、M₁₁为共源共栅管，M₁₃、M₁₄为负载管，M₇、M₈、M₁₅、M₁₆为电流源管。由控制电路(Control)产生的电压C₁和C₂分别作用在管M₁₆、管M₁₅的栅极，管M₁₆、管M₁₅的源极接信号端V_SS；管M₁₀、管M₁₂的源极并接后与管M₁₅的漏极连接；管M₁₃、管M₁₄的源极并接后与管M₁₆的漏极连接；管M₁₃的栅极、漏极并接后与管M₉的漏极连接；管M₁₄的栅极、漏极并接后与管M₁₁、管M₈的漏极连接；管M₇、管M₉的漏极并接后作为信号端V_out+输出；管M₈、管M₁₁的漏极并接后作为信号端V_out-输出；管M₇、管M₈的源极并接后与信号端V_DD连接，管M₇、管M₈的栅极并接；管M₉的源极接管M₁₀的漏极；管M₁₀的源极、M₁₅的漏极并接后与管M₁₂的源极连接；管M₁₁的源极接管M₁₂的漏极；管M₁₁、管M₁₂的栅极分别为信号端V_BIAS、V_in-输入；管M₉、管M₁₀的栅极分别为信号端V_BIAS、V_in+输入。

V_BIAS为控制管M₉和管M₁₁跨导的偏置电压，Vout+和Vout-为两个差分输出端口。当控制电压C₂较高时，流过管M₁₅的电流较高，管M₁₀和管M₁₂管工作在饱和区，跨导较大，由于控制电压C₂和C₁的变化趋势的相反的，所以与此同时控制电压C₁就较低，流过管M₁₆的电流较小，因此二极管连接的管M₁₃和管M₁₄工作在线性区，跨导较小。采用cascade输入级目的是为了优化带宽，当管M₁₀和管M₉的尺寸相等时，管M₁₀从栅极到漏极的增益为g_m-M10/g_m-M9＝1，此时的密勒乘积项最小，输入电容达到最小值，结果使输入极点向更高频率处移动，起到扩展带宽的作用。这一方法实现简单，可以获得大带宽和低噪声；缺点是难以准确控制增益，输出信号动态范围同样受限。

共模反馈电路B由6个CMOS晶体管M(M₁₇～M₂₂)、2个电流源I₀(I₀₃、I₀₄)、电容Cp组成，其中M₁₇、M₁₈为电流源管，M₁₉、M₂₀、M₂₁、M₂₂为差分输入对管。管M₁₉、管M₂₀的源极并接后与电流源I₀₃的正极连接；管M₂₁、管M₂₂的源极并接后与电流源I₀₄的正极连接；管M₂₀、管M₂₁、管M₁₇的漏极、接地电容Cp并接后与可变增益电路A中的管M₇、管M₈的栅极连接；管M₁₇、管M₁₈的栅极并接后与管M₁₈、管M₁₉、管M₂₂漏极连接；电流源I₀₃、I₀₄的负极接信号端V_ss；管M₁₇、管M₁₈的源极接信号端V_DD；管M₁₉、管M₂₂的栅极分别与可变增益电路A中的V_out+和V_out-连接，管M₂₀、M₂₁的栅极并接后与参考电压V_ref连接。

共模反馈电路采用DDA(differential difference amplifier)形式，该结构很适用于小信号放大电路的共模反馈中，共模反馈电路中每个MOS晶体管都要保证工作在饱和区中，避免进入线性区，以使可变增益放大器输出一个稳定的直流偏置电压提供给下一级电路。该电路中Vout+和Vout-分别与可变增益电路的两个差分输出端口连接。Vref为共模反馈电路的参考电压，共模反馈电路中管M₁₉～M₂₁的尺寸相同，通过减小管M₁₉～M₂₁的尺寸或者增大偏置电流I_bias的大小，可以优化输入范围和线性度。但是采用小的W/L(或者采用长沟道晶体管)会减小DDA共模反馈电路的增益，增加共模失调电压。共模反馈跨导增益越大，共模失调电压越小，响应速度越快，Cp为反馈环路上的频率补偿电容，通过优化Cp可以消除该电路在高增益条件下的自激振荡。因此，共模反馈电路的设计要折衷线性度、失调电压和响应速度之间的关系，以满足电路设计要求。

c、建立可变增益放大器的微弱信号读出电路

参阅附图1，可变增益放大器的读出电路由上述建立的控制电路(Control)和可变增益放大器电路VGA组成，控制电路(Control)的两输出电流I_C1、I_C2分别接入依次串接的三个可变增益放大器电路VGA₁、VGA₂、VGA₃；控制电压Vc加载到控制电路(Control)的输入端，经控制电路(Control)的处理输出电流I_C1、I_C2，电流I_C1、I_C2分别加载到三个可变增益放大器电路VGA的输入端，差分信号由第一级可变增益放大器电路VGA₁的输入端V_in+和V_in-接入，经三级可变增益放大器电路VGA₁、VGA₂、VGA₃的处理后，由第三级可变增益放大器电路VGA₃的输出端V_out+、V_out-将增益放大的差分信号输出。

由控制电压Vc控制Control产生I_C1和I_C2，I_C1和I_C2分别通过镜像电路复制到各个VGA电路中产生控制电压C₁和C₂。差分信号由Vin+和Vin-输入到VGA中，第一级VGA电路的差分输出信号Vout+和Vout-分别与第二级VGA的Vin+和Vin-连接。同理第三级VGA也采用这种形式的连接，同时产生两个差分输出信号Vout+和Vout-。由于每个VGA电路中都采用共模反馈电路，使得前一级的输入共模电压和后一级的共模输入电压相同，不会影响各级VGA电路的工作，因此三级VGA电路可以采用完全相同的电路结构和CMOS晶体管参数设置，同时三级VGA电路由同一个控制电路(Control)控制，因此该三级VGA电路具有相同的增益。

d、仿真结果与问题分析

采用0.6μm CMOS工艺，±3.3V电源供电，核心电路功耗16mW，带宽为100～398MHz，对本发明中的控制电路(Control)进行可调增益dB线性度的仿真测试，参阅附图4中的dB线性度仿真曲线，可以看出其可调增益范围为40dB，增益误差小于±1dB，控制电压可调范围为-1.5V～1.5V。

参阅附图5可以看出，通过三级VGA级放大后实现增益可调范围达到66dB。但是由于放大器拓补结构的缺陷，当I_C1和I_C2变得太大或太小时，差分输入对管进入亚阈区或线性区，在控制电压1.0V～1.5V可调范围内输出可变增益的dB线性度下降，与理论曲线相比，其增益误差较大。如附图5所示在-1.5V～1.0V的可调电压范围内的放大器的dB线性增益范围约为48dB，增益误差小于±1dB。由于VGA拓补结构的缺陷，使该可变增益放大器dB线性增益范围与理想值相比减小了约20dB，-3dB带宽达到25MHz～92MHz，适合中频弱信号传感器探测读出电路。

以上实施例只是对本发明做进一步说明，并非用以限制本发明专利，凡为本发明等效实施，均应包含于本发明专利的权利要求范围之内。

Claims (1)

1、一种可变增益放大器的弱信号读出电路设计方法，其特征在于该方法将传感器读出电路的弱信号经控制电路、三级可变增益电路、共模反馈电路的放大后输出可变增益放大的差分信号，电路设计包括以下步骤：

(一)、建立控制电路(Control)

根据传感器的读出电路，运用伪指数电压函数建立控制电路，该电路由6个CMOS晶体管M(M₁～M₆)、2个电流源I₀(I₀₁、I₀₂)组成，其中M₁、M₂为电流控制管，M₃、M₄为电流镜管，M₅、M₆为负载管；管M₁、M₃、M₄的源极、电流源I₀₁的正极接信号端V_DD；管M₁的漏极、电流源I₀₁的负极并接后与管M₅的栅极和漏极并接；管M₂的漏极、电流源I₀₂的正极、管M₃的栅极和漏极并接后与管M₄的栅极连接；管M₄的漏极与管M₆的漏极和栅极并接；管M₂、M₅、M₆的源极、电流源I₀₂的负极接信号端V_ss；控制电压Vc加载到管M₁和管M₂的栅极，产生电流I_D1、I_D2，电流I_D1和I₀₁相加得到I_C1，电流I_D2和I₀₂相加后通过电流镜管M₃、M₄得到I_C2，电流I_C2和I_C1通过负载管M₆、M₅产生两个电压C₁和C₂；

(二)、建立可变增益放大器电路(VGA)

可变增益放大器电路(VGA)包括可变增益电路(A)、共模反馈电路(B)，可变增益电路(A)由10个CMOS晶体管M(M₇～M₁₆)组成，其中M₁₀、M₁₂为差分信号输入管；M₉、M₁₁为共源共栅管，M₁₃、M₁₄为负载管，M₇、M₈、M₁₅、M₁₆为电流源管；由控制电路(Control)产生的电压C₁和C₂分别作用在管M₁₆、M₁₅的栅极，其源极接信号端V_SS；管M₁₀、M₁₂的源极并接后与管M₁₅的漏极连接；管M₁₃、M₁₄的源极并接后与管M₁₆的漏极连接；管M₁₃的栅极、漏极并接后与管M₉的漏极连接；管M₁₄的栅极、漏极并接后与管M₈、M₁₁的漏极连接；管M₇、M₉的漏极并接后作为信号端V_out+输出；管M₈、M₁₁的漏极并接后作为信号端V_out-输出；管M₇、M₈的源极并接后与信号端V_DD连接，管M₇、M₈的栅极并接；管M₉的源极接管M₁₀的漏极；管M₁₀的源极、M₁₅的漏极并接后与管M₁₂的源极连接；管M₁₁的源极接管M₁₂的漏极；管M₁₁、M₁₂的栅极分别为信号端V_BIAS、V_in-输入；管M₉、M₁₀的栅极分别为信号端V_BIAS、V_in+输入；

共模反馈电路(B)由6个CMOS晶体管M(M₁₇～M₂₂)、2个电流源I₀(I₀₃、I₀₄)、电容Cp组成，其中M₁₇、M₁₈为电流源管，M₁₉、M₂₀、M₂₁、M₂₂为差分输入对管；管M₁₉、M₂₀的源极并接后与电流源I₀₃的正极连接；管M₂₁、管M₂₂的源极并接后与电流源I₀₄的正极连接；管M₂₀、M₂₁、M₁₇的漏极、接地电容Cp并接后与可变增益电路(A)中的管M₇、M₈的栅极连接；管M₁₇、M₁₈的栅极并接后与管M₁₈、M₁₉、M₂₂漏极连接；电流源I₀₃、I₀₄的负极接信号端V_ss管M₁₇、M₁₈的源极接信号端V_DD管M₁₉、M₂₂的栅极分别与可变增益电路(A)中的V_out+和V_out-连接；管M₂₀、M₂₁的栅极并接后与参考电压V_ref连接；

(三)、建立可变增益放大器的微弱信号读出电路

可变增益放大器的读出电路由上述建立的控制电路(Control)和可变增益放大器电路(VGA)组成，控制电路(Control)的两输出电流I_C1、I_C2分别接入依次串接的三级可变增益放大器电路(VGA₁、VGA₂、VGA₃)；控制电压Vc加载到控制电路(Control)的输入端，经控制电路(Control)的处理输出电流I_C1、I_C2，电流I_C1、I_C2分别加载到三个可变增益放大器电路(VGA)的输入端，差分信号由第一级可变增益放大器电路(VGA₁)的输入端V_in+和V_in-接入，经三级可变增益放大器电路(VGA₁、VGA₂、VGA₃)的处理后，由第三级可变增益放大器电路(VGA₃)的输出端V_out+、V_out-将增益放大的差分信号输出。

Images