CN107422774B - 一种低压快速瞬态响应的片上ldo - Google Patents

Abstract

一种低压快速瞬态响应的片上LDO，属于电源管理技术领域。功率管的栅极接输出级的输出端，其漏极通过第一反馈电阻和第二反馈电阻的串联结构后接地；误差放大器的同相输入端连接第一反馈电阻和第二反馈电阻的串联点，其反相输入端连接基准电压，其第一输出端连接所述输出级的第一输入端，其第二输出端连接所述输出级的第二输入端；密勒电容和调零电阻串联，调零电阻的另一端连接功率管的栅极，密勒电容的另一端连接功率管的漏极；负载电容接在功率管的漏极和地之间；其中误差放大器引入基于反相器的轨到轨输入运算放大器实现了低输入电压的目的，引入STCB结构和高通耦合结构实现了片上LDO的快速瞬态响应，且本发明无需外加偏置网络，能够实现自启动。

Description

一种低压快速瞬态响应的片上LDO

技术领域

本发明属于电源管理技术领域，具体的说涉及一种低压快速瞬态响应的片上低压差线性稳压器LDO。

背景技术

随着手机、掌上电脑等电子产品及集成电路***的高速发展，电源管理芯片在集成电路领域展现出越来越为重要的作用。低压差线性稳压器(Low Dropout Regulator，简称LDO)作为直流电源管理芯片的一员，具有低成本、低噪声、高精度以及***电路简单等特点，被广泛地应用到各类电子产品中。与传统的输出带负载大电容的LDO相比，片上LDO更易于集成。然而，由于其输出电容较小，在负载切换时输出电压的下冲相较传统负载大电容的LDO会显著增大，瞬态下难以作为稳定电源供电。因此，如何优化LDO的瞬态响应性能，日益成为电源管理领域研究中的热门课题。

而随着移动设备，尤其是可穿戴产品的小型化，通常只能用小体积的电池维持设备几天的待机时间，为了节省功耗，延长待机时间，可穿戴产品的工作电压越来越低，然而低的电源电压给LDO的设计带来了新的挑战。

Cap-less(无电容型)LDO中常用到的传统跨导放大器OTA输入级如图1所示。其共模输入范围可以用式(1)表示：

V_gs,c1-|V_THP|≤V_in≤V_DD-V_ov,c5-V_sg,c3 (1)

当工作在低电源电压下，例如电源电压V_DD＝2.2V时，取∣V_TH∣＝0.7V，V_OV＝0.2V，V_gs＝0.9V，得到0.2V≤V_in≤1.1V，可以看出，在低压下经典跨导放大器OTA输入级的共模输入范围严重受限，无法满足低电源电压的需求。

反相器结构简单，能够在低电源电压(V_DD＝V_gsp+V_gsn)下工作，而且能够实现推挽输出，对LDO非常适用。但当用来处理模拟信号时，它的输入范围只有V_IR＝V_DD-V_thp-V_thn，电压增益为A_v＝(g_mp+g_mn)(r_op||r_on)，太小的输入范围和太高的增益导致普通的反相器无法直接用于LDO的输入级对反馈信号进行正常放大。

为此，Philip KT Mok小组提出了一种基于反相器的低电源电压轨到轨输入运放(Inverter Based Amplifier，IBA)，如图2所示。具体做法是：引入第一NMOS管M₁、第二NMOS管M₂、第一PMOS管M₅、第二PMOS管M₆构成源级跟随器，作为电平位移器(level shifter)，输入信号经过电平位移器level shifter之后被分离成两个同相信号送到第五PMOS管M₉和第五NMOS管M₁₀构成的反相器，从而反相器的输入范围被大大拓宽；同时其输入输出电压V_out-V_in曲线斜率变得平缓，可以得出其增益dV_out/dV_in被适当衰减，如图3所示。再加入一级由第七PMOS管M₁₃和第七NMOS管M₁₄构成的反相器，将第七PMOS管M₁₃和第七NMOS管M₁₄的漏极与第二NMOS管M₂和第一PMOS管M₅的栅极连接，构成单位增益负反馈接法的偏置点控制单元(TripPoint Controller)。为了保证偏置点控制单元Trip Point Controller的环路稳定性，在第七PMOS管M₁₃和第七NMOS管M₁₄的漏极节点接一个第一电容C₁到地，使该节点位于主极点，次级点位于第五PMOS管M₉和第五NMOS管M₁₀的漏极。当图2中的V_in1是一个基准电压时，偏置点控制单元Trip Point Controller能够通过反馈环调节，自动建立偏置状态。

为了实现对差模信号的放大，将第一NMOS管M₁、第二NMOS管M₂、第一PMOS管M₅、第二PMOS管M₆、第五PMOS管M₉、第五NMOS管M₁₀“复制”得到第三NMOS管M₃、第四NMOS管M₄、第三PMOS管M₇、第四PMOS管M₈、第六PMOS管M₁₁、第六NMOS管M₁₂，构成放大级(Amplification Stage)，放大级Amplification Stage与偏置点控制单元Trip Point Controller通过V_CM连接。当对应的MOS管一一匹配，且V_in2＝V_in1时，偏置点控制单元Trip Point Controller的偏置状态将会通过V_CM“复制”到放大级Amplification Stage，V_OCM的值同样被“复制”到V_out。所以，该基于反相器的轨到轨输入运算放大器IBA实现了对V_in1和V_in2的差模信号的放大。

发明内容

针对现有片上LDO瞬态响应性能差和难以在低电源电压下应用的不足之处，本发明提供一种低压快速瞬态响应的片上LDO，通过在误差放大器中引入基于反相器的轨到轨输入运算放大器实现了低输入电压的目的，引入STCB结构和高通耦合结构实现了片上LDO的快速瞬态响应，并且无需外加偏置网络，LDO能够实现自启动。

本发明的技术方案为：

一种低压快速瞬态响应的低压差线性稳压器，包括误差放大器、输出级、功率管M_P、第一反馈电阻R_f1、第二反馈电阻R_f2、负载电容C_L、密勒电容C_C和调零电阻R_Z，

功率管M_P的栅极接输出级的输出端，其源极接电源电压，其漏极通过第一反馈电阻R_f1和第二反馈电阻R_f2的串联结构后接地；

误差放大器的同相输入端连接第一反馈电阻R_f1和第二反馈电阻R_f2的串联点，其反相输入端连接基准电压V_REF，其第一输出端连接所述输出级的第一输入端，其第二输出端连接所述输出级的第二输入端；

密勒电容C_C和调零电阻R_Z串联，调零电阻R_Z的另一端连接功率管M_P的栅极，密勒电容C_C的另一端连接功率管M_P的漏极；

负载电容C_L接在功率管M_P的漏极和地之间；

所述误差放大器包括第一NMOS管M₁、第二NMOS管M₂、第三NMOS管M₃、第四NMOS管M₄、第五NMOS管M₁₀、第六NMOS管M₁₂、第七NMOS管M₁₄、第八NMOS管M₁₆、第九NMOS管M₁₉、第十NMOS管M₂₁、第十一NMOS管M₂₂、第一PMOS管M₅、第二PMOS管M₆、第三PMOS管M₇、第四PMOS管M₈、第五PMOS管M₉、第六PMOS管M₁₁、第七PMOS管M₁₃、第八PMOS管M₁₅、第九PMOS管M₁₇、第十PMOS管M₁₈、第十一PMOS管M₂₀、第一电阻R_h1、第二电阻R_h2、第一电容C1、第二电容C_h1和第三电容C_h2，

第一NMOS管M₁栅极连接第二PMOS管M₆的栅极并作为所述误差放大器的反相输入端，其源极连接第二NMOS管M₂的漏极和第五PMOS管M₉的栅极；

第五NMOS管M₁₀的栅极连接第一PMOS管M₅的漏极和第二PMOS管M₆的源极，其漏极连接第五PMOS管M₉的漏极以及第七PMOS管M₁₃和第七NMOS管M₁₄的栅极；

第七PMOS管M₁₃的漏极连接第二NMOS管M₂、第四NMOS管M₄、第一PMOS管M₅和第三PMOS管M₇的栅极以及第七NMOS管M₁₄的漏极并通过第一电容C1后接地；

第三NMOS管M₃的栅极连接第四PMOS管M₈的栅极并作为所述误差放大器的同相输入端，其源极连接第四NMOS管M₄的漏极和第六PMOS管M₁₁的栅极；

第六NMOS管M₁₂的栅极连接第三PMOS管M₇的漏极和第四PMOS管M₈的源极，其漏极连接第八PMOS管M₁₅的漏极以及第八PMOS管M₁₅、第九PMOS管M₁₇和第十一PMOS管M₂₀的栅极；

第八NMOS管M₁₆的栅漏互连并连接第六PMOS管M₁₁的漏极以及第九NMOS管M₁₉和第十NMOS管M₂₁的栅极；

第十PMOS管M₁₈的栅极连接第九PMOS管M₁₇、第十PMOS管M₁₈和第九NMOS管M₁₉的漏极并通过第一电阻R_h1后连接所述误差放大器的第一输出端，

第十一NMOS管M₂₂的栅极连接第十NMOS管M₂₁、第十一NMOS管M₂₂和第十一PMOS管M₂₀的漏极并通过第二电阻R_h2后连接所述误差放大器的第二输出端；

第二电容C_h1和第三电容C_h2串联并接在所述误差放大器的第一输出端和第二输出端之间；

第一NMOS管M₁和第三NMOS管M₃的漏极接电源电压，第一PMOS管M₅、第三PMOS管M₇、第五PMOS管M₉、第六PMOS管M₁₁、第七PMOS管M₁₃、第八PMOS管M₁₅、第九PMOS管M₁₇、第十PMOS管M₁₈和第十一PMOS管M₂₀的源极接电源电压；

第二NMOS管M₂、第四NMOS管M₄、第五NMOS管M₁₀、第六NMOS管M₁₂、第七NMOS管M₁₄、第八NMOS管M₁₆、第九NMOS管M₁₉、第十NMOS管M₂₁和第十一NMOS管M₂₂的源极接地，第二PMOS管M₆和第四PMOS管M₈的漏极接地；

所述输出级包括第十二NMOS管M₂₄、第十三NMOS管M₂₇、第十四NMOS管M₂₈、第十二PMOS管M₂₃、第十三PMOS管M₂₅和第十四PMOS管M₂₆，

第十二PMOS管M₂₃的栅极作为所述输出级的第一输入端，其漏极连接第十三NMOS管M₂₇的栅极和漏极以及第十四NMOS管M₂₈的栅极；

第十二NMOS管M₂₄的栅极作为所述输出级的第二输入端，其漏极连接第十三PMOS管M₂₅的栅极和漏极以及第十四PMOS管M₂₆的栅极；

第十四PMOS管M₂₆和第十四NMOS管M₂₈的漏极相连并作为所述输出级的输出端；

第十二PMOS管M₂₃、第十三PMOS管M₂₅和第十四PMOS管M₂₆的源极接电源电压，第十二NMOS管M₂₄、第十三NMOS管M₂₇和第十四NMOS管M₂₈的源极接地。

本发明中的误差放大器包括基于反相器的轨到轨输入运算放大器、STCB结构和高通耦合结构，其中基于反相器的轨到轨输入运算放大器包括翻转点控制单元(Trip PointController)和放大级(Amplification Stage)，翻转点控制单元包括第一NMOS管M₁、第二NMOS管M₂、第一PMOS管M₅、第二PMOS管M₆、第五PMOS管M₉、第七PMOS管M₁₃和第七NMOS管M₁₄，放大级包括第三NMOS管M₃、第四NMOS管M₄、第三PMOS管M₇、第四PMOS管M₈、第六PMOS管M₁₁、第六NMOS管M₁₂、第八PMOS管M₁₅和第八NMOS管M₁₆，基于反相器的轨到轨输入运算放大器的引入实现了低输入电压的目的。

STCB结构包括第九PMOS管M₁₇、第十PMOS管M₁₈、第十一PMOS管M₂₀、第九NMOS管M₁₉、第十NMOS管M₂₁和第十一NMOS管M₂₂，高通耦合结构包括第一电阻R_h1、第二电阻R_h2、第二电容C_h1和第三电容C_h2，STCB结构和高通耦合结构的引入实现了片上LDO的快速瞬态响应。

本发明的有益效果为：本发明提供的LDO实现了低输入电压下的快速瞬态响应，并且无需外加偏置网络，能够实现自启动。

附图说明

图1是传统跨导放大器OTA输入级电路图。

图2是基于反相器的轨到轨输入的运放电路图。

图3是反相器在有/无电平位移结构下的输入输出电压V_out-V_in关系曲线。

图4是本发明提出的低压快速瞬态响应的片上LDO的电路结构图。

图5是本发明的等效小信号电路图。

图6是环路零极点分布设计图。

图7是环路稳定性仿真结果图。

图8是负载瞬态响应仿真结果图。

图9是电源抑制比PSRR仿真结果图。

图10是线性瞬态响应仿真结果图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

如图2所示是本发明中的误差放大器中基于反相器的轨到轨输入的运放电路图，当V_in1是一个基准电压时，偏置点控制单元Trip Point Controller能够通过反馈环调节，自动建立偏置状态，稳定的偏置态下，每一级电平位移器level shifter的上下管电流相等，每一级反向器的PMOS电流和NMOS电流也都相等，如式(2)所示。

V_OCM＝V_gs14＝V_DD-V_gs13 (3)

其中，μ_n为电子的迁移率，μ_p为空穴的迁移率，C_OX为单位面积栅氧化层电容，(W/L)₁₃和(W/L)₁₄分别为第七PMOS管M₁₃和第七NMOS管M₁₄的宽长比，V_thn为第七NMOS管M₁₄的阈值电压，V_thp为第七PMOS管M₁₃)的阈值电压，V_gs13和V_gs14分别为第七PMOS管M₁₃和第七NMOS管M₁₄的栅源电压，V_DD为电源电压，V_OCM为第七PMOS管M₁₃和第七NMOS管M₁₄的栅端电压。

所以，V_OCM的值可以由式(2)和式(3)确定。

可以看到该电路是一个上下高度对称的结构，为了获得最大的电压输出摆幅，取近似认为V_thp＝V_thn，带入式(2)和式(3)可以得到：

因此，每一级反相器的PMOS和NMOS的尺寸均由式(4)决定。进一步地可以近似得到NMOS管和PMOS管的跨导相等：g_mp≈g_mn。

加入放大级Amplification Stage之后，整体的IBA实现了对V_in1和V_in2的差模信号的放大。其中V_in1决定了基于反相器的轨到轨输入运算放大器IBA的翻转点，而V_OCM则决定了基于反相器的轨到轨输入运算放大器IBA的共模输出电平。

图2中的基于反相器的轨到轨输入运放IBA的小信号电压增益可以表示为：

A_v＝(g_m11+g_m12)(r_o11||r_o12) (5)

其中，g_m11、g_m12分别为第六PMOS管M₁₁和第六NMOS管M₁₂的跨导，r_o11和r_o12分别为第六PMOS管M₁₁和第六NMOS管M₁₂的等效电阻。

该基于反相器的轨到轨输入运算放大器IBA实现了低电源电压下的轨到轨输入，同时不需要外加偏置电流，实现了自启动。

基于反相器的轨到轨输入运算放大器IBA的引入达到了LDO实现低输入电压的目的，为了实现片上LDO的快速瞬态响应，通常需要考虑以下几点：

1)高输出摆率意味着在瞬态调整时误差放大器EA对功率管栅极有强大的充放电能力，能够快速地调整功率管栅极电位，STCB结构是实现高摆率的一个理想结构；

2)误差放大器EA带宽越高意味着对反馈信号的响应速度越快，瞬态调整速度就越快，然而即使是片上LDO的负载电容通常也会达到100pf，很难将输出极点推向高频；

3)快速瞬态响应结构一般通过高通耦合的方式将输出的变化耦合到功率管栅极，可以突破误差放大器EA带宽的限制，实现方式简单。

基于以上三点，本发明中的误差放大器引入STCB结构和高通耦合结构，与基于反相器的轨到轨输入运算放大器IBA结合，如图4所示，STCB结构包括第九PMOS管M₁₇、第十PMOS管M₁₈、第十一PMOS管M₂₀、第九NMOS管M₁₉、第十NMOS管M₂₁和第十一NMOS管M₂₂，IBA中第八PMOS管M₁₅与STCB结构中的第九PMOS管M₁₇形成电流镜结构，镜像比为1：K，同样IBA中第八NMOS管M₁₆与STCB结构中的第十NMOS管M₂₁形成电流镜结构，镜像比为1：K。

将基于反相器的轨到轨输入运算放大器IBA作为误差放大器EA的输入级，搭配具有强大的抽灌电流能力的STCB结构以增加输出级的摆率，加强了误差放大器EA对功率管栅极的充放电能力。由于误差放大器EA的带宽有限，响应反馈信号需要经过一定的延迟，在这段延迟时间内误差放大器EA来不及对功率管栅极进行充放电，负载电流的变化量由负载电容承担，加剧了输出电压的下冲和过冲。因此，本发明采用了高通耦合结构(R_h1，C_h1，R_h2，C_h2)，在瞬态下将V_out的变化量耦合到误差放大器EA的后级，能够在误差放大器EA的前级(IBA和STCB)响应之前对功率管的栅极进行充放电，突破了误差放大器EA带宽的限制，减小了V_out的下冲和过冲。当高通耦合结构调整一段时间之后，dV_out/dt减小，高通耦合效果减弱，误差放大器EA的调整能力占主导，继续对功率管栅极进行调整。

当负载瞬态下从输出电容抽走电流时，输出电压迅速下降，通过第二电容C_h1和第三电容C_h2分别耦合ΔV的量到输出级中的第十二PMOS管M₂₃和第十二NMOS管M₂₄的栅极，瞬态下拉功率管栅极的电流大小为：

ΔI＝N(g_m23+g_m24)ΔV (6)

其中，N为输出级中第十三PMOS管M₂₅和第十四PMOS管M₂₆的镜像比，g_m23和g_m24分别为第十二PMOS管M₂₃和第十二NMOS管M₂₄的跨导。

除了LDO的主环路外，高通耦合结构的加入带来了第二个环路，因此在对LDO进行断环分析时，需要在两个环路的公共点(即本发明中的输出节点)断开。断环后的等效小信号环路分析如图5所示。

其中，β为反馈电阻分压比，G_m1＝(2K+1)g_m11，r₁＝1/g_m18，C₁＝C_gs18，G_m2＝g_m23，r₂＝r_o26||r_o28，C₂＝C_db26+C_dg26+C_db28+C_dg28。其中，Cdb是MOS管的漏极-衬底寄生电容，C_dg是MOS管的漏极-栅极寄生电容。

计算传输函数，得到：

其中：

A_LG(0)＝2βN(2K+1)(g_m11/g_m18)g_m23(r_o26||r_o28)G_mpR_out (8)

其中，R_h是第一电阻R_h1和第二电阻R_h2的电阻值，C_h是第二电容C_h1和第三电容C_h1的电容值。

计算得到单位增益带宽为：

ω_Zh和ω_ph是高通耦合结构产生的零极点对。考虑到LDO是一个低通结构，为保证全频率范围内实现快速瞬态响应，ω_Zh必须位于单位增益带宽GBW以内，即：

ω_Zh＜GBW (15)

联立式(12)、(14)、(15)得到：

(R_h+1/g_m18)C_h＜C_c/(2Ng_m23) (16)

由式(16)可以确定R_h和C_h的取值范围。

当ω_Zh和ω_ph同时位于GBW以内时，如果取ω_ph<ω_Zh，这种先极点后零点的分布会造成GBW的减小，而如果取ω_ph>ω_Zh，得到β(2K+1)g_m11/g_m18＜1，会造成增益的衰减。因此，在设计时折衷考虑，取ω_ph≈ω_Zh<GBW。

根据以上分析，本发明提出的LDO ac环路响应设计如图6所示。

本发明提出的低压快速瞬态响应的片上LDO的环路稳定性仿真如图7所示，可以看出在轻载和重载下均能保持至少45°的相位裕度，表示本发明在轻载和重载下均能够稳定地工作。

负载瞬态响应仿真如图8所示，轻载跳重载时输出电压下冲为310mV，重载跳轻载时上冲为200mV，表示本发明能够实现快速瞬态响应。

电源抑制比PSRR仿真如图9所示，轻载和重载下均能保持至少40dB的电源抑制比。

线性瞬态响应仿真如图10所示，由最低输入电压跳变到最高输入电压时输出电压上冲200mV，由最高输入电压跳变到最低输入电压时输出电压下冲220mV。

在一些实施例中，在0.5μm CMOS工艺下，本发明提供的LDO能实现最低输入电压2.2V，输出电压2V，负载跳变时下冲电压310mV。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (1)

1.一种低压快速瞬态响应的片上LDO，包括误差放大器、输出级、功率管(M_P)、第一反馈电阻(R_f1)、第二反馈电阻(R_f2)、负载电容(C_L)、密勒电容(C_C)和调零电阻(R_Z)，

功率管(M_P)的栅极接输出级的输出端，其源极接电源电压，其漏极通过第一反馈电阻(R_f1)和第二反馈电阻(R_f2)的串联结构后接地；

误差放大器的同相输入端连接第一反馈电阻(R_f1)和第二反馈电阻(R_f2)的串联点，其反相输入端连接基准电压(V_REF)，其第一输出端连接所述输出级的第一输入端，其第二输出端连接所述输出级的第二输入端；

密勒电容(C_C)和调零电阻(R_Z)串联，调零电阻(R_Z)的另一端连接功率管(M_P)的栅极，密勒电容(C_C)的另一端连接功率管(M_P)的漏极；

负载电容(C_L)接在功率管(M_P)的漏极和地之间；

其特征在于，所述误差放大器包括第一NMOS管(M₁)、第二NMOS管(M₂)、第三NMOS管(M₃)、第四NMOS管(M₄)、第五NMOS管(M₁₀)、第六NMOS管(M₁₂)、第七NMOS管(M₁₄)、第八NMOS管(M₁₆)、第九NMOS管(M₁₉)、第十NMOS管(M₂₁)、第十一NMOS管(M₂₂)、第一PMOS管(M₅)、第二PMOS管(M₆)、第三PMOS管(M₇)、第四PMOS管(M₈)、第五PMOS管(M₉)、第六PMOS管(M₁₁)、第七PMOS管(M₁₃)、第八PMOS管(M₁₅)、第九PMOS管(M₁₇)、第十PMOS管(M₁₈)、第十一PMOS管(M₂₀)、第一电阻(R_h1)、第二电阻(R_h2)、第一电容(C1)、第二电容(C_h1)和第三电容(C_h2)，

第一NMOS管(M₁)栅极连接第二PMOS管(M₆)的栅极并作为所述误差放大器的反相输入端，其源极连接第二NMOS管(M₂)的漏极和第五PMOS管(M₉)的栅极；

第五NMOS管(M₁₀)的栅极连接第一PMOS管(M₅)的漏极和第二PMOS管(M₆)的源极，其漏极连接第五PMOS管(M₉)的漏极以及第七PMOS管(M₁₃)和第七NMOS管(M₁₄)的栅极；

第七PMOS管(M₁₃)的漏极连接第二NMOS管(M₂)、第四NMOS管(M₄)、第一PMOS管(M₅)和第三PMOS管(M₇)的栅极以及第七NMOS管(M₁₄)的漏极并通过第一电容(C1)后接地；

第三NMOS管(M₃)的栅极连接第四PMOS管(M₈)的栅极并作为所述误差放大器的同相输入端，其源极连接第四NMOS管(M₄)的漏极和第六PMOS管(M₁₁)的栅极；

第六NMOS管(M₁₂)的栅极连接第三PMOS管(M₇)的漏极和第四PMOS管(M₈)的源极，其漏极连接第八PMOS管(M₁₅)的漏极以及第八PMOS管(M₁₅)、第九PMOS管(M₁₇)和第十一PMOS管(M₂₀)的栅极；

第八NMOS管(M₁₆)的栅漏互连并连接第六PMOS管(M₁₁)的漏极以及第九NMOS管(M₁₉)和第十NMOS管(M₂₁)的栅极；

第十PMOS管(M₁₈)的栅极连接第九PMOS管(M₁₇)、第十PMOS管(M₁₈)和第九NMOS管(M₁₉)的漏极并通过第一电阻(R_h1)后连接所述误差放大器的第一输出端，

第十一NMOS管(M₂₂)的栅极连接第十NMOS管(M₂₁)、第十一NMOS管(M₂₂)和第十一PMOS管(M₂₀)的漏极并通过第二电阻(R_h2)后连接所述误差放大器的第二输出端；

第二电容(C_h1)和第三电容(C_h2)串联并接在所述误差放大器的第一输出端和第二输出端之间；

第一NMOS管(M₁)和第三NMOS管(M₃)的漏极接电源电压，第一PMOS管(M₅)、第三PMOS管(M₇)、第五PMOS管(M₉)、第六PMOS管(M₁₁)、第七PMOS管(M₁₃)、第八PMOS管(M₁₅)、第九PMOS管(M₁₇)、第十PMOS管(M₁₈)和第十一PMOS管(M₂₀)的源极接电源电压；

第二NMOS管(M₂)、第四NMOS管(M₄)、第五NMOS管(M₁₀)、第六NMOS管(M₁₂)、第七NMOS管(M₁₄)、第八NMOS管(M₁₆)、第九NMOS管(M₁₉)、第十NMOS管(M₂₁)和第十一NMOS管(M₂₂)的源极接地，第二PMOS管(M₆)和第四PMOS管(M₈)的漏极接地；

所述输出级包括第十二NMOS管(M₂₄)、第十三NMOS管(M₂₇)、第十四NMOS管(M₂₈)、第十二PMOS管(M₂₃)、第十三PMOS管(M₂₅)和第十四PMOS管(M₂₆)，

第十二PMOS管(M₂₃)的栅极作为所述输出级的第一输入端，其漏极连接第十三NMOS管(M₂₇)的栅极和漏极以及第十四NMOS管(M₂₈)的栅极；

第十二NMOS管(M₂₄)的栅极作为所述输出级的第二输入端，其漏极连接第十三PMOS管(M₂₅)的栅极和漏极以及第十四PMOS管(M₂₆)的栅极；

第十四PMOS管(M₂₆)和第十四NMOS管(M₂₈)的漏极相连并作为所述输出级的输出端；

第十二PMOS管(M₂₃)、第十三PMOS管(M₂₅)和第十四PMOS管(M₂₆)的源极接电源电压，第十二NMOS管(M₂₄)、第十三NMOS管(M₂₇)和第十四NMOS管(M₂₈)的源极接地。