CN109067371B - 一种无电阻网络可编程增益放大器电路 - Google Patents
一种无电阻网络可编程增益放大器电路 Download PDFInfo
- Publication number
- CN109067371B CN109067371B CN201810648776.2A CN201810648776A CN109067371B CN 109067371 B CN109067371 B CN 109067371B CN 201810648776 A CN201810648776 A CN 201810648776A CN 109067371 B CN109067371 B CN 109067371B
- Authority
- CN
- China
- Prior art keywords
- stage
- drain
- gain
- control gain
- drains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101000979629 Homo sapiens Nucleoside diphosphate kinase A Proteins 0.000 claims description 12
- 102100023252 Nucleoside diphosphate kinase A Human genes 0.000 claims description 12
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种无电阻网络可编程增益放大器电路,包括:两级数字控制增益级STAGE1和STAGE2,两级共模负反馈电路CMFB1和CMFB2,模拟控制增益级STAGE3。本发明的有益效果为:电路各模块中均采用有源器件,无需任何电阻电容,版图面积远小于传统结构;与片内电阻相比,MOS管的匹配更容易实现,与电阻相比,工艺变化、温度变化对MOS管的影响更小;得益于模拟控制增益级的微调作用,本发明可以实现较高的增益精度,同时灵活地应对环境变化对性能的影响。
Description
技术领域
本发明涉及通用模拟电路技术领域,尤其是一种无电阻网络可编程增益放大器电路。
背景技术
可编程增益放大器的应用范围广泛,如低中频结构的无线通信接收机、音频和视频混合信号集成电路等。可编程增益放大器是能够调节自身增益,以一定的增益将接收的信号传输给后级电路,对于细微的输入信号,可编程增益放大器通常实现放大功能,保证后级电路正常地接收信号;对于幅度较大的输入信号,可编程放大器也能工作在负增益模式,防止后级电路进入非线性。
常见的可编程增益放大器由高增益运算放大器、可编程电阻阵列构成反馈网络,实现增益可调。这种结构的缺点在于:电阻阵列面积大、电阻匹配难度大、电路功耗大等。
发明内容
本发明所要解决的技术问题在于,提供一种无电阻网络可编程增益放大器电路,能够实现较高的增益精度,同时灵活地应对环境变化对性能的影响。
为解决上述技术问题,本发明提供一种无电阻网络可编程增益放大器电路,包括:两级数字控制增益级STAGE1和STAGE2,两级共模负反馈电路CMFB1和CMFB2,模拟控制增益级STAGE3;输入信号接第一级数字控制增益级STAGE1的输入端,第一级数字控制增益级STAGE1的输出端接第二级数字控制增益级STAGE2的输入端,第二级数字控制增益级STAGE2的输出端接模拟控制增益级STAGE3的输入端,模拟控制增益级STAGE3的输出端输出最终信号;同时第一级数字控制增益级STAGE1的输出端接第一级共模负反馈电路CMFB1的输入端,第一级共模负反馈电路CMFB1的输出端接第一级数字控制增益级STAGE1的CMFB_OUT端;第二级数字控制增益级STAGE2的输出端接第二级共模负反馈电路CMFB2的输入端,第二级共模负反馈电路CMFB2的输出端接第二级数字控制增益级STAGE2的CMFB_OUT端;两级数字控制增益级STAGE1和STAGE2实现增益的粗调节,两级共模负反馈电路CMFB1和CMFB2实现每一级输出共模电平的钳位,模拟控制增益级STAGE3实现增益的细调节,减小增益步进和增益误差。
优选的,数字控制增益级电路包括40个NMOS管,2个PMOS管,其中NM1、NM2、NM3、NM4和NM13、NM14、NM15、NM16分别构成主输入支路和主负载支路;NM5、NM6、NM7、NM8和NM9、NM10、NM11、NM12分别构成由数字控制信号S0、控制的输入阵列和负载阵列;NM1的漏极接NM2的源极,NM2的栅极接电源VDD,NM2的漏极接NM3和NM4的源极;NM5的漏极接NM6的源极,NM6的栅极接S0,NM6的漏极接NM7和NM8的源极;NM3、NM8的漏极相连,NM3、NM8的栅极与输入信号VIN+相连;NM4、NM7的漏极相连,NM4、NM7的栅极与输入信号VIN-相连;NM13的漏极接NM14的源极,NM14的栅极接电源VDD,NM14的漏极接NM15和NM16的源极;NM9的漏极接NM10的源极,NM10的栅极接NM10的漏极接NM11和NM12的源极;NM11、NM12、NM15、NM16的栅极与漏极相连,构成二极管连接;NM11、NM16的漏极相连,NM12、NM15的漏极相连;NM1、NM5、NM9、NM13的栅极相连;PMOS电流源PM0、PM1的源极接VDD,PM0、PM1的栅极与共模负反馈电路输出CMFB_OUT相连;PM0的漏极与NM4、NM7的漏极相连,构成反相输出VO-,PM1的漏极与NM12、NM15的漏极相连,构成正相输出VO+。
优选的,共模负反馈电路包括NMOS管NM17、NM18、NM19、NM20、NM21和PMOS管PM2、PM3;NM17的漏极接NM18、NM19、NM20、NM21的源极,NM17的栅极接NM19、NM20的栅极,并与共模参考电压VCM相连;VCM既作为NM19、NM20的栅极输入,又作为尾电流源NM17的偏置电压;NM18、NM21、PM3的漏极相连,NM19、NM20、PM2的漏极相连,构成输出CMFB_OUT;PM2、PM3的源极接VDD;PM2的栅极接PM3的栅极,PM3的栅极和漏极相连,形成二极管连接。
优选的,模拟控制增益级电路包括NMOS管NM22、NM23、NM24和PMOS管PM4、PM5、PM6、PM7;其中NM22栅极接偏置电压VBIAS,漏极接NM23、NM24的源极;NM23、NM24的栅极分别接收前级差分输出VO2+、VO2-;PM4、PM7为二极管连接,PM4的漏极接PM5的漏极,PM7的漏极接PM6的漏极,PM5、PM6的栅极均与模拟控制信号Analog_con相连;PM4、PM5、PM6、PM7的源极接VDD;NM23的漏极接PM4、PM5的漏极,构成差分输出VOUT-;NM24的漏极接PM6、PM7的漏极,构成差分输出VOUT+。
本发明的有益效果为:电路各模块中均采用有源器件,无需任何电阻电容,版图面积远小于传统结构;与片内电阻相比,MOS管的匹配更容易实现,与电阻相比,工艺变化、温度变化对MOS管的影响更小;得益于模拟控制增益级的微调作用,本发明可以实现较高的增益精度,同时灵活地应对环境变化对性能的影响。
附图说明
图1为本发明的放大器电路结构示意图。
图2为本发明的数字控制增益级的示意图。
图3为本发明的共模负反馈电路的示意图。
图4为本发明的模拟控制增益级的示意图。
图5为本发明的增益变化仿真示意图。
具体实施方式
如图1所示,一种无电阻网络可编程增益放大器电路,包括:两级数字控制增益级STAGE1和STAGE2,两级共模负反馈电路CMFB1和CMFB2,模拟控制增益级STAGE3;输入信号接第一级数字控制增益级STAGE1的输入端,第一级数字控制增益级STAGE1的输出端接第二级数字控制增益级STAGE2的输入端,第二级数字控制增益级STAGE2的输出端接模拟控制增益级STAGE3的输入端,模拟控制增益级STAGE3的输出端输出最终信号;同时第一级数字控制增益级STAGE1的输出端接第一级共模负反馈电路CMFB1的输入端,第一级共模负反馈电路CMFB1的输出端接第一级数字控制增益级STAGE1的CMFB_OUT端;第二级数字控制增益级STAGE2的输出端接第二级共模负反馈电路CMFB2的输入端,第二级共模负反馈电路CMFB2的输出端接第二级数字控制增益级STAGE2的CMFB_OUT端;两级数字控制增益级STAGE1和STAGE2实现增益的粗调节,两级共模负反馈电路CMFB1和CMFB2实现每一级输出共模电平的钳位,模拟控制增益级STAGE3实现增益的细调节,减小增益步进和增益误差。
数字控制增益级电路包括40个NMOS管,2个PMOS管,其中NM1、NM2、NM3、NM4和NM13、NM14、NM15、NM16分别构成主输入支路和主负载支路。NM5、NM6、NM7、NM8和NM9、NM10、NM11、NM12分别构成由数字控制信号S0、控制的输入阵列和负载阵列,输入阵列和负载阵列各4组,分别由S0、S1、S2、S3和其相反信号控制。阵列中晶体管尺寸逐级倍增,构成1:2:4:8的比例。由于各组阵列中的结构相同,为简化描述,均以第一组阵列为例。NM1的漏极接NM2的源极,NM2的栅极接电源VDD,NM2的漏极接NM3和NM4的源极。NM5的漏极接NM6的源极,NM6的栅极接S0,NM6的漏极接NM7和NM8的源极。NM3、NM8的漏极相连,NM3、NM8的栅极与输入信号VIN+相连。NM4、NM7的漏极相连,NM4、NM7的栅极与输入信号VIN-相连。NM13的漏极接NM14的源极,NM14的栅极接电源VDD,NM14的漏极接NM15和NM16的源极。NM9的漏极接NM10的源极,NM10的栅极接NM10的漏极接NM11和NM12的源极。NM11、NM12、NM15、NM16的栅极与漏极相连,构成二极管连接。NM11、NM16的漏极相连,NM12、NM15的漏极相连。NM1、NM5、NM9、NM13的栅极相连。PMOS电流源PM0、PM1的源极接VDD,PM0、PM1的栅极与共模负反馈电路输出CMFB_OUT相连。PM0的漏极与NM4、NM7的漏极相连,构成反相输出VO-,PM1的漏极与NM12、NM15的漏极相连,构成正相输出VO+。
共模负反馈电路包括NMOS管NM17、NM18、NM19、NM20、NM21和PMOS管PM2、PM3。NM17的漏极接NM18、NM19、NM20、NM21的源极,NM17的栅极接NM19、NM20的栅极,并与共模参考电压VCM相连。VCM既作为NM19、NM20的栅极输入,又作为尾电流源NM17的偏置电压。NM18、NM21、PM3的漏极相连,NM19、NM20、PM2的漏极相连,构成输出CMFB_OUT。PM2、PM3的源极接VDD。PM2的栅极接PM3的栅极,PM3的栅极和漏极相连,形成二极管连接。
模拟控制增益级电路包括NMOS管NM22、NM23、NM24和PMOS管PM4、PM5、PM6、PM7。其中NM22栅极接偏置电压VBIAS,漏极接NM23、NM24的源极。NM23、NM24的栅极分别接收前级差分输出VO2+、VO2-。PM4、PM7为二极管连接,PM4的漏极接PM5的漏极,PM7的漏极接PM6的漏极,PM5、PM6的栅极均与模拟控制信号Analog_con相连。PM4、PM5、PM6、PM7的源极接VDD。NM23的漏极接PM4、PM5的漏极,构成差分输出VOUT-。NM24的漏极接PM6、PM7的漏极,构成差分输出VOUT+。
S0、S1、S2、S3及其相反信号分别控制接入电路的输入阵列和负载阵列,当Digtal_con<S3:S0>为1111时,输入阵列全部接入电路,负载阵列全部断开,此时对应可编程增益放大器的最大增益;当Digtal_con<S3:S0>为0000时,输入阵列全部断开,负载阵列全部接入电路,此时对应可编程放大器的最小增益。一级数字控制增益级能够实现20dB的增益范围,两级级联可以实现40dB的增益范围。共模负反馈电路通过采样每一级的输出共模电压,与参考电压VCM比较,并通过共模负反馈环路稳定输出共模电压。为了补偿两级数字控制增益级级联后增益步长不恒定、增益精度低的情况,加入一级模拟控制增益级。模拟控制增益级提供的±2dB左右的增益范围,可以有效地提高整体放大器的增益精度,减小增益步长。
如图2所示,在数字控制增益级中,通过配置S0、S1、S2、S3及其相反信号 分别控制接入电路的输入阵列和负载阵列,从而改变增益。当Digtal_con<S3:S0>为1111时,对应最大增益;当Digtal_con<S3:S0>为0000时,对应最小增益。NM2、NM14的栅极接VDD,有助于提高电路匹配,提高增益精度。PM0、PM1的栅极与共模负反馈电路的输出相连,在共模负反馈环路作用下,CMFB_OUT动态变化调节PM0、PM1的电流,使输出共模电压与参考共模电压VCM相等。
如图3所示,为共模负反馈电路,其中参考共模电平VCM由片外电压源提供。工作原理:例如当输出共模电平升高时,流过NM18、NM21的电流大于流过NM19、NM20的电流,此时PM2、PM3的栅极电压下降,CMFB_OUT上升,最终导致数字控制增益级中PM0、PM1漏极电压下降,即输出共模电压下降。
如图4所示,为模拟控制增益级,其中VBIAS为外接偏置电压,保证电路正常工作。假设PM5、PM6工作在饱和区,增效输出阻抗约等于PM4、PM7跨导的倒数。当Analog_con增加时,通过PM4、PM7的电流增加,使其跨导增加,从而导致增益下降;反之则增益上升。由于PM4、PM7的二极管连接方式,模拟控制增益级的输出共模电压是确定的,因此无需共模负反馈电路。
如图5所示,为将可编程增益放大器的增益范围配置在-40~0dB时的增益曲线。数字控制字Digtal_con<S3:S0>从0000变化至1111,同时调整模拟控制信号Analog_con,使增益步长保持在2dB,增益误差小于1dB。
Claims (4)
1.一种无电阻网络可编程增益放大器电路,其特征在于,包括:两级数字控制增益级STAGE1和STAGE2,两级共模负反馈电路CMFB1和CMFB2,模拟控制增益级STAGE3;
输入信号接第一级数字控制增益级STAGE1的输入端,第一级数字控制增益级STAGE1的输出端接第二级数字控制增益级STAGE2的输入端,第二级数字控制增益级STAGE2的输出端接模拟控制增益级STAGE3的输入端,模拟控制增益级STAGE3的输出端输出最终信号;同时第一级数字控制增益级STAGE1的输出端接第一级共模负反馈电路CMFB1的输入端,第一级共模负反馈电路CMFB1的输出端接第一级数字控制增益级STAGE1的CMFB_OUT端;第二级数字控制增益级STAGE2的输出端接第二级共模负反馈电路CMFB2的输入端,第二级共模负反馈电路CMFB2的输出端接第二级数字控制增益级STAGE2的CMFB_OUT端;
数字控制增益级电路包括40个NMOS管,2个PMOS管,其中NM1、NM2、NM3、NM4和NM13、NM14、NM15、NM16分别构成主输入支路和主负载支路;NM5、NM6、NM7、NM8和NM9、NM10、NM11、NM12分别构成由数字控制信号S0、控制的输入阵列和负载阵列;NM1的漏极接NM2的源极,NM2的栅极接电源VDD,NM2的漏极接NM3和NM4的源极;NM5的漏极接NM6的源极,NM6的栅极接S0,NM6的漏极接NM7和NM8的源极;NM3、NM8的漏极相连,NM3、NM8的栅极与输入信号VIN+相连;NM4、NM7的漏极相连,NM4、NM7的栅极与输入信号VIN-相连;NM13的漏极接NM14的源极,NM14的栅极接电源VDD,NM14的漏极接NM15和NM16的源极;NM9的漏极接NM10的源极,NM10的栅极接NM10的漏极接NM11和NM12的源极;NM11、NM12、NM15、NM16的栅极与漏极相连,构成二极管连接;NM11、NM16的漏极相连,NM12、NM15的漏极相连;NM1、NM5、NM9、NM13的栅极相连;PMOS电流源PM0、PM1的源极接VDD,PM0、PM1的栅极与共模负反馈电路输出CMFB_OUT相连;PM0的漏极与NM4、NM7的漏极相连,构成反相输出VO-,PM1的漏极与NM12、NM15的漏极相连,构成正相输出VO+;
两级数字控制增益级STAGE1和STAGE2实现增益的粗调节,两级共模负反馈电路CMFB1和CMFB2实现每一级输出共模电平的钳位,模拟控制增益级STAGE3实现增益的细调节,减小增益步进和增益误差。
3.如权利要求1所述的无电阻网络可编程增益放大器电路,其特征在于,共模负反馈电路包括NMOS管NM17、NM18、NM19、NM20、NM21和PMOS管PM2、PM3;NM17的漏极接NM18、NM19、NM20、NM21的源极,NM17的栅极接NM19、NM20的栅极,并与共模参考电压VCM相连;VCM既作为NM19、NM20的栅极输入,又作为尾电流源NM17的偏置电压;NM18、NM21、PM3的漏极相连,NM19、NM20、PM2的漏极相连,构成输出CMFB_OUT;PM2、PM3的源极接VDD;PM2的栅极接PM3的栅极,PM3的栅极和漏极相连,形成二极管连接。
4.如权利要求1所述的无电阻网络可编程增益放大器电路,其特征在于,模拟控制增益级电路包括NMOS管NM22、NM23、NM24和PMOS管PM4、PM5、PM6、PM7;其中NM22栅极接偏置电压VBIAS,漏极接NM23、NM24的源极;NM23、NM24的栅极分别接收前级差分输出VO2+、VO2-;PM4、PM7为二极管连接,PM4的漏极接PM5的漏极,PM7的漏极接PM6的漏极,PM5、PM6的栅极均与模拟控制信号Analog_con相连;PM4、PM5、PM6、PM7的源极接VDD;NM23的漏极接PM4、PM5的漏极,构成差分输出VOUT-;NM24的漏极接PM6、PM7的漏极,构成差分输出VOUT+。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810648776.2A CN109067371B (zh) | 2018-06-22 | 2018-06-22 | 一种无电阻网络可编程增益放大器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810648776.2A CN109067371B (zh) | 2018-06-22 | 2018-06-22 | 一种无电阻网络可编程增益放大器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109067371A CN109067371A (zh) | 2018-12-21 |
CN109067371B true CN109067371B (zh) | 2021-11-12 |
Family
ID=64820676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810648776.2A Active CN109067371B (zh) | 2018-06-22 | 2018-06-22 | 一种无电阻网络可编程增益放大器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109067371B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111030624B (zh) * | 2019-12-31 | 2024-05-10 | 江苏润石科技有限公司 | 共模抑制比可配置的仪表放大器及其配置方法 |
CN111130475B (zh) * | 2019-12-31 | 2024-05-10 | 江苏润石科技有限公司 | 增益误差可配置的仪表放大器及其配置方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106160684A (zh) * | 2016-07-05 | 2016-11-23 | 天津大学 | 一种高线性度可变增益放大器 |
CN106953606A (zh) * | 2017-03-20 | 2017-07-14 | 中国科学院微电子研究所 | 全差分放大器及应用其的余量增益电路 |
CN107276548A (zh) * | 2016-04-07 | 2017-10-20 | 江西云晖生物芯片技术有限公司 | 一种next系列产品cmos自动增益控制电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602246B2 (en) * | 2004-06-02 | 2009-10-13 | Qualcomm, Incorporated | General-purpose wideband amplifier |
-
2018
- 2018-06-22 CN CN201810648776.2A patent/CN109067371B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107276548A (zh) * | 2016-04-07 | 2017-10-20 | 江西云晖生物芯片技术有限公司 | 一种next系列产品cmos自动增益控制电路 |
CN106160684A (zh) * | 2016-07-05 | 2016-11-23 | 天津大学 | 一种高线性度可变增益放大器 |
CN106953606A (zh) * | 2017-03-20 | 2017-07-14 | 中国科学院微电子研究所 | 全差分放大器及应用其的余量增益电路 |
Non-Patent Citations (2)
Title |
---|
应用于CMOS图像传感器的低功耗DPGA设计;姚素英等;《天津大学学报》;20111031;第44卷(第10期);第865-871页 * |
马力等.带有二进制开关和恒跨导偏置的信号求和型可编程增益放大器.《 Journal of Southeast University(English Edition)》.2017,第33卷(第02期), * |
Also Published As
Publication number | Publication date |
---|---|
CN109067371A (zh) | 2018-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558611B2 (en) | Peaking amplifier with capacitively-coupled parallel input stages | |
EP0663719B1 (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
KR100648379B1 (ko) | 가변이득 증폭기 및 가변이득 증폭 모듈 | |
US7642853B2 (en) | High-swing operational amplifier output stage using adaptive biasing | |
US8102209B2 (en) | CMOS variable gain amplifier | |
US9553548B2 (en) | Low drop out voltage regulator and method therefor | |
CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
US7999612B2 (en) | Operational amplifier having DC offset cancellation capability | |
CN109067371B (zh) | 一种无电阻网络可编程增益放大器电路 | |
CN115395907A (zh) | 可变增益放大器 | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
CN114172467A (zh) | 一种可重配置超宽带高精度可变增益放大器核心电路 | |
US6400933B1 (en) | Amplifier | |
US8179198B2 (en) | Variable gain amplifier having automatic power consumption optimization | |
US10122337B2 (en) | Programmable gain amplifier | |
US9847758B2 (en) | Low noise amplifier | |
US9246455B2 (en) | Three stage amplifier | |
CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
CN111697936B (zh) | 一种低功耗互补型数字可变增益放大器 | |
KR101620683B1 (ko) | 전력 변환이 가능한 캐스코드 증폭기 | |
KR100857223B1 (ko) | 가변 이득 증폭기 | |
KR20040050591A (ko) | 가변 이득 증폭기 | |
KR20050073755A (ko) | 차동증폭기 | |
CN219980789U (zh) | 运算放大电路及运算放大芯片 | |
US20230055295A1 (en) | Low-noise amplifier (lna) with high power supply rejection ratio (psrr) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |