CN101593758B - 驱动电路、有源矩阵基板和液晶显示装置 - Google Patents

驱动电路、有源矩阵基板和液晶显示装置 Download PDF

Info

Publication number
CN101593758B
CN101593758B CN200910202851.3A CN200910202851A CN101593758B CN 101593758 B CN101593758 B CN 101593758B CN 200910202851 A CN200910202851 A CN 200910202851A CN 101593758 B CN101593758 B CN 101593758B
Authority
CN
China
Prior art keywords
voltage
drive circuit
cut
gate electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910202851.3A
Other languages
English (en)
Other versions
CN101593758A (zh
Inventor
是成贵弘
盐田国弘
斋藤总一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN101593758A publication Critical patent/CN101593758A/zh
Application granted granted Critical
Publication of CN101593758B publication Critical patent/CN101593758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种驱动电路、有源矩阵基板和液晶显示装置，其中采用简单的制造步骤，实现由单一导电类型的TFT构成的驱动电路所要求的TFT的截止漏电流。TFT的源区和漏区的杂质浓度设置在2*1018cm-3至2*1019cm-3之间，因此，即使是在单一栅电极的结构中，TFT的截止漏电流也能充分地减小。

Description

驱动电路、有源矩阵基板和液晶显示装置
相关申请的交叉引用
本申请基于并要求2008年5月28日提交的日本专利申请No.2008-140166的优先权益，通过引用将其公开内容全部包含在本文中。
技术领域
本发明涉及由薄膜晶体管构成的驱动电路、有源矩阵基板和采用它们的液晶显示装置，以及减小薄膜晶体管的截止漏电流的方法。在下文中，薄膜晶体管以TFT指代。
背景技术
在有源矩阵显示装置中，TFT形成在透明基板例如玻璃或石英上，并用作像素的开关。当TFT在预定电压写入像素电极之后被断开时，用作像素开关的TFT须保持这个电压直至下一次写入。但是，如果TFT的截止漏电流较大，则写入的电压经由TFT就会下降，使得对比度等等减弱。
当今，已开发出在玻璃基板上不仅形成像素晶体管而且形成若干驱动电路的技术。在这一技术中，n-沟道型或p-沟道型TFT被选用作像素晶体管，而CMOS(互补型金属氧化物半导体)电路则常用作驱动电路。虽然为保持上述电压要求像素晶体管有低的截止漏电流特性，但构成驱动电路的CMOS电路一般不要求有像素晶体管那样低的截止漏电流特性。
在使用CMOS电路作为驱动电路的情况下，为了减小像素晶体管的截止漏电流，已经知道一种减少包含在源区或漏区的杂质的技术(例如参见日本专利特许公开No.2005-223347和No.2003-115498)。当在同一基板上形成像素晶体管和CMOS驱动电路时，需要作多次处理，因为形成n-沟道型和p-沟道型TFT。因此，为了减少处理，已经开发出了使用导电类型与像素晶体管相同的TFT形成驱动电路的技术(例如参见日本专利特许公开No.2006-351165)。
为了只使用单一导电类型的TFT实现驱动电路，常使用一种叫做自举(bootstrap)的技术。在这一技术中，已经知道当驱动电路的截止漏电流大的时候，不能输出预期的驱动电压，如后面所要叙述的。因此，在仅包含单一导电类型的TFT的驱动电路中，要求它的截止漏电流足够地减小。例如，在用CMOS形成驱动电路的情况下，当TFT的截止漏电流为1*10-6A或更低时，一般能防止错误操作。与此同时，在仅用单一导电类型的TFT实现驱动电路的自举技术中，不能输出预期的标准电压，除非TFT的截止漏电流为1*10-8A或更低。否则，引起错误操作的风险增加。因此，在用单一导电类型的TFT形成所有像素晶体管和驱动电路的情况下，必不可少的是不仅要减小像素晶体管的TFT的截止漏电流，而且要减小驱动电路的TFT的截止漏电流。
单一漏结构的TFT有着截止漏电流大的问题。截止漏电流是由从硅的价带到导带所发生的隧道现象引起的，这是因为当晶体管处于截止状态时漏区末端电场变得特别强的缘故。此外，由于多晶硅所特有的贯穿隙内能级的隧道现象引发这个问题，便存在这样一个问题，即在玻璃基板上形成的多晶硅TFT中的截止漏电流特别大。为了解决这个问题，通过在漏区末端也就是沟道区和漏区之间提供LDD(轻掺杂漏)区以抑制漏区末端的电场，一般可减小截止漏电流。
但是，实现LDD结构的制造方法包括以下步骤：在玻璃基板上形成基础膜，在其上淀积硅膜；通过热处理例如激光退火使硅膜多晶化，在其上淀积栅极绝缘膜，用光致抗蚀剂作掩模掺入杂质形成源区和漏区，形成栅电极，用栅电极作掩模掺入具有与源区和漏区杂质相同极性的低浓度杂质形成LDD区，形成层间绝缘膜，应用热处理以激活源区和漏区以及LDD区中的杂质，将它们暴露于氢化等离子体中以使它们与氢化合；以及在源区、漏区和栅电极上面的层间绝缘膜和栅极绝缘膜中形成连接过道并且连接金属线。因此，为了实现LDD结构，必须至少在形成栅极线之后进行激活，并且激活温度应低于栅极材料的熔点。
作为别的减小截止漏电流的技术，已知的一种技术是其中栅极简单地串联排列为双栅极或三栅极的结构，并在各个栅极之间掺入杂质。这种结构等效于串联排列多个晶体管的结构，其目的是将加在一个晶体管的漏极电压分配给多个晶体管，以便减小截止漏电流。然而，在这一技术中，虽然漏极电压的分配使电压电阻性能在导通状态下能得到改善，但因为在截止状态下更大的电压被分配给晶体管漏极侧，所以漏电流的减小不是明显有效的。
如上所述，因为在单一漏结构中截止漏电流大，所以通常采用LDD结构来抑制截止漏电流。那样的话，包含下面两个问题。一个问题是简单地增加步骤数量，因为包含一个LDD步骤。
第二个问题是，由于LDD结构是在栅极形成以后使用栅电极作掩模掺入杂质形成的，所以需要在栅电极形成以后进行激活热处理和氢化处理。因此，在栅极形成以后进行激活(热处理)和氢化时，栅电极下面的部分即沟道区的重组是不充分的。这是因为由热应力等等引起的非均匀应力作用于栅极下面的部分，以及氢原子团的扩散被栅电极阻挡。
另一方面，在不包括LDD结构的单一漏结构中，由于只需要进行源区和漏区的激活(热处理)，所以能在栅电极形成之前进行激活和氢化。
另外，在为了降低制造成本而减少步骤只用导电类型与像素晶体管相同的TFT形成驱动电路的结构中，必须减小与像素晶体管和驱动电路两者有关的TFT的截止漏电流，如果有可能，最好减小所有TFT的截止漏电流。在CMOS驱动电路中，可充分减小至少与像素晶体管有关的截止漏电流。
发明内容
本发明的一个示例性目的是提供一种驱动电路，其能以简单的制造步骤实现单一导电类型的TFT构成的驱动电路所要求的TFT截止漏电流。
根据本发明的一个示例性方面的驱动电路，是一种包括单一导电类型的薄膜晶体管的驱动电路，其中薄膜晶体管的源区和漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间。
附图说明
图1是根据第一实施例的驱动电路的TFT截面图；
图2是具有与图1所示TFT相同的基本结构的TFT截止漏电流和导通状态电流与S/D杂质浓度的关系曲线图；
图3是具有与图1所示TFT相同的基本结构的TFT截止漏电流和导通状态电流与栅极结构的关系曲线图；
图4是根据第二实施例的驱动电路的TFT截面图；
图5是根据第三实施例的驱动电路的TFT截面图；
图6是根据第四实施例的驱动电路的TFT截面图；
图7是根据第五实施例的有源矩阵基板和液晶显示装置的方框图和电路图；
图8是构成图7栅极线驱动电路的扫描电路的方框图；
图9是构成图8扫描电路的移位寄存器的电路图；
图10是图9的移位寄存器的操作时序图；
图11是根据第六实施例的减小TFT截止漏电流的方法的效果曲线图；
图12是根据第七实施例的减小TFT截止漏电流的方法的效果曲线图；
图13是根据第八实施例的有源矩阵基板的第一实例的方框图；
图14是根据第八实施例的有源矩阵基板的第二实例的方框图；
图15是根据第九实施例的有源矩阵基板的第一实例的方框图；
图16是根据第九实施例的有源矩阵基板的第二实例的方框图；以及
图17是根据第十实施例的有源矩阵基板的方框图。
具体实施方式
下面将基于附图对本发明的实施例进行详细描述。
(第一实施例)
图1是根据本发明第一实施例的驱动电路中的TFT截面图。图2是具有与图1TFT相同的基本结构的TFT的截止漏电流和导通状态电流与S/D杂质浓度的关系曲线图。图3是具有与图1TFT相同的基本结构的TFT的截止漏电流和导通状态电流与栅极结构的关系曲线图。下面将基于这些附图进行描述。注意，“S/D”是英文“source region anddrain region(源区和漏区)”的缩写。
虽然图1中所示的TFT10是像素晶体管，但本实施例的驱动电路是由具有与TFT10相同的基本结构的TFT构成的。换句话说，本实施例的驱动电路由单一导电类型的TFT10构成，形成有源矩阵基板29的一部分。在TFT10中，源区17和漏区18的杂质浓度在2*1018cm-3至2*1019cm-3之间。TFT10具有一种结构，其中硅膜14、栅极绝缘膜15和栅电极16按顺序层叠。源区17和漏区18在硅膜14中形成。由TFT10构成的驱动电路是一种例如由自举扫描电路制成的栅极线驱动电路。
参考图2，垂直轴表示截止漏电流(A)和导通状态电流(A)。例如，垂直轴上的1E-10表示1*10-10。图2中的水平轴示出的不是设定的剂量，而是在硅膜14中作为有效剂量的有效杂质浓度(cm-3)。图2中的TFT是p-沟道型，具有单一的漏结构，这些都与TFT10相同。TFT的尺寸如下：沟道宽度和沟道长度分别为4μm，栅极绝缘膜的膜厚度为120nm，多晶硅膜的膜厚度为50nm。当漏电压为-10V且栅电压为+5V时，“截止漏电流”是漏极电流。当漏电压为-10V且栅电压为-10V时，“导通状态电流”是漏极电流。此外，所用杂质是硼。
从图2显然可见，当S/D杂质浓度为2*1019cm-3或更低时，截止漏电流迅速减小。这意味着使S/D杂质浓度为2*1019cm-3或更低能得到显著的效果。注意，当S/D杂质浓度变成2*1018cm-3或更低时，截止漏电流变成约20pA或更小，而导通状态电流则显著减小，这可能引起晶体管操作上的问题。就此而论，S/D杂质浓度优选地在2*1018cm-3至2*1019cm-3之间。
如上所述，根据本实施例，如果使TFT10的源区17和漏区18的杂质浓度在2*1018cm-3至2*1019cm-3之间，则TFT10的截止漏电流充分减小，即使是单栅结构。因此，用单一导电类型的TFT10构成的驱动电路所要求的TFT10的截止漏电流，可以通过简单的制造步骤得以实现。另外，本实施例的TFT10那样的单一漏结构具有一个优点，当光辐射时引起的光漏电流比LDD结构的光漏电流小。因此，采用低S/D剂量的单一漏结构，也能获得减小光漏电流的优点。
参考图3，垂直轴表示截止漏电流(A)和导通状态电流(A)。图3中的水平轴自左至右表示具有单栅结构、双栅结构和三栅结构的各TFT。每个TFT都是p-沟道型，其中S/D杂质浓度为4*1018cm-3。单栅结构的TFT具有与图1中的TFT10相同的基本结构。双栅结构的TFT除了两个栅电极串联排列以外，具有与单栅结构的TFT相同的结构。三栅结构的TFT除了三个栅电极串联排列以外，具有与单栅结构的TFT相同的结构。测量截止漏电流和导通状态电流的条件与图2的情况相同。
从图3显然可见，双栅结构和三栅结构与单栅结构相比，可以抑制更大的截止漏电流。从这个结果明显看出，TFT可以是四栅型，进而可以具有更多数目的栅电极。
下面，将利用图1描述TFT10的制造方法。
首先，在透明绝缘基板11上，顺序层叠基础氮化物膜12和基础氧化物膜13，并在其上淀积硅膜14。在这一阶段，通过离子掺杂，按需要将确定沟道浓度的杂质掺入硅膜14。然后，对硅膜14进行热处理例如激光退火使其多晶化。接着，为了电气分离多个晶体管，利用光刻技术将硅膜14构图成岛形，然后淀积栅极绝缘膜15。接着，淀积栅电极材料并采用光刻技术形成栅电极16。
然后，以栅电极16作掩模进行离子掺杂，将低浓度的硼掺入硅膜14。作为离子掺杂的条件，加速电压为80kev，设定剂量在5*1012cm-2和2*1014cm-2之间的范围内。因此，杂质浓度在1*1018cm-3与4*1019cm-3(优选地在2*1018cm-3与2*1019cm-3之间)之间时形成源区17和漏区18。
接着，淀积层间绝缘膜19，为了主要激活源区17和漏区18，以450℃进行热处理。然后，通过将整个基板暴露于氢化等离子体中进行氢化。在这一阶段，特别促进终止存在于由多晶硅制成的硅膜14的晶界的悬空键，以及终止存在于硅膜14与栅极绝缘膜15之间边界的悬空键，以改善电流传输特性。接着，在源区17和漏区18上面形成接触孔20，并在其上形成导线21和22以及绝缘膜23和24。与源区17连接的导线21和22用作源电极27，与漏区18连接的导线21和22用作漏电极28。
最后，在导线22的上面形成接触孔25，并在其上进一步形成导线26。由此，包含TFT10的有源矩阵基板29完全形成。
采用上述制造步骤制造的p-沟道型TFT10的特性如图2和3所示。结果发现，用2*1019cm-3或更小的有效硼浓度能显著地抑制TFT10的截止漏电流。
下面将描述根据本实施例的驱动电路的操作和效果。
在本实施例中，其中降低了S/D杂质浓度的TFT10用于每一个p-沟道型像素晶体管和由p-沟道型TFT构成的驱动电路。因此，由于在每一TFT10处于截止状态下，漏极末端的电场能变弱，所以能抑制从价带至导带的隧道现象。
S/D杂质浓度指的是注入硅膜14中的源区17和漏区18中的杂质(掺杂剂)浓度。根据本TFT10，可以抑制在玻璃基板上形成的多晶硅所特有的经过隙内能级的隧道现象。因此，在沟道区14a与漏区18之间不提供LDD区域，也能减小截止漏电流。由于当S/D杂质浓度降低时寄生电阻增加，所以S/D杂质浓度不能盲目地减小。但是，通过在源区17和漏区18上叠加栅电极16，可以抑制寄生电阻的增加(参见第二实施例)。
如上所述，根据本实施例，在驱动电路也是由具有与像素晶体管相同的导电类型的TFT组成的结构中，使与像素晶体管和驱动电路两者有关的TFT(优选地使所有的TFT)的S/D杂质浓度为2*1019cm-3或更小，可以减小截止漏电流。此外，通过使用S/D杂质浓度小的双栅结构或三栅结构，可以进一步减小截止漏电流。
当截止漏电流大的时候，写入像素存储电容器和像素电容器的电压变得较低，引起对比度较低、亮点缺陷、暗点缺陷、栅极线驱动电路故障等等问题。但是采用本实施例的结构，这些问题能得到解决。注意，如果S/D杂质浓度进一步减小至2*1018cm-3或更小，则导通状态电流将显著地减小，从而引起晶体管操作的问题。
如上所述，根据本实施例，通过以低S/D剂量降低S/D杂质浓度，可以减小截止漏电流从而抑制漏区末端的电场。但是，这会使源区17和漏区18的电阻增加。也就是说，由于寄生电阻增加，导通状态电流的减小可能成为一个问题。尽可能地避免这个问题的一种方法是老化，这将在后面的第六和第七实施例中进行描述。
除上述方法外，还能用一些其他方法来解决。第一个方法是与沟道区14a的宽度相比，增加源区17和漏区18的宽度，以便尽可能地减小寄生电阻。第二个方法是减小从沟道区14a与源区17和漏区18之间的边界所形成的结区至接触孔20的距离，尽可能达到避免由制造容差引起问题的程度。第三个方法是尽可能地加大接触孔20的直径。具体地说，第三个方法是将接触孔20的直径加大至与沟道宽度同样长，优选地大于沟道宽度。特别是，关于接触孔20的形状，这种方法是在沟道宽度方向上增加的长度，比在沟道长度方向上增加的长度更长。
虽然在本实施例中使用的杂质是硼，但当然也可以使用第三族的其他元素。另外，虽然TFT10为p-沟道型，但是采用n-沟道型也可以实现同样的操作和效果。
作为根据本发明的一个示例性优点，TFT的源区与漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间，可以显著地减小截止漏电流，即使采用单栅结构。因此，可以用简单的制造步骤实现由单一导电类型的TFT构成的驱动电路所要求的TFT截止漏电流。
(第二实施例)
图4是根据本发明第二实施例的驱动电路中的TFT截面图。下面将基于图4进行描述。注意，与图1中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
虽然图4中所示的TFT30是像素晶体管，但本实施例的驱动电路是由具有与TFT30相同的基本结构的TFT构成的。换句话说，本实施例的驱动电路是由单一导电类型的TFT30构成，形成有源矩阵基板39的一部分。在TFT30中，源区17和漏区18的杂质浓度在2*1018cm-3至2*1019cm-3之间。此外，TFT30具有的结构是，其中硅膜14、栅极绝缘膜15和栅电极36按顺序层叠，栅电极36的至少一部分和在硅膜14中形成的源区17和漏区18的至少一部分，经过栅极绝缘膜15重叠。因此，由于在栅极绝缘膜15下面的沟道直接连接源区17或漏区18，所以源电阻或漏电阻减小。由TFT30构成的驱动电路例如是自举扫描电路制成的栅极线驱动电路。
下面将描述TFT30的制造方法。
在本实施例中，在形成栅电极36之前，利用光致抗蚀剂作掩模掺入低浓度硼，由此形成源区17和漏区18。这意味着，在淀积栅极绝缘膜15之前，利用光致抗蚀剂作掩模通过离子掺杂掺入低浓度硼，从而形成源区17和漏区18。此时杂质浓度在1*1018cm-3至4*1019cm-3之间，优选地在2*1018cm-3至2*1019cm-3之间。
也可接受的是，在掺杂之前形成牺性层，并在掺杂以后添加除去牺性层的处理。由于牺性层的厚度通常是薄的，所以使用例如20kev的加速电压进行离子掺杂，因为所谓经过的氧化物膜是薄的。在这种情况下，在构成栅电极36之前，可进行450℃的热处理以激活源区17和漏区18，随后进行氢化。
然后，形成栅电极36。此时，因为栅电极36与源区17和漏区18重叠，所以也能获得用于形成源区17和漏区18的光致抗蚀剂与用于形成栅电极36的光致抗蚀剂之间位移减小的辅助效果。
注意，即使在本实施例中，也能在淀积层间绝缘膜19之后进行激活处理和氢化处理，这与第一实施例相同。由此，包含TFT30的有源矩阵基板39完全形成。
即使在如上所述形成的TFT30中，当以水平轴表示有效硼浓度或栅结构，对截止漏电流等进行测量时，得到了与图2和3所示相同的特性。因此，在TFT30中，用2*1019cm-3或更低的S/D杂质浓度能显著地抑制截止漏电流。
除此以外，因为在源区17和漏区18中经过栅极绝缘膜15与栅电极36重叠的部分，在TFT30导通状态下不起寄生电阻的作用(电阻降低)，所以能抑制导通状态电流的下降。因此，根据本实施例，可以得到包含具有高驱动能力的TFT驱动电路，同时能抑制截止漏电流。本实施例的其他结构、操作和效果与第一实施例相同。
(第三实施例)
图5是根据本发明第三实施例的TFT截面图。下面将基于图5进行描述。注意，与图1中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
虽然图5所示的TFT40是像素晶体管，但本实施例的驱动电路由具有与TFT40相同的基本结构的TFT构成。换句话说，本实施例的驱动电路是由单一导电类型的TFT40构成的，形成有源矩阵基板49的一部分。在TFT40中，源区17和漏区18的杂质浓度在2*1018cm-3至2*1019cm-3之间。此外，TFT40具有的结构是，其中辅助栅电极46、辅助栅极绝缘膜43、硅膜14、栅极绝缘膜15和栅电极16按顺序层叠，并且辅助栅电极46的至少一部分与在硅膜14中形成的源区17和漏区18的至少一部分经过辅助栅极绝缘膜43重叠。辅助栅电极46和栅电极16通过未示出部分的导体相互连接以致电短路。由TFT40构成的驱动电路是例如由自举扫描电路制成的栅极线驱动电路。
在本实施例中，为了抑制由低S/D剂量引起的导通状态电流减小，除栅电极16以外，还提供有辅助栅电极46。经过辅助栅极绝缘膜43，辅助栅电极46设置在相对于硅膜14与栅电极16相对的侧面。换句话说，本实施例这样配置以致施加到栅电极16上的同一电压也施加到另一辅助栅电极46上。根据本实施例，因为沟道除了在硅膜14a的栅电极16侧形成以外，也在辅助栅电极46侧形成，所以即使源区17和漏区18中杂质的掺入量减少，也能抑制导通状态电流的降低。本实施例的其他结构、操作和效果与第一实施例相同。
(第四实施例)
图6是根据本发明第四实施例的驱动电路的TFT截面图。下面将基于图6进行描述。注意图4和5中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
虽然图6中所示的TFT50是像素晶体管，但是本实施例的驱动电路是由具有与TFT50相同的基本结构的TFT构成的。换句话说，本实施例的驱动电路是由单一导电类型的TFT50构成的，形成有源矩阵基板59的一部分。在TFT50中，源区17和漏区18的杂质浓度在2*1018cm-3至2*1019cm-3之间。此外，TFT50具有的结构是，其中辅助栅电极46、辅助栅极绝缘膜43、硅膜14、栅极绝缘膜15和栅电极36按顺序层叠，并且栅电极36的至少一部分与源区17和漏区18的至少一部分通过栅极绝缘膜15重叠，辅助栅电极46的至少一部分与源区17和漏区18的至少一部分通过辅助栅极绝缘膜43重叠。源区17和漏区18在硅膜14中形成。辅助栅电极46和栅电极36通过未示出部分的导体相互连接以致电短路。由TFT50构成的驱动电路是由例如自举扫描电路制成的栅极线驱动电路。
经过辅助栅极绝缘膜43，辅助栅电极46设置在相对于硅膜14与栅电极36相对的侧面。栅电极36经过栅极绝缘膜15与源区17和漏区18重叠。因此，当接通电压施加到栅电极36时，重叠的源区17和漏区18的载流子浓度增加以致源区17和漏区18中的电阻下降。根据本实施例，即使源区17和漏区18中的杂质掺入量减少，也能抑制导通状态电流的降低。本实施例的其他结构、操作和效果与第二和第三实施例相同。
(第五实施例)
下面将基于图7至10描述根据本发明第五实施例的有源矩阵基板和液晶显示装置。
如图7所示，本实施例的有源矩阵基板8基本上包括多条栅极线G1至Gn，多条数据线S1至Sm，设置在栅极线G1至Gn与数据线S1至Sm之间的各个节点上的像素晶体管4，以及将驱动电压顺序施加到栅极线G1至Gn的栅极线驱动电路2。栅极线驱动电路2是上述第一至第四实施例的驱动电路中的一个。构成像素晶体管4和栅极线驱动电路2的TFT是p-沟道型TFT，并且该p-沟道型TFT的源区和漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间。
如图7所示，本实施例的液晶显示装置9，包括有源矩阵基板8，与有源矩阵基板8相对的对置基板(公共电极9)，以及***对置基板和有源矩阵基板8之间的液晶(像素电容器6)。
下面将详细描述有源矩阵基板8和液晶显示装置9。
如图7所示，有源矩阵基板8包括像素单元1，栅极线驱动电路2和数据线驱动电路3。像素单元1、栅极线驱动电路2和数据线驱动电路3仅由在同一玻璃基板上的p-沟道型TFT构成。
在像素单元1中，栅极线G1至Gn和数据线S1至Sm相互形成直角。各栅极线G1至Gn与栅极线驱动电路2的相应端子相连。各数据线S1至Sm与数据线驱动电路3的相应端子相连。在像素单元1的栅极线G1至Gn与数据线S1至Sm之间的每一节点上，淀积由像素晶体管4(它是多晶硅TFT)构成的像素电路、像素存储电容器5以及由液晶制成的像素电容器6。
栅极线驱动电路2由通过与像素晶体管4相同的制作工艺制造的p-沟道型TFT组成的扫描电路构成。垂直起始脉冲信号ST和时钟信号从外部输入至构成栅极线驱动电路2的扫描电路，扫描电路输出输出信号，其中垂直起始脉冲信号ST与时钟信号同步并通过一级移相。从而使连接公共栅极线的像素电路处于导通状态，结果使要输出到数据线的视频信号被收进像素电路。
图8示出栅极线驱动电路2的扫描电路的配置。两个时钟信号CL1和CL2以及垂直起始脉冲信号ST从外部输入至图8所示的栅极线驱动电路2的扫描电路。图8所示的栅极线驱动电路2的扫描电路包括串联连接的多个移位寄存器SR(SR1、SR2、SR3、SR4、……)。
在第一级移位寄存器SR1中，垂直脉冲信号ST输入至它的输入端IN，并且在第二和后随级的每一移位寄存器SR2、SR3、SR4、……中，前一级的输出信号OUT输入至输入端IN。两个时钟信号CL1和CL2也输入至各个移位寄存器。
第一级移位寄存器SR1输出一个输出信号OUT1，其中利用时钟信号CL1使垂直起始脉冲信号ST移相。下一级移位寄存器SR2输出一个输出信号OUT2，其中利用时钟信号CL2使来自移位寄存器SR1的输出移相。此后，各个输出以同样的方式与时钟信号同步移相，并且垂直起始脉冲信号ST被顺序传送。
图9示出移位寄存器SR1的内部电路。虽然图9示出的是第一级移位寄存器SR1，但是后面的移位寄存器SR2、SR3、SR4、……的电路结构除了输入的信号以外是相同的。具体地说，在移位寄存器SR2中，前一级的输出信号OUT1替代垂直起始脉冲信号ST输入至输入端IN，时钟信号CL2替代时钟信号CL1输入，而时钟信号CL1则替代时钟信号CL2输入。在每一个后面的移位寄存器中，前一级的输出信号OUT输入至输入端IN，时钟信号则在各级交替输入。
图9所示的移位寄存器SR1包括8个p-沟道型晶体管Tr1至Tr8。当垂直起始脉冲信号ST以低电平输入至输入端IN时，晶体管Tr3处于导通状态，向节点N1提供VSS电源电压。当VSS电源电压与低电平的电压相同时，向节点N1提供从低电平升高阈值Vt的电压。虽然在本实施例中VSS电源电压是与低电压相同的电压，但是该电压也可以是不同的。另外，也可以接受的是，采用输入至晶体管Tr3栅电极(输入端IN)的垂直起始脉冲信号ST代替VSS电源电压。
当来自下一级移位寄存器SR2的输出信号OUT2为低电平时，晶体管Tr5处于导通状态，向节点N3提供从低电平升高阈值Vt的电压。当时钟信号CL2为低电平时，晶体管Tr6处于导通状态，提供高电平电压(VDD电源电压)作为输出信号OUT1。当节点N1的电压为低电压(低于VSS+Vt的自举电压或低电平)时，晶体管Tr7处于导通状态，向其时钟信号CL1的电压，作为输出信号OUT1。
因为晶体管Tr6和Tr7驱动连接至移位寄存器SR1输出端的电容性负载，所以通过设置沟道宽度比其他晶体管Tr1至Tr5大一位数或更多来提高它们的电流驱动能力。当垂直起始脉冲信号ST为低电平时，晶体管Tr4处于导通状态，向节点N3提供高电平电压。当节点N3的电压为VSS+Vt时，晶体管Tr1和Tr2处于导通状态，向节点N1提供高电平电压。当节点N1为低电压(低于VSS+Vt的自举电压或低电平)时，晶体管Tr8处于导通状态，向晶体管Tr1和Tr2的连接节点即节点N2提供电压，作为输出信号OUT1。
当输出信号OUT1的电压通过晶体管Tr8提供给节点N2时，施加在晶体管Tr1和Tr2的源电极和漏电极之间的电压变成电源电压或较低(＝高电平与低电平之间的电压差)。在其他的晶体管Tr3至Tr8中，由于施加在源电极和漏电极之间的电压为电源电压或较低，所以全部晶体管Tr1至Tr8中满足电源电压或较低电压的条件。
下面将利用图10的时序描述移位寄存器的操作。在图10中，时钟信号CL1和CL2以及垂直起始脉冲信号ST的高电平电压为VDD，它们的低电平电压为VSS。
下面将参考图10描述移位寄存器SR1的操作。首先，在图10中的时刻t1，当垂直起始脉冲信号ST变成低电平时，晶体管Tr3和Tr4处于导通状态。与此同时，节点N1的电压从垂直起始脉冲信号ST的低电平电压改变至升高阈值Vt的电压。另外，节点N3变成高电平。
此时，虽然晶体管Tr7处于导通状态，但是由于时钟信号CL1为高电平，所以输出信号OUT1保持高电平。另外，由于时钟信号CL2为低电平，所以也从晶体管Tr6提供高电平电压。
然后，在时刻t2，时钟信号CL1改变至低电平。于是，因为在晶体管Tr7的栅极和漏电极以及栅极和源电极之间存在电容，所以由于每一电容自举效应，节点N1的电压降低为低于VSS+Vt的电压，以致变成低于低电平的电压。结果，阈值电压或更高的电压加在晶体管Tr7的栅电极与源电极之间。因此，晶体管Tr7保持导通状态，并提供时钟信号CL1的低电平电压作为输出信号OUT1。
然后，在时刻t3，后一级的输出信号OUT2的电压改变至低电平。于是，晶体管Tr5变成导通状态，节点N3的电压从高电平电压改变为VSS+Vt的电压，它是从低电平电压升高阈值Vt的电压。结果，晶体管Tr1和Tr2变成导通状态，节点N1的电压从低电平改变至高电平。此时，因为晶体管Tr7的栅极与源极之间的电压差变成零，所以晶体管Tr7变成非导通状态。
在时刻t3以后，因为时钟信号CL2以恒定的频率输入至晶体管Tr6，所以输出信号OUT1保持高电平。另外，由于节点N3通过晶体管Tr1和Tr2的栅极电容保持VSS+Vt的电压，直至下次低电平垂直起始脉冲信号ST输入，所以晶体管Tr1和Tr2处于导通状态。因此，节点N1的电压从下一低电平的垂直起始脉冲信号ST输入的时刻t3开始直至下一时刻t1为高电平，所以晶体管Tr7的栅极和源极之间的电压被置于零，以致晶体管Tr7处于非导通状态。
如上所述，在本驱动电路的配置中，因为每个时刻都没有电流从正电源(高电平)流向负电源(低电平)的通路，所以实现了低功耗电路。
虽然已经描述了移位寄存器SR1的操作，但是，除了输入的信号以外，将在有别于移位寄存器SR1的移位寄存器SR2、SR3、SR4、……中进行相同的操作。因此，垂直起始脉冲信号ST被顺序地移相并被移位寄存器输出。
注意，在栅极线驱动电路2中，虽然描述了“节点N3通过晶体管Tr1和Tr2的栅极电容保持VSS+Vt的电压”，但已发现，如果晶体管Tr4或Tr5的截止漏电流大的话，电压就不能保持，以致引起故障。然而，在本实施例中，通过只使用根据第一至第四实施例中的任一实施例的p-沟道型TFT，可以减小构成栅极线驱动电路2的TFT的截止漏电流，这样就能制造没有故障的高清晰度的有源矩阵基板8。
此外，即使对于像素单元1的像素晶体管4也要求截止漏电流小的特性，以便充分可靠地对像素存储电容器5和像素电容器6进行充电。比较起来，在本实施例中，因为通过只使用根据第一至第四实施例中的任一实施例所用的p-沟道型TFT，可以抑制所有TFT的截止漏电流，所以可以制造没有显示不匀和闪烁的高清晰度有源矩阵基板8。
注意，虽然本实施例的有源矩阵基板8只由p-沟道型TFT构成，但是有源矩阵基板8也可由n-沟道型TFT构成。即使那样，也能实现与本实施例相同的操作和效果。另外，有源矩阵基板8不限于液晶，也可用于如EL(电发光)的其他的显示装置。
(第六实施例)
图11是根据第六实施例的减小TFT截止漏电流的方法的效果曲线图。下面将基于图1和图11进行描述。
下面将利用图1所示的TFT10进行描述。已经知道，当深度(绝对值大)截止状态电压在源电极27和漏电极28的电位不一致的状态下施加至栅电极16时，截止漏电流减小(参见例如Technical Digest ofAM-FPD2007，PP.227-230)。这是由于漏区末端的强电场使载流子被注入或被俘获于栅极绝缘膜15或在栅极绝缘膜15和硅膜14之间的边界，所以，在那个部分产生正的固定电荷。下面将把本实施例的截止泄漏减小称为“老化效果”。因为能通过预先向栅电极16施加深度截止状态电压而获得“老化效果”，所以能制造具有截止漏电流减小的TFT10的有源矩阵基板。
另外，当源电极27和漏电极28之间的电压差的极性被反转时，就极性反转的电压而言，得不到减小截止漏电流的效果。因此，优选地同样地进行老化，同时替代施加至源电极27和漏电极28的电压。
下面将详细描述根据本实施例的减小截止漏电流的方法。
在本实施例的减小截止漏电流的方法中，在正常截止状态电压施加到TFT10的栅电极16之前，将绝对值大于正常截止状态电压绝对值的截止状态电压施加到栅电极16。此时，当绝对值大于正常截止状态电压绝对值的截止状态电压施加到栅电极16时，将极性反转的恒定电压或脉冲电压加在源电极27和漏电极28之间。
在图11中，垂直轴表示截止漏电流和导通状态电流，水平轴表示截止状态电压。在水平轴中，初始状态指的是施加“正常截止状态电压(例如+10V)”的状态，+15V或+20V的电压是“绝对值大于正常截止状态电压绝对值的电压”。
现在，假定源电极27和漏电极28两者之一为电极A，另一为电极B。首先，在0V的连续电压施加到电极A以及-10V的连续电压施加到电极B的状态下，将截止状态电压施加到栅电极16达10秒进行老化。然后，切换施加至电极A和电极B的直流电压，在-10V的连续电压施加到电极A以及0V连续电压施加到电极B的状态下，将截止状态电压施加到栅电极16达10秒进行老化。截止状态电压包括三种电压也就是+10V、+15V和+20V。图11示出已经过这三种电压老化的TFT10的截止漏电流和导通状态电流的测量结果。
从结果可明显看出，通过至少将0V直流电压施加到源电极27，将-10V直流电压施加到漏电极28，并且将+15V或更高的电压施加到栅电极16达10秒，然后交换施加至源电极27和漏电极28的所述电压，并进一步同样地施加截止状态电压达10秒，发现能减小截止漏电流。
经过这个老化步骤，对于截止漏电流大的TFT，截止漏电流能得到改善。另外，经过这个老化步骤，例如S/D杂质浓度设置得太高的TFT的截止漏电流也能得到改善。用于老化的电压大于有源矩阵基板的正常驱动电压。这意味着，由于截止漏电流决不会通过正常驱动而逐渐减小，所以必须有意地施加用于老化的电压。
在这个老化步骤中，可接受的是向源电极27和漏电极28施加脉冲电压来代替替代施加至源电极27和漏电极28的直流电压的方法。一个例子是施加周期性脉冲电压，其中电极A变成0V以及电极B变成-10V的时间周期为1秒，电极A变成-10V以及电极B变成0V的时间周期为1秒。在这一脉冲电压施加到源电极27和漏电极28的状态下，将截止状态电压施加到栅电极16达20秒。采用这种方法，可以以一个序列进行所希望的电压施加。
TFT，它是根据本实施例的减小截止漏电流的方法的目标，可以是第一至第四实施例中的一种或者其他的TFT。
(第七实施例)
图12是根据第七实施例的减小TFT截止漏电流的方法的效果曲线图。下面将基于图1和图12进行描述。
下面将利用图1所示的TFT10进行描述。当源电极27和漏电极28二者中的任何一个处于浮置状态，并且将深度(绝对值大)截止状态电压以脉冲方式施加到栅电极16时，截止漏电流减小，如同第六实施例中的老化效果那样。下面将详细描述本实施例的截止漏电流减小方法。
在本实施例的截止漏电流减小方法中，在正常截止状态电压施加到TFT10的栅电极16之前，将绝对值大于正常截止状态电压绝对值的截止状态电压施加到栅电极16。此时，源电极27和漏电极28二者中的任何一个处于浮置状态，而绝对值大于正常截止状态电压绝对值的截止状态电压被设置为脉冲电压。
在图12中，垂直轴表示漏电流，水平轴表示栅电极电压。换句话说，图12示出TFT的栅极电压-漏电流特性。在本实施例中采用的TFT处于图12所示的“老化(AC)浮置”。注意，处在“初始状态”、“老化(DC)”和“老化(AC)”的各个TFT也在图12中作为参考示出。
假定源电极27和漏电极28二者中的任何一个为电极A，另一个为电极B。当电极A处于浮置状态，即使不处于浮置状态的电极B固定于0V，并且向栅电极16施加+20V的直流电压时，截止漏电流也不会改变。但是，当不处于浮置状态的电极B固定于0V，并且向栅电极16施加由低电压0V和高电压+20V组成的脉冲电压达10秒时，不管漏电极28是电极A还是电极B，截止漏电流都能减小。本实施例的其他结构、操作和效果与第六实施例相同。
(第八实施例)
图13和14是根据本发明第八实施例的有源矩阵基板的方框图，其中图13示出第一实例，图14示出第二实例。下面将基于图13和14进行描述。但是与图7中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
在图13中，有源矩阵基板60基本上包括：电压施加端61，其上被施加绝对值大于正常驱动电压绝对值的电压；以及开关单元62，其在施加到电压施加端61的电压与从栅极线驱动电路2输出的电压之间进行切换，并将这两个电压中的任一电压供给栅极线G1至Gn。有源矩阵基板60还包括电压施加端63，其上被施加绝对值大于正常驱动电压绝对值的电压；以及开关单元64，其在施加到电压施加端63的电压与从数据线驱动电路3输出的电压之间进行切换，并将这两个电压中的任一电压供给数据线S1至Sm。
像素单元1、栅极线驱动电路2和数据线驱动电路3与图7至10所示第五实施例的相同。开关单元62和64能用与其他电路相同的TFT实现。构成开关单元62的一个开关可以由用于在触点“a”与触点“b”之间打开/闭合的第一TFT，和用于在触点“a”与触点“c”之间打开/闭合的第二TFT组成。当从另一电路输出的接通/断开控制电压被施加至这些TFT的栅电极时，这些触点之间的空隙被打开或闭合。电压施加端61和63像其他的电路一样由形成在同一基板上的导体制成，连接至每个开关的一个触点，并且从有源矩阵基板60的外部施加一个预定的电压。
虽然在第六实施例和第七实施例中所述的老化方法基本上可在源电极、漏电极和栅电极形成之后的任何时间进行，但是在面板测试时进行更有效。因此，在本实施例中，采用电压施加端61和63以及开关单元62和64，在进行正常驱动与进行老化电压施加之间，将输入通道的信号切换至像素单元1，在面板测试时实行老化。这一老化的目标是图7中的像素晶体管4。
如附图中所示，特定的电压施加序列是，开关单元62和64处于接触状态以输入老化电压，首先，用于接通p-沟道型TFT的电压被施加到电压施加端61，并且正电压A被施加到电压施加端63。其次，大于正常驱动电压的正电压被施加到电压施加端61，以断开p-沟道型TFT，然后，负电压B被施加到电压施加端63。在这一状态下，绝对值为|A-B|的电压被施加在p-沟道型TFT的源极和漏极之间，并且施加到电压施加端61的电压被施加到栅极，由此能获得老化效果。
图14中的有源矩阵基板65基本上包括：电压施加端61，其上被施加绝对值大于正常驱动电压绝对值的电压；以及开关单元62，其在施加到电压施加端61的电压与从栅极线驱动电路2输出的电压之间进行切换，并将这两个电压中的任一电压供给栅极线G1至Gn。但是，省略了图13中的电压施加端63和开关单元64。
在有源矩阵基板65中，在正常驱动的数据线驱动电路3所能得到的最大电压被输出的显示状态下，由于在p-沟道型TFT的源极和漏极之间产生电位差，所以通过向电压施加端61施加大于正常驱动电压的正电压，也能得到老化效果。有源矩阵基板65的其他结构、操作和效果与图13中的有源矩阵基板60相同。
(第九实施例)
图15和16是根据本发明第九实施例的有源矩阵基板的方框图，其中图15示出第一实例，图16示出第二实例。下面将基于图15和16进行描述。但是，与图7和13中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
图15中的有源矩阵基板70基本上包括：电源电路71，其输出绝对值高于正常驱动电压绝对值的电压；以及开关单元62，其在从电源电路71输出的电压与从栅极线驱动电路2输出的电压之间进行切换，并将这两个电压中的任一电压供给栅极线G1至Gn。此外，有源矩阵基板70包括电源电路72，其输出绝对值大于正常驱动电压绝对值的电压；以及开关单元64，其在从电源电路72输出的电压和从数据线驱动电路3输出的电压之间进行切换，并将这两个电压中的任一电压供给数据线S1至Sm。因为电源电路71和72是典型的直流电源电路，所以省略对它们的详细描述。
在上述老化方法中，因为当环境温度变高时返回初始状态(截止漏电流增加)，所以优选地将用于老化的电源电路提供给有源矩阵基板，以便必要时能在任何时间进行老化。因此，本实施例的有源矩阵基板70包括电源电路71和72以及开关单元62和64，以便开关单元62和64在正常电压的信号与电源电路71和72的信号之间进行切换，并向像素单元1提供电压。因此，不仅能在面板测试时，而且能在任何时间进行老化。即使在温度升高以致老化效果逐渐消失的情况下，也能再次进行老化。具体的老化方法与第八实施例中所述的方法相同。有源矩阵基板70的其他结构、操作和效果与图13中所示的有源矩阵基板60相同。
图16中的有源矩阵基板75基本上包括：电源电路71，其输出绝对值高于正常驱动电压绝对值的电压；以及开关单元62，其在从电源电路71输出的电压与从栅极线驱动电路2输出的电压之间进行切换，并将这两个电压中任一电压供给栅极线G1至Gn。但是，不包括图15中所示的电源电路72和开关单元64。
在有源矩阵基板75中，可以接受的是设置用于输出最大电压的显示状态，这能利用正常驱动的数据线驱动电路3，并由电源电路71施加一个大于正常驱动电压的正电压来实现，与图14中的有源矩阵基板65的情况相同。有源矩阵基板75的其他结构、操作和效果与图15中的有源矩阵基板70相同。
(第十实施例)
图17是根据本发明的第十实施例的有源矩阵基板的方框图。下面将基于图17进行描述。但是，与图7中相同的元件用相同的参考数字表示，这里对它们不做重复的说明。
本实施例的有源矩阵基板80基本上包括：电源电路81，其输出正常驱动电压；电源电路82，其输出绝对值高于正常驱动电压绝对值的电压；以及开关电路83，其在从电源电路81输出的电压与从电源电路82输出的电压之间进行切换，并将这两个电压中的任一电压供给栅极线驱动电路2。有源矩阵基板80还包括：电源电路84，其输出正常驱动电压；电源电路85，其输出绝对值高于正常驱动电压绝对值的电压；以及开关单元86，其在从电源电路84输出的电压与从电源电路85输出的电压之间进行切换，并将这两个电压中的任一电压供给数据线驱动电路3。
在本实施例中，不仅对像素晶体管而且对构成每一个驱动电路的TFT以更加容易而有效的方法进行老化。因此，本实施例的配置除了有在正常驱动的任何时间向栅极线驱动电路2供给电压的电源电路81以外，还提供有向栅极线驱动电路2供给较高电压的另一电源电路82，并且，从电源电路81输出的电压和从电源电路82输出的电压通过开关单元83切换而被供给栅极线驱动电路2。采用这种配置，可在任何时间进行老化。
电源电路81和82各自的输出电压用作例如图9中的所述的VSS和VDD，优选地除VSS和VDD以外，也用作CL1、CL2，以及起始脉冲信号ST。开关单元83能采用与其他电路中相同的TFT实现。例如，在采用电源电路81和82各自的输出电压作VSS的情况下，开关单元83包括将电源电路81的输出端与VSS端相连的TFT，以及将电源电路82的输出端与VSS端相连的TFT。具体的老化方法与第八实施例中所述的方法相同。另外，利用图9中所示的输出信号OUT1，也能进行像素晶体管的老化。
注意，电源电路81和82可用具有两者功能的单一电源来代替，以便根据控制信号在电压之间进行切换并输出。因为电源电路81和82是典型的直流电源电路，所以省略对它们的详细描述。
同样，本实施例的配置除了有在正常驱动状态下向数据线驱动电路3供给电压的电源电路84以外，还提供有向数据线驱动电路3供给较高电压的另一电源电路85，并且，从电源电路84输出的电压和从电源电路85输出的电压被开关单元86切换而被供给数据线驱动电路3，因此可在任何时间进行老化。但是，电源电路84和85以及开关单元86不总是必需的，如第八和第九实施例中所述的那样。
(其他)
如上所述，在使用p-沟道型TFT作像素晶体管以及只使用p-沟道型TFT作驱动扫描线用的所有驱动电路的配置中，通过将所有TFT的S/D杂质浓度设置为2*1019cm-3或更小，能够解决上述问题，优选地，使用其中所有TFT的多个栅极串联排列的多栅结构，更优选地，包括用于进行老化的驱动电路。另外，在因制造容差问题某些TFT中的截止漏电流不能充分减小的情况下，可进行老化使截止漏电流减小，从而稳定地解决这个问题。
虽然已参考上述实施例对本发明进行了描述，但是本发明不限于这些实施例。本领域的技术人员了解，其中能在形式和细节上做出各种改变。另外，本发明包括将上述实施例适当地组合在一起的部分和整体配置。
根据本发明，对于单栅结构的TFT，可以充分地减小截止漏电流，并且通过简单的制造步骤，可以实现由单一导电类型的TFT制成的驱动电路所要求的TFT的截止漏电流。

Claims (12)

1.一种驱动电路，包括单一导电类型的薄膜晶体管，其中：
薄膜晶体管包括顺序层叠的辅助栅电极、辅助栅极绝缘膜、硅膜、栅极绝缘膜和栅电极，所述辅助栅电极与所述栅电极之间形成电短路，以及
辅助栅电极的至少一部分与在硅膜中形成的源区的至少一部分和漏区的至少一部分，通过辅助栅极绝缘膜重叠，
当接通电压施加到所述辅助栅电极时，通过辅助栅极绝缘膜与辅助栅电极的至少一部分重叠的所述源区的至少一部分和所述漏区的至少一部分的载流子浓度增加，以及
其中，薄膜晶体管的源区和漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间。
2.根据权利要求1所述的驱动电路，其中：薄膜晶体管是p-沟道型晶体管。
3.根据权利要求1所述的驱动电路，其中：薄膜晶体管是双栅型、三栅型或四栅型晶体管。
4.根据权利要求1所述的驱动电路，其中：
栅电极的至少一部分与在硅膜中形成的源区和漏区的至少一部分，通过栅极绝缘膜重叠。
5.根据权利要求1所述的驱动电路，其中：驱动电路是包括自举扫描电路的栅极线驱动电路。
6.一种有源矩阵基板，包括：
多条栅极线；
多条数据线；
像素晶体管，形成在多条栅极线和多条数据线之间的每一个节点上；以及
栅极线驱动电路，顺序地将驱动电压施加至多条栅极线，其中：
栅极线驱动电路是根据权利要求1的驱动电路。
7.根据权利要求6所述的有源矩阵基板，其中：
像素晶体管和构成栅极线驱动电路的薄膜晶体管分别是p-沟道型薄膜晶体管；以及
p-沟道型薄膜晶体管的源区和漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间。
8.根据权利要求6所述的有源矩阵基板，还包括：
电压施加端，向该电压施加端施加电压；以及
开关单元，在施加到电压施加端的电压与从栅极线驱动电路输出的电压之间进行切换，并将任一电压供给栅极线。
9.根据权利要求6所述的有源矩阵基板，还包括：
电源电路，输出绝对值高于驱动电压绝对值的电压；以及
开关单元，在从电源电路输出的电压与从栅极线驱动电路输出的电压之间进行切换，并将任一电压供给栅极线。
10.根据权利要求6所述的有源矩阵基板，还包括：
第一电源电路，输出驱动电压；
第二电源电路，输出绝对值高于驱动电压绝对值的电压；以及
开关单元，在从第一电源电路输出的电压与从第二电源电路输出的电压之间进行切换，并将任一电压供给栅极线。
11.一种液晶显示装置，包括：
根据权利要求6所述的有源矩阵基板；
与有源矩阵基板相对的对置基板；以及
***对置基板与有源矩阵基板之间的液晶。
12.一种减小薄膜晶体管的截止漏电流的方法，包括：
在将正常截止状态电压施加到薄膜晶体管的栅电极之前，将绝对值高于正常截止状态电压绝对值的截止状态电压施加到栅电极，其中薄膜晶体管的源区和漏区的杂质浓度在2*1018cm-3至2*1019cm-3之间；
当将绝对值高于正常截止状态电压绝对值的截止状态电压施加到栅电极时，将极性反转的恒定电压或脉冲电压施加到薄膜晶体管的源电极与漏电极之间；或者
当将绝对值高于正常截止状态电压绝对值的截止状态电压施加到栅电极时，使得薄膜晶体管的源电极和漏电极两者中的任何一个处于浮置状态，并且施加脉冲电压，作为绝对值高于正常截止状态电压绝对值的截止状态电压。
CN200910202851.3A 2008-05-28 2009-05-26 驱动电路、有源矩阵基板和液晶显示装置 Active CN101593758B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008140166A JP5234333B2 (ja) 2008-05-28 2008-05-28 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
JP2008-140166 2008-05-28
JP2008140166 2008-05-28

Publications (2)

Publication Number Publication Date
CN101593758A CN101593758A (zh) 2009-12-02
CN101593758B true CN101593758B (zh) 2014-03-12

Family

ID=41379159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910202851.3A Active CN101593758B (zh) 2008-05-28 2009-05-26 驱动电路、有源矩阵基板和液晶显示装置

Country Status (3)

Country Link
US (1) US8416169B2 (zh)
JP (1) JP5234333B2 (zh)
CN (1) CN101593758B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011096153A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2013005604A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
US9443608B2 (en) * 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit
TWI518916B (zh) 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN104678272B (zh) * 2015-01-08 2017-10-31 京东方科技集团股份有限公司 Pmos薄膜晶体管的电学老化方法
US9531398B2 (en) 2015-03-11 2016-12-27 Analog Devices, Inc. Limiting aging effects in analog differential circuits
CN105206216A (zh) * 2015-10-23 2015-12-30 武汉华星光电技术有限公司 显示装置及其应用在栅极驱动电路中的移位寄存电路
CN105469731A (zh) 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理***
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
WO2021207889A1 (zh) * 2020-04-13 2021-10-21 京东方科技集团股份有限公司 显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645802A2 (en) * 1993-09-20 1995-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN1567073A (zh) * 2003-07-04 2005-01-19 财团法人工业技术研究院 单一型态晶体管扫描驱动电路
CN1952766A (zh) * 2005-10-20 2007-04-25 三星电子株式会社 平板显示器
CN101068040A (zh) * 2006-05-03 2007-11-07 精工爱普生株式会社 光敏晶体管
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69326123T2 (de) * 1992-06-24 1999-12-23 Seiko Epson Corp Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors
JP4265552B2 (ja) 1993-02-10 2009-05-20 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法
JPH0745834A (ja) 1993-07-27 1995-02-14 Matsushita Electron Corp 半導体装置とその製造方法
JP3428143B2 (ja) * 1994-06-03 2003-07-22 セイコーエプソン株式会社 不純物の活性化方法ならびに薄膜トランジスタの製造方法
JP2939865B2 (ja) * 1995-07-03 1999-08-25 カシオ計算機株式会社 薄膜半導体装置およびそれを用いた表示装置
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
JP3937956B2 (ja) 2002-07-22 2007-06-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100485163B1 (ko) * 2003-08-07 2005-04-22 동부아남반도체 주식회사 모스 트랜지스터 및 그 제조 방법
US6949482B2 (en) * 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
JP5190722B2 (ja) 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
JP4860183B2 (ja) * 2005-05-24 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101172498B1 (ko) * 2005-06-01 2012-08-10 삼성전자주식회사 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템
JP4967264B2 (ja) * 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP2007027594A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 電界効果トランジスタ
KR100722124B1 (ko) * 2005-08-29 2007-05-25 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
EP1863094A2 (en) * 2006-06-02 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic apparatus with the light emitting device, and manufacturing method of light emitting device
CN101013725A (zh) * 2006-07-10 2007-08-08 友达光电股份有限公司 双栅极晶体管及应用此双栅极晶体管的像素结构
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
JP2008091595A (ja) * 2006-10-02 2008-04-17 Eudyna Devices Inc 半導体装置およびその製造方法
JP5057739B2 (ja) * 2006-10-03 2012-10-24 株式会社東芝 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645802A2 (en) * 1993-09-20 1995-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN1567073A (zh) * 2003-07-04 2005-01-19 财团法人工业技术研究院 单一型态晶体管扫描驱动电路
CN1952766A (zh) * 2005-10-20 2007-04-25 三星电子株式会社 平板显示器
CN101068040A (zh) * 2006-05-03 2007-11-07 精工爱普生株式会社 光敏晶体管
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Also Published As

Publication number Publication date
JP5234333B2 (ja) 2013-07-10
US20090295699A1 (en) 2009-12-03
JP2009289928A (ja) 2009-12-10
US8416169B2 (en) 2013-04-09
CN101593758A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
CN101593758B (zh) 驱动电路、有源矩阵基板和液晶显示装置
CN102117607B (zh) 栅极驱动器和薄膜晶体管衬底及其液晶显示器
US6801181B2 (en) Level shifter for use in active matrix display apparatus
CN110136652B (zh) 一种goa电路及阵列基板
US7576723B2 (en) Driving apparatus for display device and display panel thereof
CN102654986A (zh) 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
CN103093733B (zh) 液晶面板驱动电路及液晶显示装置
WO2020147689A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN101354506B (zh) 薄膜晶体管液晶显示器的像素结构
US11705048B2 (en) Shift register unit, circuit structure, gate drive circuit, drive circuit and display device
WO2020156386A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106611586B (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
US7265744B2 (en) Liquid crystal display device and driving method thereof
CN107958653A (zh) 阵列基板及其驱动方法、驱动电路及显示装置
CN103236245B (zh) 移位寄存器单元、移位寄存器和显示装置
CN100412942C (zh) 显示装置
CN106873273A (zh) 阵列基板及其分区驱动方法、显示模组和显示装置
CN100470801C (zh) 半导体器件、液晶显示板、电子设备及制造器件的方法
US7852976B2 (en) Bidirectional controlling device for increasing resistance of elements on voltage stress
CN101339809B (zh) 移位寄存器以及使用该移位寄存器的液晶显示器
KR20040048756A (ko) 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
CN113506534B (zh) 显示面板
CN106990574B (zh) 阵列基板及其制作方法、显示装置及其驱动方法
CN104538456B (zh) 低温多晶硅薄膜晶体管及薄膜晶体管基板
CN105679238B (zh) 移位寄存器电路及其驱动方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant