CN101557379A - 一种pcie接口的链路重组方法和装置 - Google Patents
一种pcie接口的链路重组方法和装置 Download PDFInfo
- Publication number
- CN101557379A CN101557379A CNA2009101393952A CN200910139395A CN101557379A CN 101557379 A CN101557379 A CN 101557379A CN A2009101393952 A CNA2009101393952 A CN A2009101393952A CN 200910139395 A CN200910139395 A CN 200910139395A CN 101557379 A CN101557379 A CN 101557379A
- Authority
- CN
- China
- Prior art keywords
- link
- pcie interface
- endpoint device
- available channel
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000012360 testing method Methods 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 11
- 230000006798 recombination Effects 0.000 claims description 8
- 238000005215 recombination Methods 0.000 claims description 8
- 238000012549 training Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 230000006870 function Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000008521 reorganization Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000006978 adaptation Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明实施例提供一种PCIE接口的链路重组方法和装置，所述方法包括：在根联合体的PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好，则为连接到所述端点设备的链路的可用通道分配通道号；利用分配好通道号的可用通道与所述端点设备进行数据传输。通过本发明实施例的方法和装置，最大限度的使用PCIE接口链路的自适应重组，合理的利用了协议的规定，使得链路的利用率提高，保证了***通过PCIE接口传输数据的稳定性、不中断性，避免了***整体死机。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种PCIE接口的链路重组方法和装置。
背景技术
PCIE(PCI-Express；快速PCI(Peripheral Component Interconnect，外设组件互连))是一种高性能的I/O总线，它是能够应用于移动设备、台式电脑、工作站、服务器、嵌入式计算和通信平台等所有周边I/O设备互连的总线。PCIE总线最显著的优势是提高了设备传输带宽，当前PCIE1.0的发送和接收数据速率是2.5Gbit/s，同时每台PCIE设备的引脚很少，从而降低了PCIE芯片和板卡的设计成本，并降低了板卡设计的复杂性。
PCIE链路(PCIE lane)是两台设备之间的物理连接，PCIE互连有一条X1、X2、X4、X8、X16或X32的点对点链路，两个方向上的通道由信号对组成，例如，一条X1的链路有一条通道，即每个方向上有一对差动信号，共四个信号；一条X32的链路有32条通道，即每个方向上有32对差动信号，共128个信号，PCIE链路在每个方向上支持相同数目的通道。由于PCIE设备是采用点到点的互连机制，所以PCIE物理链路的完好性至关重要，目前，当PCIE链路中有一条链路通道损坏后，即便其他链路通道完好，整个PCIE链路也无法使用，这对***设计造成了极大的不变，并且也提高了成本。
为了解决这一问题，现有技术中提出了如下两种解决方案。
其中一种是当PCIE接口的某个数据传输通道损坏后，通过降链路(lane)来实现数据的传输，即，如果一个PCIE接口为X16链路，当通道lane8到通道lane15中有一个损坏，则直接从X16链路降到X8链路，若通道lane7损坏，则直接降到X4链路，以此类推一直降到通道lane0。发明人在实现本发明的过程中发现，在这种解决方案中，通道lane0的数据通路最为重要，假使通道lane0出现损坏，即使其余的15个通道(lane)都完好无损，整个PCIE接口也无法使用，这样使得***的灵活性和成本都比较差，给用户带来很大的不便。
另外一种解决方案是降低通道lane0的重要性，即，当PCIE接口的通道lane0损坏后，则通过对整个PCIE链路做一次training，进行转置重组，即将通道lane15变成通道lane0，高位变低位，这样即使通道lane0损坏，这个PCIE接口依然可以使用。
发明人在实现本发明的过程中发现，在这种解决方案中，虽然通道lane0的损坏不会造成整个PCIE物理接口的报废，但是如果通道lane0和通道lane15同时受损，即使别的通道(lane)依然完好无损，该PCIE接口依然无法使用，导致PCIE接口链路的利用率低。
发明内容
为了解决上述现有技术中所指出的问题，本发明实施例提供一种PCIE接口的链路重组方法和装置，以提高PCIE接口链路的利用率。
本发明实施例的上述目的是通过如下技术方案实现的：
一种PCIE接口的链路重组方法，所述方法应用于根联合体，所述方法包括：在根联合体的PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好，则为连接到所述端点设备的链路的可用通道分配通道号；分配好通道号的可用通道与所述端点设备进行数据传输。
一种PCIE接口的链路重组装置，所述装置包括：配置单元，用于在根联合体的PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好时，为连接到所述端点设备的链路的可用通道分配通道号；处理单元，用于利用分配好通道号的可用通道与所述端点设备进行数据传输。
通过本发明实施例的方法和装置，在PCIE链路中有一条链路通道损坏后，通过对没有损坏的链路通道进行通道号的分配来重新初始化重定向，最大限度的使用PCIE接口链路的自适应重组，合理的利用了协议的规定，使得链路的利用率提高，保证了***通过PCIE接口传输数据的稳定性、不中断性，减少了***整体死机的概率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1为本发明实施例的方法流程图；
图2为本发明另一实施例的方法流程图；
图3为图2所示实施例的首次链路初始化定向示意图；
图4为图2所示实施例的链路分配流程图；
图5为本发明实施例的装置组成框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
实施例一
本发明实施例提供一种快速外设组件互连PCIE接口的链路重组方法，以下结合附图对本实施例进行详细说明。
图1为本实施例的方法流程图，本实施例的PCIE接口的链路重组方法应用于使用PCIE接口的任意设备，其中，应用本发明实施例的方法的PCIE接口设备作为主设备称为根联合体，与该主设备连接的从设备称为端点设备，如图1所示，本实施例的方法主要包括：
101：在PCIE接口链路重新初始化定向时，如果根联合体发现存在通过所述PCIE接口与其物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好，则为连接到所述端点设备的链路的可用通道分配通道号；
102：根联合体利用分配好通道号的可用通道与所述端点设备进行数据传输。
在本实施例中，如果根联合体与端点设备之间的PCIE接口中出现了链路通道lane的损坏，则会重新进行一次链路初始化定向，在进行PCIE接口链路的重新初始化定向过程中，根联合体不仅要通过检测来测试该根联合体是否存在远端连接的端点设备，通过轮询来测试该根联合体与端点设备之间的链路的电气功能是否完好，还要为该PCIE接口上可用的链路通道重新分配通道号，进而根据重组后的链路与端点设备进行数据的传输，达到提高PCIE接口链路的利用率的目的。
其中，检测和轮询的过程都属于现有技术，在此不再赘述。
另外，根据重组后的链路与端点设备进行数据的传输还包括了一些状态的设置和管理，例如恢复(执行通道到通道的相位补偿)、L0(发送并接收处理层数据包TLP(Transaction Layer Packet)、数据链路层数据包DLLP(DataLink Layer Packet))、L0S(低功耗的、活动电源管理状态)、L1(电源管理状态)、L2(电源管理状态)、HOT复位、回环(测试和故障隔离)和禁用(禁用已配置的链路)等，这也是PCIE协议本身所具有的内容，在此不再赘述。
通过本发明实施例的方法，最大限度的使用PCIE接口链路的自适应重组，合理的利用了协议的规定，使得链路的利用率提高，保证了***通过PCIE接口传输数据的稳定性、不中断性，避免了***整体死机。
实施例二
本发明实施例还提供一种PCIE接口的链路重组方法，以下结合附图对本实施例进行详细说明。
图2为本实施例的方法流程图，本实施例的方法应用于使用PCIE接口的任意设备，在本实施例中，以PCIE接口为X16链路为例加以说明，也就是说，该X16链路具有16条链路通道，如图2所示，本实施例的方法包括：
201：如果PCIE接口链路中出现了链路通道损坏，则对所述PCIE接口链路进行重新初始化定向；
其中，链路初始化定向是配置和初始化设备物理层、端口和相关链路的物理层控制，使链路可传送正常的数据包流量。
一般情况下，PCIE接口在工作时，先进行链路初始化定向，通过链路初始化定向，为PCIE接口的每条链路通道分配一个链路号和通道号，如图3所示，该PCIE接口的通道号从左至右分别为lane0到lane15，链路号与通道号对应。而当数据传输中断，或者出现出错告警提示信息等时，则判断为PCIE接口链路出现了通道损坏，在这种情况下，都会重新进行链路初始化定向，以确认该PCIE接口链路是否确实发生了通道损坏。当重新初始化定向达到预定次数后，如果仍不能恢复数据传输，或仍然出现出错告警提示信息等而不能进行数据传输，则判断为该PCIE接口损坏。
202：在PCIE接口链路重新初始化定向时，通过检测来测试是否存在通过所述PCIE接口相互连接的端点设备，并通过轮询来测试与所述端点设备之间的链路的电气功能是否完好，当存在通过所述PCIE接口进行物理连接的端点设备且与端点设备的电气功能完好时，则执行步骤203；
其中，电气功能包含了电流、差动电压和锁相环(提供时钟功能)等硬件功能，在此不再赘述。
203：为连接到所述端点设备的链路的可用通道分配通道号；
其中，为连接到所述端点设备的链路的可用通道分配通道号可以通过图4所示的步骤完成，如图4所示，该过程包括：
401：确认与所述端点设备连接的PCIE接口的可用通道，然后对所述PCIE接口上的可用通道进行通道编号；
在一个实施例中，可以通过向端点设备发送训练序列TS1有序集，确认与所述端点设备连接的PCIE接口的可用通道。
通过发送TS1有序集，没有损坏的链路通道接收到TS1有序集后，发送一个反馈消息，这样就能够确认与所述端点设备连接的PCIE接口的可用通道。需要说明的是，在一个实施例中，TS1可以如PCIE标准中的定义所述，在另一个实施例中TS1也可以为预先设定的有序的数据包序列。
需要说明的是，在一个实施例中，可以对通道所在的链路重新进行链路编号，在另一个实施例中也可以不对通道所在的链路进行链路编号，即使用原来的链路号。
402：根据该根联合体的PCIE接口的带宽以及所述端点设备的PCIE接口的带宽，确定该根联合体与所述端点设备之间的总链路宽度；
由于根联合体和端点设备的带宽可能不一致，因此，在本步骤中，还要进一步确认该根联合体与端点设备的总链路宽度。
这里需要说明的是，根联合体的PCIE接口的带宽和与其连接的端点设备的PCIE接口的带宽有可能是不同的，这时候就需要确定较小的PCIE接口的带宽，作为根联合体和与其连接的端点设备之间的总链路宽度。
例如，在一个实施例中，根联合体的PCIE接口带宽为2G，与其连接的端点设备的PCIE接口带宽为1.6G，则确定1.6G作为根联合体和与其相连的端点设备之间的总链路宽度。
在另一个实施例中，根联合题的PCIE接口带宽为1G，与其连接的一个端点设备的PCIE接口带宽为1.5G，则确定1G作为该根联合体和该端点设备之间的总链路宽度；如果与根联合体相连接的另一个端点设备的PCIE接口带宽为0.8G，则确定0.8G作为根联合体和该另一个端点设备之间的总链路宽度。
403：根据根联合体和与其连接的端点设备之间的总链路宽度，确认该根联合体与所述端点设备之间的每条可用通道的链路宽度。
在一个实施例中，根据根联合体和与其连接的端点设备之间的总链路带宽，可以通过向端点设备发送培训序列TS2有序集，确认该根联合体与所述端点设备之间的每条可用通道的链路宽度。
通过发送TS2有序集，每条可用通道接收到TS2有序集后，发送一个反馈消息，反馈消息在一个实施例中可以包含这条通道传输的数据类型，在另一个实施例中也可以包括这条链路的业务类型或者数据量等信息，这样根据反馈消息就和总的链路宽度就能够确定出每条可用通道的链路宽度。
例如，在一个实施例中，假设有两条可用通道，一条主要用来传输图像数据，一条主要用来传输视频数据，总的链路宽度为2G。那么可以根据反馈消息得知每条链路传输的数据的主要类型或者内容，根据每条可用通道传输的数据的内容的不同，确定每条可用通道的链路宽度，这样就可以给主要传输图像数据的通道分配少一点的链路宽度，比如为0.5G，给主要传输视频数据的通道分配多一点的链路宽度，比如1.5G。
需要说明的是，在一个实施例中，TS1可以如PCIE标准中的定义所述，在另一个实施例中TS1也可以为预先设定的有序的数据包序列。
由于根联合体和端点设备的带宽可能不一致，再加上PCIE接口的某些链路已经损坏，因此，在本步骤中，还要通过向端点设备发送培训序列TS2有序集，进一步确认该根联合体与端点设备之间的每条可用通道的链路宽度。
图4所示的过程为PCIE接口链路损坏后的链路重新training的过程，通过重新定义排列通道号，将没有损害的链路再次利用起来，最大限度的提高PCIE接口链路的利用率。
204：利用分配好通道号的可用通道与所述端点设备进行数据传输。
在本实施例中，根据步骤201，当PCIE接口存在链路损坏时，例如lane0或lane15损坏，则重新进行链路初始化定向，在该重新进行的链路初始化定向过程中，当通过步骤202的检测过程和轮询过程确认存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备的电气功能完好时，还要通过步骤203对该PCIE接口上可用的通道进行通道号的重新分配，让其余没有损坏的通道进行一次重排序，例如，将原来的通道lane1变为通道lane0，依此类推，这样，即便由于PCIE接口物理链路中某些通道损坏了，只要其中还有通道是完好的，那么就可以不间断的将数据传输完毕，并不会造成***的死机。
通过本发明实施例的方法，最大限度的使用PCIE接口链路的自适应重组，合理的利用了协议的规定，使得链路的利用率提高，保证了***通过PCIE接口传输数据的稳定性、不中断性，减少了***整体死机的概率。
实施例三
本发明实施例还提供一种PCIE接口的链路重组装置，以下结合附图对本实施例进行详细说明。
图5为本实施例的装置组成框图，本实施例的装置可以应用于任何使用PCIE接口的设备，如图4所示，本实施例的PCIE接口的链路重组装置主要包括：
配置单元51，用于在PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好时，为连接到所述端点设备的链路的可用通道分配通道号；
处理单元52，用于利用分配好通道号的可用通道与所述端点设备进行数据传输。
在本实施例中，配置单元51可以包括：第一确认模块511、分配模块512、第二确认模块513，第三确认模块514，其中，
第一确认模块511，用于确认与所述端点设备连接的PCIE接口的可用通道，例如通过向端点设备发送TS1有序集确认与所述端点设备连接的PCIE接口的可用通道。
分配模块512，用于在所述第一确认模块511确认与所述端点设备连接的PCIE接口的可用通道后，对所述PCIE接口上的可用通道进行通道编号。
需要说明的是，在一个实施例中，分配模块512还可以对通道所在的链路重新进行链路编号，在另一个实施例中分配模块512也可以不对通道所在的链路进行链路编号，即使用原来的链路号。
第二确认模块513，用于根据所述PCIE接口的带宽以及所述端点设备的PCIE接口的带宽，确认与所述端点设备之间的总链路宽度。
第三确认模块514，根据根联合体和与其连接的端点设备之间的总链路宽度，确认该根联合体与所述端点设备之间的每条可用通道的链路宽度
例如，第三确认模块514可以通过向端点设备发送TS2有序集来确认与所述端点设备之间的每条可用通道的链路宽度。
在本实施例中，该装置还可以进一步包括：
触发单元53，用于在PCIE接口中出现了通道损坏时，触发PCIE接口链路的重新初始化定向。
检测单元54，用于在进行PCIE接口链路的重新初始化定向时，测试是否存在通过所述PCIE接口进行物理连接的端点设备。
轮询单元55，用于在进行PCIE接口链路的重新初始化定向时，测试与所述端点设备之间的链路的电气功能是否完好。
本实施例的装置的各组成部分分别用于实现前述实施例的方法的各步骤，在方法实施例中已经对各步骤进行了详细说明，在此不再赘述。
通过本发明实施例的装置，在PCIE接口链路损坏时进行链路动态重组，提高了PCIE接口链路的可用性和可靠性，最大限度的使用PCIE接口链路的自适应重组，合理的利用了协议的规定，使得链路的利用率提高，保证了***通过PCIE接口传输数据的稳定性、不中断性，减少了***整体死机的概率。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种快速外设组件互连PCIE接口的链路重组方法，所述方法应用于通过PCIE接口互连的根联合体和端点设备之间，其特征在于，所述方法包括：
在根联合体的PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好，则为连接到所述端点设备的PCIE接口链路的可用通道分配通道号；
利用分配好通道号的可用通道与所述端点设备进行数据传输。
2.根据权利要求1所述的方法，其特征在于，所述为连接到所述端点设备的PCIE接口链路的可用通道分配通道号，包括：
确认与所述端点设备连接的PCIE接口的可用通道，对所述PCIE接口上的可用通道进行通道编号；
根据所述PCIE接口链路的带宽以及所述端点设备的PCIE接口链路的带宽确认与所述端点设备之间的总链路宽度；
根据根所述总链路宽度，确认与所述端点设备之间的每条可用通道的链路宽度。
3.根据权利要求2所述的方法，其特征在于，确认与所述端点设备连接的PCIE接口的可用通道包括：
通过发送训练序列TS1有序集确认与所述端点设备连接的PCIE接口的可用通道。
4.根据权利要求2所述的方法，其特征在于，确认与所述端点设备之间的链路宽度包括：
通过发送培训序列TS2有序集确认与所述端点设备之间的链路宽度。
5.根据权利要求1所述的方法，其特征在于，所述在PCIE接口链路重新初始化定向之前还包括：
如果根联合体的PCIE接口链路中出现了通道损坏，则对所述PCIE接口链路进行重新初始化定向。
6.根据权利要求5所述的方法，其特征在于，在PCIE接口链路重新初始化定向时，所述方法还包括：
通过检测来测试是否存在通过所述PCIE接口进行物理连接的端点设备。
7.根据权利要求6所述的方法，其特征在于，在PCIE接口链路重新初始化定向时，所述方法还包括：
通过轮询来测试与所述端点设备之间的链路的电气功能是否完好。
8.一种PCIE接口的链路重组装置，其特征在于，所述装置包括：
配置单元，用于在根联合体的PCIE接口链路重新初始化定向时，如果存在通过所述PCIE接口进行物理连接的端点设备，且与所述端点设备之间的链路的电气功能完好时，为连接到所述端点设备的链路的可用通道分配通道号；
处理单元，用于利用分配好通道号的可用通道与所述端点设备进行数据传输。
9.根据权利要求8所述的装置，其特征在于，所述配置单元包括：
第一确认模块，用于确认与所述端点设备连接的PCIE接口的可用通道；
分配模块，用于在所述第一确认模块确认了PCIE接口的可用通道后，对所述PCIE接口的可用通道进行通道编号；
第二确认模块，用于根据所述PCIE接口链路的带宽以及所述端点设备的PCIE接口链路的带宽，确认与所述端点设备之间的总链路宽度；
第三确认模块514，用于根据所述总链路宽度，确认与所述端点设备之间的每条可用通道的链路宽度。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括：
触发单元，用于在PCIE接口链路中出现了通道损坏时，触发PCIE接口链路重新初始化定向；
检测单元，用于在PCIE接口链路重新初始化定向时，测试是否存在通过所述PCIE接口进行物理连接的端点设备；
轮询单元，用于在PCIE接口链路重新初始化定向时，测试与所述端点设备之间的链路的电气功能是否完好。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101393952A CN101557379B (zh) | 2009-05-21 | 2009-05-21 | 一种pcie接口的链路重组方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101393952A CN101557379B (zh) | 2009-05-21 | 2009-05-21 | 一种pcie接口的链路重组方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101557379A true CN101557379A (zh) | 2009-10-14 |
| CN101557379B CN101557379B (zh) | 2011-11-09 |
Family
ID=41175326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101393952A Expired - Fee Related CN101557379B (zh) | 2009-05-21 | 2009-05-21 | 一种pcie接口的链路重组方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101557379B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930479A (zh) * | 2010-08-27 | 2010-12-29 | 中国科学院上海微***与信息技术研究所 | 一种基于pcie协议的多通道数据采集装置 |
| CN104820649A (zh) * | 2015-04-17 | 2015-08-05 | 苏州中晟宏芯信息科技有限公司 | 一种高速串行异构链路的动态管理方法 |
| CN104915312A (zh) * | 2015-04-17 | 2015-09-16 | 苏州中晟宏芯信息科技有限公司 | 一种高速串行链路的通道资源回收拓展方法 |
| CN107656884A (zh) * | 2016-07-25 | 2018-02-02 | 中兴通讯股份有限公司 | 一种数据处理方法和***，***组件快速互连设备及主机 |
| CN107957967A (zh) * | 2013-07-15 | 2018-04-24 | 阿尔特拉公司 | 经高速串行链路的配置 |
| CN108491039A (zh) * | 2018-03-21 | 2018-09-04 | 英业达科技有限公司 | 复用型硬盘背板及服务器 |
| CN109815043A (zh) * | 2019-01-25 | 2019-05-28 | 华为技术有限公司 | 故障处理方法、相关设备及计算机存储介质 |
| CN111797046A (zh) * | 2017-09-27 | 2020-10-20 | 成都忆芯科技有限公司 | PCIe控制器及其数据传输方法 |
| CN112015683A (zh) * | 2020-08-27 | 2020-12-01 | 深圳忆联信息***有限公司 | Pcie链路的动态切换方法、装置、计算机设备及存储介质 |
| CN114144769A (zh) * | 2019-07-24 | 2022-03-04 | Ati科技无限责任公司 | 用于确定链路分叉可用性的方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101102177B (zh) * | 2007-08-20 | 2010-11-10 | 杭州华三通信技术有限公司 | 一种主备控制器倒换的实现方法及设备 |
-
2009
- 2009-05-21 CN CN2009101393952A patent/CN101557379B/zh not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930479A (zh) * | 2010-08-27 | 2010-12-29 | 中国科学院上海微***与信息技术研究所 | 一种基于pcie协议的多通道数据采集装置 |
| CN101930479B (zh) * | 2010-08-27 | 2012-08-08 | 中国科学院上海微***与信息技术研究所 | 一种基于pcie协议的多通道数据采集装置 |
| CN107957967B (zh) * | 2013-07-15 | 2021-08-17 | 阿尔特拉公司 | 经高速串行链路的配置 |
| CN107957967A (zh) * | 2013-07-15 | 2018-04-24 | 阿尔特拉公司 | 经高速串行链路的配置 |
| CN104915312B (zh) * | 2015-04-17 | 2017-12-29 | 苏州中晟宏芯信息科技有限公司 | 一种高速串行链路的通道资源回收拓展方法 |
| CN104915312A (zh) * | 2015-04-17 | 2015-09-16 | 苏州中晟宏芯信息科技有限公司 | 一种高速串行链路的通道资源回收拓展方法 |
| CN104820649A (zh) * | 2015-04-17 | 2015-08-05 | 苏州中晟宏芯信息科技有限公司 | 一种高速串行异构链路的动态管理方法 |
| CN107656884A (zh) * | 2016-07-25 | 2018-02-02 | 中兴通讯股份有限公司 | 一种数据处理方法和***，***组件快速互连设备及主机 |
| CN111797046A (zh) * | 2017-09-27 | 2020-10-20 | 成都忆芯科技有限公司 | PCIe控制器及其数据传输方法 |
| CN111797046B (zh) * | 2017-09-27 | 2022-04-08 | 成都忆芯科技有限公司 | PCIe控制器及其数据传输方法 |
| CN108491039A (zh) * | 2018-03-21 | 2018-09-04 | 英业达科技有限公司 | 复用型硬盘背板及服务器 |
| CN108491039B (zh) * | 2018-03-21 | 2021-01-26 | 英业达科技有限公司 | 复用型硬盘背板及服务器 |
| CN109815043A (zh) * | 2019-01-25 | 2019-05-28 | 华为技术有限公司 | 故障处理方法、相关设备及计算机存储介质 |
| CN109815043B (zh) * | 2019-01-25 | 2022-04-05 | 华为云计算技术有限公司 | 故障处理方法、相关设备及计算机存储介质 |
| US11994940B2 (en) | 2019-01-25 | 2024-05-28 | Huawei Cloud Computing Technologies Co., Ltd. | Fault processing method, related device, and computer storage medium |
| CN114144769A (zh) * | 2019-07-24 | 2022-03-04 | Ati科技无限责任公司 | 用于确定链路分叉可用性的方法和装置 |
| CN112015683A (zh) * | 2020-08-27 | 2020-12-01 | 深圳忆联信息***有限公司 | Pcie链路的动态切换方法、装置、计算机设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101557379B (zh) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101557379B (zh) | 一种pcie接口的链路重组方法和装置 | |
| US9870336B2 (en) | Implementing sideband control structure for PCIE cable cards and IO expansion enclosures | |
| KR101725536B1 (ko) | Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템 | |
| US10282341B2 (en) | Method, apparatus and system for configuring a protocol stack of an integrated circuit chip | |
| US20130262731A1 (en) | Superspeed inter-chip communications | |
| CN107111588A (zh) | 经由USB端口使用PCIe协议的数据传输 | |
| US5841985A (en) | Method and apparatus for supporting multiple protocols on a network | |
| KR20080016685A (ko) | 점-대-점 링크 협의 방법, 디바이스, 집적 회로 및 전자시스템 | |
| US9672182B2 (en) | High-speed serial ring | |
| CN103543961A (zh) | 一种基于PCIe的存储扩展***及存储扩展方法 | |
| US9910814B2 (en) | Method, apparatus and system for single-ended communication of transaction layer packets | |
| CN102870374B (zh) | 负荷分担方法及装置、单板 | |
| CN115437978A (zh) | 高速***组件互连接口装置及其操作方法 | |
| US6564340B1 (en) | Fault tolerant virtual VMEbus backplane design | |
| CN103457880A (zh) | 交换器***以及操作交换器的方法 | |
| CN104899164B (zh) | 集成电路总线的地址寻址方法、集成电路总线设备和*** | |
| CN109885420A (zh) | 一种PCIe链路故障的分析方法、BMC及存储介质 | |
| CN101902436A (zh) | 板间通信方法、装置及*** | |
| US10025748B2 (en) | Lane division multiplexing of an I/O link | |
| CN209625202U (zh) | 处理器及电力监控设备 | |
| US20130007502A1 (en) | Repurposing data lane as clock lane by migrating to reduced speed link operation | |
| CN116661688B (zh) | 一种sas存储***的业务响应方法和装置 | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN205304853U (zh) | 具有多网关功能的交换机及通信*** | |
| WO2024129255A1 (en) | Data rate increase for faulty lane recovery in multiple lane data links |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HUAWEI DIGITAL TECHNOLOGY (CHENGDU) CO., LTD. Free format text: FORMER NAME: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River Patentee after: Huawei Symantec Technologies Co., Ltd. Address before: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River Patentee before: Chengdu Huawei Symantec Technologies Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 Termination date: 20190521 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |