CN115437978A - 高速***组件互连接口装置及其操作方法 - Google Patents

高速***组件互连接口装置及其操作方法 Download PDF

Info

Publication number
CN115437978A
CN115437978A CN202210377986.9A CN202210377986A CN115437978A CN 115437978 A CN115437978 A CN 115437978A CN 202210377986 A CN202210377986 A CN 202210377986A CN 115437978 A CN115437978 A CN 115437978A
Authority
CN
China
Prior art keywords
link
pcie
transaction
data packet
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210377986.9A
Other languages
English (en)
Inventor
全勇泰
梁芝熉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115437978A publication Critical patent/CN115437978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种高速***组件互连(PCIe)接口装置，该装置包括：事务层，生成用于发送事务的事务数据包；数据链路层，基于事务数据包生成包括保护码和事务数据包的序列号的链路数据包；物理层，基于链路数据包生成物理数据包并且顺序地输出物理数据包；链路训练模块，针对通过物理层联接的链路执行协商，并且基于在链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息；以及PCIe寄存器，存储关于事务层、数据链路层、物理层和链路训练模块的数据信息。

Description

高速***组件互连接口装置及其操作方法
相关申请的交叉引用
本申请要求于2021年6月1日向韩国知识产权局提交的、申请号为10-2021-0070676的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
各个实施例总体上涉及一种电子装置，并且更特别地，涉及一种高速***组件互连(PCIe)接口装置以及操作PCIe接口装置的方法。
背景技术
高速***组件互连(PCIe)是指具有用于数据通信的串行配置的接口。基于PCIe的存储装置可以支持多端口和多功能。基于PCIe的存储装置可以是虚拟化的或非虚拟化的，并且通过至少一种PCIe功能来实现主机I/O命令的服务质量(QoS)。
存储装置可以在诸如计算机或智能电话的主机装置的控制下存储数据。存储装置可以包括存储数据的存储器装置以及控制存储器装置的存储器控制器。存储器装置可以划分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置只要供电就可以保持数据，并且在没有供电的情况下可能会丢失所存储的数据。易失性存储器装置的类型可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置即使在没有供电的情况下也不会丢失数据。非易失性存储器装置的类型可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。
发明内容
本公开的各个实施例涉及一种在发生主机非预期的链路断开时完成对命令的处理的PCIe接口装置以及操作PCIe接口装置的方法。
根据实施例，一种高速***组件互连(PCIe)接口装置可以包括：事务层，生成用于发送事务的事务数据包；数据链路层，基于所述事务数据包生成包括保护码和所述事务数据包的序列号的链路数据包；物理层，基于链路数据包生成物理数据包并且顺序地输出物理数据包；链路训练模块，针对通过所述物理层联接的链路执行协商，并且基于在所述链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息；以及PCIe寄存器，存储关于事务层、数据链路层、物理层和链路训练模块的数据信息。
根据实施例，一种操作高速***组件互连(PCIe)接口装置的方法可以包括：由事务层生成用于发送事务的事务数据包；由数据链路层基于事务数据包生成包括保护码和事务数据包的序列号的链路数据包；由物理层基于链路数据包生成物理数据包并且顺序地输出物理数据包；通过发送和接收物理数据包针对通过物理层联接的链路执行协商；并且基于在所述链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息。
附图说明
图1是示出根据本公开实施例的PCIe接口装置的框图。
图2是示出根据本公开实施例的PCIe接口装置中包括的配置之间的数据包的发送的示图。
图3是示出根据本公开实施例的PCIe接口装置中包括的配置中的每一个中包括的层的示图。
图4是示出根据本公开实施例的链路训练状态机(LTSSM)的示图。
图5是示出根据本公开实施例的LTSSM的状态的示图。
图6是示出根据本公开实施例的链路接通过程的示图。
图7是示出根据本公开实施例的主机预期的链路断开和主机非预期的链路断开的示图。
图8是示出根据本公开实施例的与主机预期的链路断开相关的链路训练状态机(LTSSM)的示图。
图9是示出根据本公开实施例的当链路断开是主机预期的时PCIe接口装置的操作的示图。
图10是示出根据本公开实施例的图9的PCIe接口装置的操作的示图。
图11是示出根据本公开实施例的当链路断开是主机非预期的时PCIe接口装置的操作的示图。
图12是示出根据本公开实施例的当链路断开是主机非预期的时PCIe接口装置的操作的示图。
图13是示出根据本公开实施例的图12的PCIe接口装置的操作的示图。
图14是示出根据本公开实施例的操作PCIe接口装置的方法的流程图。
具体实施方式
根据本说明书中公开的构思的实施例的示例的具体结构或功能描述仅用于描述根据该构思的实施例的示例。根据该构思的实施例的示例可以以各种形式执行，然而描述不限于本说明书中描述的实施例的示例。
图1是示出根据本公开实施例的高速***组件互连(PCIe)接口装置的框图。
参照图1，PCIe接口装置100可以包括中央处理单元(CPU)110、根联合体(rootcomplex)120、存储器130、交换机140、PCIe端点150_1至150_3、传统端点(legacyendpoint)160_1和160_2以及PCIe至PCI/PCI-X桥170。
在图1中，根联合体120可以通过链路LINK联接到交换机140、PCIe端点150_1至150_3以及PCIe至PCI/PCI-X桥170中的每一个。另外，交换机140可以通过链路LINK联接到PCIe端点150_1至150_3以及传统端点160_1和160_2中的每一个。链路LINK可以包括至少一个通道。
根据实施例，根联合体120可以将CPU 110和存储器130连接到输入/输出(I/O)层次结构。
更具体地，根联合体120可以支持PCIe端口。换言之，根联合体120可以支持可以联接到输入/输出(I/O)装置的根端口。
另外，根联合体120可以支持PCIe接口装置100中包括的每个配置的层间路由。路由可以指在数据通信中选择从发送侧到接收侧的路径的操作。可以使用预先设置从发送侧到接收侧的路径的方法或者根据***或网络的状态选择效率最高的路径的方法来执行路由。
另外，根联合体120可以支持输入/输出(I/O)请求。根联合体120可以支持配置请求的生成。然而，根联合体120可能不支持作为完成者的锁定语义(locking semantic)。根联合体120可以作为请求者支持锁定请求的生成。
根据实施例，根联合体120可以将数据包拆分为在层次结构之间发送的较小数据包。另外，根联合体120可以生成I/O请求。
根据实施例，交换机140可以包括两个或更多个逻辑PCI到PCI桥。两个或更多个逻辑PCI到PCI桥中的每一个可以联接到上游端口或下游端口。
交换机140可以使用PCI桥机制(基于地址的多播)来发送事务。交换机140可以通过上游端口和下游端口发送所有类型的事务层数据包(也称为事务数据包)(TLP)。另外，交换机140可以支持锁定请求。所启用的交换机140的每个端口可以支持流控制。当在同一虚拟通道上发生争用时，交换机140可以使用循环或加权循环方案来实施仲裁。
根据实施例，与根联合体120不同，交换机140可能无法将数据包拆分为在层次结构之间发送的较小数据包。
根据实施例，PCIe端点150_1至150_3以及传统端点160_1和160_2中的每一个可以用作PCIe事务的请求者或完成者。PCIe端点150_1至150_3和传统端点160_1和160_2所发送或接收的事务层数据包(TLP)可以提供配置空间报头(configuration space header)。另外，PCIe端点150_1至150_3和传统端点160_1和160_2中的每一个可以作为完成者提供配置请求。
根据实施例，PCIe端点150_1至150_3和传统端点160_1和160_2可以根据存储器事务可能的大小进行分类。例如，当存储器事务可能超过4GB时，端点可以是PCIe端点(150_1至150_3)。另一方面，当存储器事务不可能超过4GB时，端点可以是传统端点(160_1和160_2)。虽然不允许PCIe端点150_1至150_3生成I/O请求，但传统端点160_1和160_2可以提供或生成I/O请求。
根据实施例，PCIe端点150_3可以向根联合体120发送TLP或者从根联合体120接收TLP。另外，PCI/PCI-X可以通过PCIe至PCI/PCI-X桥170向根联合体120发送TLP或者从根联合体120接收TLP。另外，PCIe端点150_1和150_2与传统端点160_1和160_2可以向交换机140发送TLP或者从交换机140接收TLP。
根据实施例，交换机140可以将从PCIe端点150_1和150_2与传统端点160_1和160_2接收的TLP发送到根联合体120。交换机140可以将从根联合体120接收的TLP发送到PCIe端点150_3或PCI/PCI-X(未示出)。
根据实施例，根联合体120可以直接向PCIe端点150_3发送TLP或者从PCIe端点150_3接收TLP。根联合体120可以通过交换机140向PCIe端点150_1和150_2与传统端点160_1和160_2发送TLP，或者从PCIe端点150_1和150_2与传统端点160_1和160_2接收TLP。根联合体120可以将从PCIe端点150_1和150_2与传统端点160_1和160_2接收的TLP发送到CPU110或存储器130。
图2是示出根据本公开实施例的PCIe接口装置中包括的配置之间的数据包发送的示图。
参照图1和图2，图2所示的PCIe组件1和2中的每一个可以是图1所示的根联合体120、交换机140、PCIe端点150_1至150_3、传统端点160_1和160_2以及PCIe至PCI/PCI-X桥170中的一个。换言之，如图2所示的PCIe组件1和2中的每一个可以是组件中通过链路LINK联接到另一组件的一个组件。链路LINK可以包括至少一个通道。
根据实施例，PCIe组件1和2可以通过链路LINK发送或接收数据包。换言之，PCIe组件1和2中的每一个可以用作用于发送数据包的发送器TX或用于接收数据包的接收器RX。
根据实施例，数据包可以是信息发送单位并且包括选择性的TLP前缀、报头和有效载荷。
根据实施例，可以通过不监听不需要高速缓存的数据包来减少延迟。当事务之间不存在依赖关系时，可以通过改变排序来提高数据包操作性能。另外，通过基于ID修改排序，可以提高数据包操作性能。
图3是示出根据本公开实施例的PCIe接口装置中包括的配置中的每一个中包括的层的示图。
参照图2和图3，图3示出了图2的PCIe组件1和2中的每一个中包括的层。在图3中，PCIe组件1和2可以分别包括事务层211和221、数据链路层212和222以及物理层213和223。物理层213和223可以分别包括逻辑子块213_1和223_1以及物理子块213_2和223_2。
根据实施例，事务层211和221可以组装或分解事务层数据包(TLP)。事务层数据包(TLP)可以用于处理事务(即，某种类型的事件)，诸如发送、读取和写入事务。
事务层211和221可以管理基于信用的流控制。另外，事务层211和221可以根据事务的类型支持各种寻址格式。例如，事务层211和221可以支持关于存储器、I/O、配置和消息的寻址。
根据实施例，事务层211和221可以执行初始化和配置功能。更具体地，事务层211和221可以存储处理器或管理装置所生成的链路配置信息。另外，事务层211和221可以存储与物理层213和223所确定的带宽和频率相关的链路属性。
根据实施例，事务层211和221可以生成和处理数据包。更具体地，事务层211和221可以生成装置内核所请求的TLP，并且将接收到的TLP转换为有效载荷或状态信息。另外，当支持端到端数据完整性时，事务层211和221可以生成循环冗余码(CRC)并更新TLP报头。
根据实施例，事务层211和221可以执行流控制。更具体地，事务层211和221可以跟踪跨链路的TLP的流控制信用。另外，事务层211和221可以通过数据链路层212和222周期性地接收事务信用状态。事务层211和221可以基于流控制信息来控制TLP发送。
根据实施例，事务层211和221可以实施电源管理。更具体地，事务层211和221可以根据***软件的指令来管理电源。另外，当电源接通时，事务层211和221可以根据硬件指令执行自主电源管理。
根据实施例，事务层211和221可以针对某些类别的应用提供虚拟通道机制和流量分类识别。事务层211和221可以通过预定物理资源提供独立的逻辑数据流。另外，事务层211和221可以通过数据包标记提供不同的排序来应用适当的服务策略。
根据实施例，数据链路层212和222的职责可以包括链路管理、数据完整性、错误检测和错误校正。数据链路层212和222可以基于事务数据包生成包括保护码和事务数据包的序列号的链路数据包。数据链路层212和222可以将数据保护码和TLP序列号应用于待发送的TLP，并且可以将数据保护码和TLP序列号发送到物理层213和223。另外，数据链路层212和222可以检查从物理层213和223接收的TLP的完整性并且可以将TLP发送到事务层211和221。
当检测到TLP中的错误时，数据链路层212和222可以接收没有错误的TLP，或者可以请求重新发送TLP，直到确定链路具有故障状态。数据链路层212和222可以生成和消耗用于链路管理的数据链路层数据包(也称为链路数据包)(DLLP)。
根据实施例，数据链路层212和222可以交换可靠信息。另外，数据链路层212和222可以执行初始化和电源管理。更具体地，数据链路层212和222可以分别向物理层213和223发送事务层211和221的电源状态请求。另外，数据链路层212和222可以向事务层211和221发送关于启用/停用、复位、断开连接和电源管理状态的信息。
根据实施例，数据链路层212和222可以执行数据保护、错误检查以及促进重试发送。更具体地，数据链路层212和222可以生成CRC。另外，数据链路层212和222可以存储所发送的TLP以启用对TLP的重试。数据链路层212和222可以检查TLP、发送重试消息并且显示用于错误报告和记录的错误。
根据实施例，物理层213和223可以包括用于操作接口的配置，诸如驱动器、输入缓冲器、并行到串行或串行到并行转换器以及锁相环路(PLL)。
根据实施例，物理层213和223可以将从数据链路层212和222接收的数据包转换为串行化格式以发送数据包。另外，物理层213和223可以根据与连接到链路另一侧的装置或组件的兼容性来设置带宽和频率。物理层213和223可以执行数据包的并行到串行转换，然后执行串行到并行转换以实现串行数据通信。换言之，物理层213和223可以各自用作串行器或解串器。
根据实施例，物理层213和223可以执行接口初始化、保持控制和状态跟踪。更具体地，物理层213和223可以执行互连电源管理。另外，物理层213和223可以协商组件之间的带宽和通道映射并反转通道极性。
物理层213和223可以生成符号和串行有序集。另外，物理层213和223可以发送和对齐生成的符号。
根据实施例，物理层213和223可以用作PCIe组件之间的数据包的发送器或接收器。换言之，物理层213和223可以转换通过事务层211和221以及数据链路层212和222接收的数据包，并且可以将转换后的数据包发送到其他PCIe组件。另外，物理层213和223可以转换从其他PCIe组件接收的数据包，以通过数据链路层212和222将转换后的数据包发送到事务层211和221。物理层213和223可以基于链路数据包生成物理数据包并顺序地输出物理数据包。
根据实施例，物理层213和223中包括的逻辑子块213_1和223_1中的每一个可以包括两个部分。两个部分中的一个可以是发送器部分，其准备发送从数据链路层212和222发送到物理子块213_2和223_2的信息。另一部分可以是接收器部分，其在将接收到的信息输出到数据链路层212和222之前识别和准备该信息。
根据实施例，物理层213和223中包括的物理子块213_2和223_2中的每一个可以是共同地或单独地支持独立参考时钟架构的电子块。另外，物理子块213_2和223_2可以减少低功率链路操作的摆动、检测带内接收器和检测电气空闲状态。
图4是示出根据本公开实施例的链路训练状态机(LTSSM)的示图。
参照图1和图4，图4示出了CPU 110、根联合体120、交换机140以及装置180_1和180_2(连接到端点)。图4的组件中的每一个可以包括链路训练状态机(也称为链路训练模块)(LTSSM)。LTSSM可以交换训练序列(例如，TS1和TS2)以协商多个链路参数，诸如配置连接各个组件的链路的通道的极性、链路或通道的数量、均衡性、以及数据发送速度。LTSSM可以针对通过物理层联接的链路执行协商，并且基于在链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息。
根据实施例，在PCIe环境中，LTSSM可以是基于硬件的处理器，其由物理层(图3的213或223)控制并且通过配置和初始化用于正常操作的组件之间的链路和端口来启用数据发送。一条链路可以具有十一种状态中的一种，包括检测状态和轮询状态，并且每个状态可以具有子状态。
下面将参照图5更详细地描述链路可以具有的各种状态之间的流。
根据实施例，为了配置用于连接组件的端口，每个单独的链路可能需要单独的LTSSM。例如，为了配置用于连接根联合体120和装置180_2的端口，根联合体120和装置180_2中的每一个可以包括LTSSM。另外，为了配置用于连接根联合体120和交换机140的端口，根联合体120和交换机140中的每一个可以包括LTSSM。进一步地，为了配置用于连接交换机140和装置180_1的端口，交换机140和装置180_1中的每一个可以包括LTSSM。
根据实施例，交换机140的端口之中靠近根联合体120的端口可以是上游端口，而远离根联合体120的端口可以是下游端口。上游端口和下游端口可以分别与根联合体120和装置180_1交换训练序列(例如，TS1和TS2)以实现LTSSM转变的同步。对于LTSSM转变的同步，上游端口和下游端口可以彼此独立并且可以互不影响。
根据实施例，CPU 110可以不受每个组件的LTSSM的影响。因此，当发生主机不期望的链路断开时，可能会导致蓝屏错误。
图5是示出根据本公开实施例的LTSSM的状态的示图。
参照图4和图5，图5中的状态示出了LTSSM转变同步中的每个步骤。
根据实施例，检测(DETECT)步骤可以指检测连接到图2的PCIe组件1和2的两端的链路的步骤。换言之，可以在DETECT步骤中搜索物理联接的通道。
DETECT步骤可以是LTSSM的初始步骤并且在复位之后或在启动时进入。另外，在DETECT步骤中，所有逻辑、端口和寄存器都可以复位。DETECT步骤可以在引导时进入。LTSSM可以从DETECT步骤进入轮询(POLLING)步骤。
根据实施例，在POLLING步骤中，可以从检测到的通道之中区分启用数据通信的通道。换言之，在POLLING步骤中，PCIe组件1和2两端的时钟可以同步，并且可以检查通道的极性(D+或D-)和可用的数据发送速度。进一步地，在POLLING步骤中，可以检查数据中连续位之间的边界。根据实施例，LTSSM可以从POLLING步骤进行到配置(CONFIGURATION)步骤。
根据实施例，在CONFIGURATION步骤中，可以检查通道的连接状态。例如，在CONFIGURATION步骤中，可以确定启用数据通信的通道宽度。另外，在CONFIGURATION步骤中，可以将训练序列中标记为PAD的位改变为协商编号(negotiated number)，并且可以执行两个装置最佳性能的协商。在CONFIGURATION步骤中，发送器和接收器可以以所协商的数据发送和接收速率来发送和接收数据。另外，在CONFIGURATION步骤中，可以解决各个通道的并行位流在不同的时间到达不同的装置的通道到通道去偏斜(lane to lane de-skew)问题。
根据实施例，在CONFIGURATION步骤中，LTSSM可以进行到DETECT步骤、L0步骤、恢复(RECOVERY)步骤、环回(LOOPBACK)步骤或停用(DISABLED)步骤。
根据实施例，在L0步骤中，可以正常发送和接收数据和控制数据包。换言之，可以发送和接收事务层数据包(TLP)和数据链路层数据包(DLLP)。另外，所有电源管理状态都可以从L0步骤开始。L0步骤可以是正常操作状态。L0步骤可以是完全活动状态。
根据实施例，LTSSM可以从L0步骤进行到L1步骤、L2步骤、L0s步骤或RECOVERY步骤。
根据实施例，L0s步骤、L1步骤和L2步骤中的每一个可以作为或用作省电状态。
更具体地，L0s步骤可以是L0步骤的子状态。L0s步骤可以允许链路快速地进入节能状态以及从节能状态中恢复，而无需经过RECOVERY步骤。另外，从L0s步骤到L0步骤的转变可以重新建立位锁定、符号锁定和通道到通道去偏斜。两端的端口的发送器和接收器不一定要同时处于L0s步骤以返回到L0步骤。LTSSM可以从L0s步骤转变到L0步骤或RECOVERY步骤。
更具体地，尽管L1步骤返回到L0步骤比L0s步骤返回到L0步骤更慢，但是L1步骤可以以附加的恢复延迟为代价而与L0步骤相比允许节省额外的电力。可以通过活动状态电源管理(ASPM)或电源管理软件进入L1步骤。当不使用经由PCIe连接的装置时，ASPM可以参考将链路改变为省电状态的策略。电源管理软件可以参考将经由PCIe连接的装置改变为省电状态的策略。
另外，可以在被数据链路层(图3中的212或222)引导并且接收到电气空闲有序集(electrical idle ordered set，EIOS)之后进入L1步骤。LTSSM可以从L1步骤进行到RECOVERY步骤。
更具体地，可以在L2步骤中积极地省电，并且可以关闭PCIe连接装置的发送器和接收器。在L2步骤中，可能无法保证电源和时钟，但可以提供AUX电源。可以在被数据链路层(图3中的212或222)引导并且接收到电气空闲有序集(EIOS)之后进入L2步骤。LTSSM可以从L2步骤进行到DETECT步骤。
根据实施例，当在L0步骤中发生错误时可以进入RECOVERY步骤，并且可以在错误恢复之后再次转变到L0步骤。另外，当从L1步骤返回到L0步骤时可以进入RECOVERY步骤，当进入LOOPBACK步骤、热复位(HOT RESET)步骤或DISABLED步骤时，流程可以转变到RECOVERY步骤。
在RECOVERY步骤中，可以重新建立位锁定、符号锁定或块对齐以及通道到通道去偏斜。另外，在RECOVERY步骤中，可以改变通道的速度。
根据实施例，LTSSM可以从RECOVERY步骤进入L0步骤、CONFIGURATION步骤、DETECT步骤、LOOPBACK步骤、HOT RESET步骤或DISABLED步骤。
根据实施例，LOOPBACK步骤可以旨在用于测试，并且在测量位错误率时进入。LOOPBACK步骤可以复位链路并使用训练序列(例如，TS1和TS2)的训练控制字段中的第2位，并且接收器可以重新发送所有接收到的数据包。LTSSM可以在LOOPBACK步骤中测量位错误率并进行到DETECT步骤。
根据实施例，HOT RESET步骤可以复位链路并使用训练序列(例如，TS1和TS2)中的第0位。LTSSM可以从HOT RESET步骤进行到DETECT步骤。
根据实施例，当接收器处于低阻抗状态时，DISABLED步骤可以使发送器处于电气空闲状态。在DISABLED步骤中，可以停用链路直到电气空闲状态终止。DISABLED步骤可以使用训练序列(例如，TS1和TS2)的训练控制字段中的第1位。LTSSM可以在上一步骤的引导下进入DISABLED步骤。LTSSM可以从DISABLED步骤进入DETECT步骤。
在图5中，链路接通可以指示从DETECT步骤经由POLLING步骤和CONFIGURATION步骤到L0步骤的转变，并且链路断开可以指示再次转变到DETECT步骤。
另外，LTSSM可以在每个步骤设置链路接通寄存器值。例如，当链路接通寄存器的值为“1”时，链路接通寄存器可能处于链路接通状态，而当链路接通寄存器的值为“0”时，链路接通寄存器可能处于链路断开状态。当LTSSM第一次进入L0步骤时，链路接通寄存器可以被设置为“1”。
更具体地，对应于DETECT步骤、POLLING步骤、CONFIGURATION步骤、LOOPBACK步骤、HOT RESET步骤与DISABLED步骤的链路接通寄存器可以被设置为“0”。对应于L0步骤、L0s步骤、L1步骤和L2步骤的链路接通寄存器可以被设置为“1”。
根据实施例，在链路断开期间，数据可以被清除，并且PCIe寄存器和NVMe寄存器可以被复位。因此，主机可以初始化PCIe寄存器和NVMe寄存器。当链路断开是主机预期的时，主机可以初始化PCIe和NVMe。PCIe寄存器可以存储关于事务层、数据链路层、物理层和链路训练模块的数据信息，并且可以包括联接到端点的NVMe模块中包括的数据信息。
然而，例如，在突然的链路断开(其为主机非预期的)的情况下，可能会发生故障，诸如无法改变数据发送和接收速率、无法改变通道以及无法终止省电。另外，可能会发生LTSSM超时，并且LTSSM可能会转变到DETECT步骤。非预期的突然链路断开可能是两个端口之间的链路断开。因此，操作***(OS)和NVMe驱动器可能不会感知到突然的链路断开。因此，主机可能在未初始化PCIe和NVMe的情况下尝试访问装置，并且可能会由于复位值而导致蓝屏或主机操作中断。
图6是示出根据本公开实施例的链路接通过程的示图。
参照图5和图6，除了PCIe寄存器(PCIe REG)和NVMe的步骤之外，图6还示出了通过图5所示步骤的链路接通过程。
根据实施例，LTSSM可以从DETECT步骤通过POLLING步骤和CONFIGURATION步骤转变到L0步骤，这被称为链路接通。在L0步骤中，LTSSM可以正常发送和接收事务层数据包(TLP)和数据链路层数据包(DLLP)。
根据实施例，通过链路连接的两个端口处的接收器RX和发送器TX可以处于电气空闲状态(ELECIDLE)。另外，两个端口处的接收器RX和发送器TX可以通过在POLLING步骤和CONFIGURATION步骤中发送和接收训练序列(例如，TS1和TS2)来同步LTSSM转变。在L0步骤中，两个端口处的接收器RX和发送器TX可以处于接收器RX和发送器TX发送和接收事务层数据包(TLP)的状态(TLP TRANSMISSIBLE)。
根据实施例，PCIe寄存器(PCIe REG)可以在DETECT步骤、POLLING步骤和CONFIGURATION步骤期间处于默认状态(DEFAULT)。PCIe寄存器(PCIe REG)可以在L0步骤中由主机初始化，然后可以处于有效状态。
根据实施例，NVMe寄存器可以在PCIe寄存器(PCIe REG)被初始化之前保持非活动状态(INACTIVE)，并且可以在PCIe寄存器(PCIe REG)被初始化之后处于活动状态(ACTIVE)。
图7是示出根据本公开实施例的主机预期的链路断开和主机非预期的链路断开的示图。
参照图5和图7，图7示出了主机预期的链路断开和主机非预期的链路断开。在图7中，虚线所指示的转变可以对应于主机预期的链路断开，而实线所指示的转变可以对应于主机非预期的链路断开。
根据实施例，可以基于转变到DETECT步骤之前的步骤来区分主机预期的链路断开和主机非预期的链路断开。
例如，当转变到DETECT步骤之前的步骤是L2步骤、HOT RESET步骤或DISABLED步骤时，链路断开可以对应主机预期的链路断开。另外，在另一示例中，当执行冷复位或热复位时，链路断开可以是主机预期的链路断开。冷复位可以指在上电复位(POR)之后重新施加电力时开始链路训练，而热复位可以指在保持电力时发生的复位。
然而，当紧接在转变到DETECT步骤之前的步骤是CONFIGURATION步骤或RECOVERY步骤时，链路断开可以对应于主机非预期的链路断开。当在CONFIGURATION步骤或RECOVERY步骤(其可能发生在L0步骤之后)中发生超时时，主机非预期的链路断开可能会从DETECT步骤进行到L0步骤。
因此，公开了一种用于区分主机预期的链路断开与主机非预期的链路断开，包括在主机非预期的突然链路断开的情况下保持PCIe寄存器和NVMe寄存器的方法。
更具体地，为了区分主机预期的链路断开与主机非预期的突然链路断开，当链路接通寄存器从“1”变为“0”时，LTSSM可以单独存储关于紧接在步骤改变之前的当前步骤的信息。
根据实施例，当被改变的步骤是LOOPBACK步骤、HOT RESET步骤或DISABLED步骤时，链路断开可以是主机预期的链路断开，而与紧接在前的步骤无关。
根据实施例，当被改变的步骤是DETECT步骤时，LTSSM可以检查紧接在DETECT步骤之前的步骤。例如，当紧接在改变到DETECT步骤之前的步骤是L2步骤、HOT RESET步骤或DISABLED步骤时，链路断开可以对应主机预期的链路断开。然而，当紧接在改变到DETECT步骤之前的步骤是CONFIGURATION步骤或RECOVERY步骤时，链路断开可以对应于主机非预期的突然链路断开。
图8是示出根据本公开实施例的与主机预期的链路断开相关的链路训练状态机(LTSSM)的示图。
参照图4和图8，图8示出了图4的CPU 110通过交换机140的下游端口的PCIe寄存器执行HOT RESET。与交换机140的其他端口相比，下游端口可以离根联合体120更远。下游端口可以通过与装置180_1交换训练序列(例如，TS1和TS2)来同步LTSSM转变。HOT RESET步骤可以指复位链路的步骤。
根据实施例，HOT RESET步骤可以由下游端口的PCIe寄存器执行。在HOT RESET步骤之后，可以执行链路接通。换言之，LTSSM可以从HOT RESET步骤进行到DETECT步骤。
因此，由于在转变到DETECT步骤之前的步骤是HOT RESET过程，因此链路断开可以是主机预期的链路断开。
图9是示出根据本公开实施例的当链路断开是主机预期的时的PCIe接口装置的操作的示图。
参照图7和图9，图9示出了在图7的主机预期的链路断开的示例中，当链路断开从RECOVERY步骤转变到HOT RESET步骤时，重新建立链路接通的过程中的PCIe寄存器(PCIeREG)和NVMe的状态。
根据实施例，LTSSM可以从L0步骤通过RECOVERY步骤改变为HOT RESET步骤。由于紧接在转变到DETECT步骤之前的步骤是HOT RESET步骤，因此可以是主机预期的链路断开。LTSSM可以在HOT RESET步骤中复位链路并再次转变为DETECT步骤。随后，LTSSM可以在POLLING步骤和CONFIGURATION步骤之后进入L0步骤，并且可以重新建立链路接通。
根据实施例，在L0步骤中，两个端口的发送器TX和接收器RX可以发送或接收事务层数据包(TLP)。然而，在RECOVERY步骤和HOT RESET步骤中，两个端口的发送器TX和接收器RX可以发送和接收TS1(具有HOT RESET的TS1)，而在DETECT步骤中，发送器TX和接收器RX可以处于电气空闲状态(ELECIDLE)。
随后，在POLLING步骤和CONFIGURATION步骤中，两个端口的发送器TX和接收器RX可以发送和接收TS1和TS2以区分启用数据通信的通道并检查通道的连接状态。根据实施例，当LTSSM进入L0步骤时，两个端口的发送器TX和接收器RX可以发送或接收事务层数据包(TLP)。
根据实施例，PCIe寄存器(PCIe REG)在L0步骤和RECOVERY步骤中可以是有效的(VALID)，但是当LTSSM从RECOVERY步骤进入HOT RESET步骤时可以改变为默认状态(DEFAULT)。随后，当LTSSM进入L0步骤时，PCIe寄存器(PCIe REG)可以被初始化(INITIALIZED)并变为有效状态(VALID)。换言之，当发生主机预期的链路断开时，PCIe寄存器(PCIe REG)可以被初始化。
根据实施例，当在从L0步骤到RECOVERY步骤的LTSSM转变期间或者在从RECOVERY步骤到HOT RESET步骤的转变期间，NVMe具有活动状态(ACTIVE)时，NVMe可以清除正在进行的命令。随后，当NVMe在CONFIGURATION步骤中变为非活动状态(INACTIVE)，并且PCIe寄存器(PCIe REG)被初始化(INITIALIZED)时，NVMe可以返回到活动状态(ACTIVE)。换言之，当发生主机预期的链路断开时，NVMe可以在激活之前执行清除。
例如，在完成命令的清除之后，NVMe可以改变为非活动状态(INACTIVE)并通过CONFIGURATION步骤，并且可以在L0步骤中完成链路接通。然后，当PCIe寄存器(PCIe REG)被初始化(INITIALIZED)时，NVMe可以被主机改变回活动状态(ACTIVE)。
当主机向NVMe发送配置请求时，如果NVMe正在清除命令，则NVMe可以通过返回配置请求重试状态(CRS)来忽略配置请求。当主机向NVMe发送配置请求时，如果NVMe已完成清除命令，则NVMe可以发送成功返回(SR)并进行初始化。
因此，OS和驱动器可以感知到主机预期的链路断开，因此PCIe寄存器(PCIe REG)和NVMe可以被初始化和激活。
图10是示出根据本公开实施例的图9的PCIe接口装置的操作的示图。
参照图3和图10，图10示出了图3的PCIe组件1(210)中包括的层(211、212和213)、重放缓冲器214、PCIe寄存器215和高速非易失性存储器寄存器(NVMe REG)1010。参照图9和图10，图10示出了图9的主机预期的链路断开的LTSSM操作。图10的重放缓冲器214可以是存储用于重新发送的事务层数据包(TLP)的重试缓冲器。NVMe寄存器(NVMe REG)1010可以被包括在NVMe模块中。
根据实施例，当发生主机预期的链路断开时，LTSSM可以初始化事务层211、数据链路层212、物理层213、PCIe寄存器215和NVMe寄存器1010(INITIALIZATION)。
LTSSM可以通过链路断开中断以执行NVMe复位来初始化NVMe寄存器1010。如果NVMe正在运行命令，则NVMe可以清除正在运行的命令。当命令清除完成之后，NVMe可以通过PCIe入站路径再次执行初始化。
根据实施例，当发生主机预期的链路断开时，LTSSM可以向事务层211返回关于每个事务的错误，并且可以在错误返回完成之后执行初始化。
图11是示出根据本公开实施例的当链路断开是主机非预期的时PCIe接口装置的操作的示图。
参照图7和图11，图11示出了在图7主机非预期的链路断开的示例中，当链路断开从RECOVERY步骤直接转变到DETECT步骤时，重新建立链路接通的过程中的PCIe寄存器(PCIe REG)和NVMe的状态。
根据实施例，LTSSM可以从RECOVERY步骤改变到DETECT步骤。例如，当由于RECOVERY步骤中的错误而发生超时(例如，二十四毫秒(24ms))时，LTSSM可以从RECOVERY步骤改变到DETECT步骤。
由于紧接在转变到DETECT步骤之前的步骤是RECOVERY步骤，因此链路断开可以对应于主机非预期的突然链路断开。随后，LTSSM可以通过POLLING步骤和CONFIGURATION步骤进入L0步骤，并且可以重新建立链路接通。
根据实施例，在L0步骤中，两个端口的发送器TX和接收器RX可以发送或接收事务层数据包(TLP TRANSMISSIBLE)。然而，由于错误(ERROR)，两个端口的发送器TX和接收器RX可能在RECOVERY步骤中发送或接收TS1并且在DETECT步骤中可能处于电气空闲状态(ELECIDLE)。
随后，在POLLING步骤和CONFIGURATION步骤中，两个端口的发送器TX和接收器RX可以发送和接收TS1和TS2，以从检测到的通道之中区分启用数据通信的通道，并且可以检查通道的连接状态。当LTSSM再次进入L0步骤时，两个端口的发送器TX和接收器RX可以发送或接收事务层数据包(TLP)。
根据实施例，PCIe寄存器(PCIe REG)在L0步骤和RECOVERY步骤中可以是有效的(VALID)，但是可能由于LTSSM超时(TIMEOUT)而从有效状态(VALID)变为默认状态(DEFAULT)。换言之，当发生主机非预期的链路断开时，PCIe寄存器(PCIe REG)可能会改变为默认状态(DEFAULT)，并且保持该状态。
根据实施例，在L0步骤和RECOVERY步骤中处于活动状态(ACTIVE)的NVMe可以清除正在运行的命令。随后，在CONFIGURATION步骤中，NVMe可以改变为非活动状态(INACTIVE)，并且保持该状态。
当发生主机非预期的链路断开时，PCIe寄存器(PCIe REG)可以被初始化并且NVMe可以被复位。随着PCIe寄存器(PCIe REG)被初始化，关于基地址寄存器(BAR)的信息可以被初始化。
因此，可能无法检查TLP地址，并且可能无法利用TLP访问NVMe寄存器。因此，对应于NVMe命令的操作可能无法进行。因此，可能会发生蓝屏死机(BSOD)。
然而，根据本公开，当发生主机非预期的链路断开时，PCIe寄存器(PCIe REG)和NVMe寄存器可以保持不被初始化，从而防止BSOD的生成。
图12是示出根据本公开实施例的当链路断开是主机非预期的时PCIe接口装置的操作的示图。
参照图7和图12，图12示出了在图7主机非预期的链路断开的示例中，当链路断开从RECOVERY步骤直接转变到DETECT步骤时，重新建立链路接通的过程中的PCIe寄存器(PCIe REG)和NVMe的状态。
参照图11和图12，除了PCIe寄存器(PCIe REG)和NVMe的状态之外，图12与图11基本相同。因此，将省略多余的描述以简化图12的描述。
根据实施例，与图11不同，即使当LTSSM TIMEOUT发生时，PCIe寄存器(PCIe REG)也可以保持有效状态(VALID)。另外，即使当LTSSM TIMEOUT发生时，NVMe也可以保持活动状态(ACTIVE)。
由于PCIe寄存器(PCIe REG)保持有效状态(VALID)并且NVMe保持活动状态(ACTIVE)，因此NVMe可以执行对应于新NVMe命令的操作以及对应于当前正在运行的命令的操作。
图13是示出根据本公开实施例的图12的PCIe接口装置的操作的示图。
参照图3和图13，图13示出了图3的PCIe组件1(210)中包括的层211、212和213、重放缓冲器214、PCIe寄存器215和高速非易失性存储器寄存器(NVMe REG)1010。参照图12和图13，图13示出了图12的主机非预期的链路断开的LTSSM操作。主机非预期的链路断开可以是突然的链路断开。图13所示的重放缓冲器214可以是存储用于重新发送的事务层数据包(TLP)的重试缓冲器。NVMe寄存器1010可以被包括在NVMe模块中。
根据实施例，当发生主机非预期的链路断开时，与主机预期的链路断开相反，LTSSM可以初始化物理层213和重放缓冲器214(INITIALIZATION)，并且可以保持事务层211、数据链路层212、PCIe寄存器215和NVMe寄存器1010(MAINTENANCE)。如果在物理层213和重放缓冲器214的初始化期间有任何数据丢失，则LTSSM可以将数据丢失作为AXI错误发送到NVMe模块。LTSSM可以通过突然的链路断开中断来保持NVMe寄存器1010，并且执行与发生AXI错误的命令相对应的操作。
根据实施例，当发生主机未预期的非预期突然链路断开时，所有的PCIe控制寄存器都可以被保持，而PCIe状态/性能寄存器只有一些可以被保持。PCIe状态/性能寄存器的链路速度和协商的链路宽度可以被初始化。选择性地，因突然的链路断开导致的AER的可校正错误状态可以被初始化。
根据实施例，当发生主机非预期的突然链路断开时，NVMe可以运行正在进行的命令。当由于超时(TIMEOUT)而导致错误从PCIe组件返回NVMe时，如果重新建立链路接通，则NVMe可以再次执行与命令相对应的操作。
另外，当LTSSM返回L0步骤并且重新建立链路接通时，NVMe可以恢复运行正在进行的命令。
因此，当发生主机非预期的突然链路断开时，可以通过保持PCIe寄存器215和NVMe寄存器1010来防止OS或NVMe驱动器的操作中断。
图14是示出根据本公开实施例的操作PCIe接口装置的方法的流程图。
参照图14，在步骤S1401，LTSSM可以处于链路接通状态。链路接通可以指从DETECT步骤通过POLLING步骤和CONFIGURATION步骤转变到L0步骤。另外，链路接通可以指在每个步骤的链路接通寄存器被设置为“1”的状态。
在步骤S1403，LTSSM可以处于链路断开状态。链路断开状态可以表示不同的步骤转变到DETECT步骤。另外，链路断开可以指在每个步骤的链路接通寄存器被设置为“0”的状态。
根据实施例，链路断开可以是主机预期的链路断开和主机非预期的突然链路断开。主机预期的链路断开可以意指LTSSM响应于主机的请求而从链路接通状态改变为链路断开状态。主机非预期的突然链路断开不是主机所请求的，并且可以意指LTSSM由于无法改变数据发送和接收速率、无法改变通道或无法终止省电而导致的超时而转变到DETECT步骤。
在步骤S1405，LTSSM可以确定链路断开是否由主机请求。当链路断开是主机所请求的(Y)时，进程可以进行到步骤S1407。当链路断开不是主机所请求的(N)时，即，当链路断开是突然的链路断开时，进程可以进行到步骤S1409。
在步骤S1407，LTSSM可以初始化PCIe寄存器和NVMe寄存器。根据实施例，主机预期的链路断开可以导致数据被NVMe寄存器清除并复位PCIe寄存器和NVMe寄存器。因此，LTSSM可以初始化PCIe寄存器和NVMe寄存器。
在步骤S1409，LTSSM可以保持PCIe寄存器和NVMe寄存器。根据实施例，OS和NVMe驱动器可能无法感知主机未请求的链路断开。因此，为了防止由于复位值而引起的蓝屏或主机操作的中断，LTSSM可以保持PCIe寄存器和NVMe寄存器。
根据本公开，提供了一种能够在发生主机非预期的链路断开时完成命令的处理的PCIe接口装置以及操作PCIe接口装置的方法。
在以上讨论的实施例中，所有的步骤可以选择性地执行或跳过。另外，每个实施例中的步骤可以并不总是以经常的顺序执行。此外，本说明书和附图中所公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而非旨在限制本公开的范围。换言之，本公开所属领域的普通技术人员将能够容易地理解基于本公开的技术范围可以进行各种修改。对本领域技术人员显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本公开的上述示例性实施例进行各种修改。因此，本公开旨在涵盖所有这些修改，只要它们落入所附权利要求及其等同方案的范围内。

Claims (20)

1.一种高速***组件互连接口装置即PCIe接口装置，包括：
事务层，生成用于发送事务的事务数据包；
数据链路层，基于所述事务数据包生成包括保护码和所述事务数据包的序列号的链路数据包；
物理层，基于所述链路数据包生成物理数据包并且顺序地输出所述物理数据包；
链路训练模块，针对通过所述物理层联接的链路执行协商，并且基于在所述链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息；以及
PCIe寄存器，存储关于所述事务层、所述数据链路层、所述物理层和所述链路训练模块的所述数据信息。
2.根据权利要求1所述的PCIe接口装置，其中当针对所述链路执行协商时，所述链路训练模块执行多个步骤中的一个并设置对应于所述多个步骤中的一个的链路接通寄存器值，并且
其中所述多个步骤中的一个是检测步骤、轮询步骤、配置步骤、L0步骤、L0s步骤、L1步骤、L2步骤、恢复步骤、环回步骤、热复位步骤和停用步骤中的一个。
3.根据权利要求2所述的PCIe接口装置，其中当所述链路接通寄存器值从“1”变为“0”时，所述链路训练模块存储关于紧接在改变之前的步骤的信息。
4.根据权利要求3所述的PCIe接口装置，其中当紧接在所述改变之前的步骤是所述环回步骤、所述热复位步骤或所述停用步骤时，所述链路断开是所述主机所请求的。
5.根据权利要求3所述的PCIe接口装置，其中当所述链路接通寄存器值从“1”变为“0”时，如果在所述改变之后的步骤是所述检测步骤，则所述链路训练模块识别紧接在所述改变之前的步骤。
6.根据权利要求5所述的PCIe接口装置，其中当紧接在所述改变之前的步骤是所述L2步骤、所述热复位步骤或所述停用步骤时，所述链路断开是所述主机所请求的。
7.根据权利要求5所述的PCIe接口装置，其中当紧接在所述改变之前的步骤是所述配置步骤或所述恢复步骤时所述链路断开是突然的链路断开，并且所述突然的链路断开不是由所述主机请求的链路断开。
8.根据权利要求7所述的PCIe接口装置，其中当所述链路断开是所述突然的链路断开时，所述链路训练模块初始化所述物理层并且保持所述事务层和所述数据链路层。
9.根据权利要求7所述的PCIe接口装置，进一步包括重放缓冲器，所述重放缓冲器存储用于重新发送的事务数据包，
其中当所述链路断开为所述突然的链路断开时，所述链路训练模块初始化所述重放缓冲器。
10.根据权利要求7所述的PCIe接口装置，其中当所述链路断开为所述突然的链路断开时，所述链路训练模块保持存储在所述PCIe寄存器中的所述数据信息。
11.根据权利要求7所述的PCIe接口装置，其中所述链路训练模块保持存储在高速非易失性存储器寄存器即NVMe寄存器中的所述数据信息，所述NVMe寄存器包括在联接到端点的NVMe模块中。
12.一种操作高速***组件互连接口装置即PCIe接口装置的方法，所述方法包括：
由事务层生成用于发送事务的事务数据包；
由数据链路层基于所述事务数据包生成包括保护码和所述事务数据包的序列号的链路数据包；
由物理层基于所述链路数据包生成物理数据包并顺序地输出所述物理数据包；
通过发送和接收所述物理数据包针对通过所述物理层联接的链路执行协商；并且
基于在所述链路的协商未执行时发生的链路断开是否是由主机请求的来保持数据信息。
13.根据权利要求12所述的方法，其中针对所述链路执行所述协商包括：
执行多个步骤中的一个；以及
设置对应于所述多个步骤中的一个的链路接通寄存器值，并且
其中所述多个步骤中的一个是检测步骤、轮询步骤、配置步骤、L0步骤、L0s步骤、L1步骤、L2步骤、恢复步骤、环回步骤、热复位步骤和停用步骤中的一个。
14.根据权利要求13所述的方法，其中设置所述链路接通寄存器值包括：当所述链路接通寄存器值从“1”变为“0”时，存储关于紧接在改变之前的步骤的信息。
15.根据权利要求14所述的方法，其中针对所述链路执行所述协商包括：当所述链路接通寄存器值从“1”变为“0”时，如果在所述改变之后的步骤是所述检测步骤，则识别紧接在所述改变之前的步骤。
16.根据权利要求15所述的方法，其中当紧接在所述改变之前的步骤是所述L2步骤、所述热复位步骤或所述停用步骤时，所述链路断开是所述主机所请求的。
17.根据权利要求15所述的方法，其中当紧接在所述改变之前的步骤是所述配置步骤或所述恢复步骤时，所述链路断开是突然的链路断开，并且所述突然的链路断开不是由所述主机请求的链路断开。
18.根据权利要求17所述的方法，其中针对所述链路执行所述协商包括：当所述链路断开是所述突然的链路断开时，初始化所述物理层并且保持所述事务层和所述数据链路层。
19.根据权利要求17所述的方法，其中针对所述链路执行所述协商包括：当所述链路断开是所述突然的链路断开时，保持存储在PCIe寄存器中的所述数据信息。
20.根据权利要求17所述的方法，其中针对所述链路执行所述协商包括：保持存储在高速非易失性存储器寄存器即NVMe寄存器中的所述数据信息，所述NVMe寄存器包括在联接到端点的NVMe模块中。
CN202210377986.9A 2021-06-01 2022-04-12 高速***组件互连接口装置及其操作方法 Pending CN115437978A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210070676A KR102669923B1 (ko) 2021-06-01 2021-06-01 PCIe 인터페이스 장치 및 그 동작 방법
KR10-2021-0070676 2021-06-01

Publications (1)

Publication Number Publication Date
CN115437978A true CN115437978A (zh) 2022-12-06

Family

ID=84193025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210377986.9A Pending CN115437978A (zh) 2021-06-01 2022-04-12 高速***组件互连接口装置及其操作方法

Country Status (4)

Country Link
US (1) US11940942B2 (zh)
KR (1) KR102669923B1 (zh)
CN (1) CN115437978A (zh)
TW (1) TW202248869A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921657B2 (en) 2021-05-26 2024-03-05 SK Hynix Inc. Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller
KR102669923B1 (ko) * 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
CN117171083B (zh) * 2023-06-07 2024-05-03 沐曦集成电路(南京)有限公司 基于nak的自适应修复pcie接口互连链路的***

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191255B2 (en) 2004-10-27 2007-03-13 Intel Corporation Transaction layer link down handling for PCI express
US8589723B2 (en) 2010-12-22 2013-11-19 Intel Corporation Method and apparatus to provide a high availability solid state drive
US9262270B2 (en) * 2012-12-28 2016-02-16 Intel Corporation Live error recovery
US9086966B2 (en) 2013-03-15 2015-07-21 Intel Corporation Systems, apparatuses, and methods for handling timeouts
US9396152B2 (en) 2013-03-15 2016-07-19 Intel Corporation Device, system and method for communication with heterogenous physical layers
US9430412B2 (en) 2013-06-26 2016-08-30 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over Ethernet-type networks
JP6427979B2 (ja) * 2014-06-19 2018-11-28 富士通株式会社 原因特定方法、原因特定プログラム、情報処理システム
KR102507714B1 (ko) 2016-05-02 2023-03-09 삼성전자주식회사 SRIS를 지원하는 PCIe 장치
EP3469486B1 (en) 2016-06-10 2021-07-21 Liqid Inc. Multi-port interposer architectures in data storage systems
US10387353B2 (en) 2016-07-26 2019-08-20 Samsung Electronics Co., Ltd. System architecture for supporting active pass-through board for multi-mode NMVE over fabrics devices
US10210123B2 (en) 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
KR102569761B1 (ko) 2016-10-05 2023-08-22 삼성전자주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR20180095765A (ko) 2017-02-17 2018-08-28 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10223318B2 (en) * 2017-05-31 2019-03-05 Hewlett Packard Enterprise Development Lp Hot plugging peripheral connected interface express (PCIe) cards
US11238005B2 (en) 2018-07-20 2022-02-01 Samsung Electronics Co., Ltd. SFF-TA-100X based multi-mode protocols solid state devices
US10698856B1 (en) 2018-12-18 2020-06-30 Ati Technologies Ulc Alternative protocol selection
US10713209B2 (en) 2019-02-08 2020-07-14 Intel Corporation Recalibration of PHY circuitry for the PCI Express (PIPE) interface based on using a message bus interface
US11815976B2 (en) 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
US11656770B2 (en) 2020-04-14 2023-05-23 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for supporting multiple connectors on storage devices
KR102669923B1 (ko) * 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US20220342841A1 (en) * 2021-12-22 2022-10-27 Swadesh Choudhary Die-to-die adapter

Also Published As

Publication number Publication date
KR102669923B1 (ko) 2024-05-29
US20220382706A1 (en) 2022-12-01
TW202248869A (zh) 2022-12-16
US11940942B2 (en) 2024-03-26
KR20220162336A (ko) 2022-12-08

Similar Documents

Publication Publication Date Title
US11940942B2 (en) Peripheral component interconnect express interface device and operating method thereof
US7793030B2 (en) Association of multiple PCI express links with a single PCI express port
US20080294831A1 (en) Method for link bandwidth management
KR102420530B1 (ko) 대체 프로토콜 선택
US20120275294A1 (en) Recovering from failures without impact on data traffic in a shared bus architecture
US20080163005A1 (en) Error injection in pci-express devices
US20060173986A1 (en) Communication apparatus, electronic apparatus, imaging apparatus
US9734116B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
KR20040037215A (ko) 가상 채널 설정을 위한 강화된 일반 입출력 아키텍처 및관련 방법
US9910814B2 (en) Method, apparatus and system for single-ended communication of transaction layer packets
US20220327074A1 (en) PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) SYSTEM AND METHOD OF OPERATING THE SAME
US11960424B2 (en) Peripheral component interconnect express (PCIe) interface device and method of operating the same
CN115391261A (zh) 高速***组件互连装置以及包括其的计算***
US9201599B2 (en) System and method for transmitting data in storage controllers
CN115408318A (zh) 高速***组件互连装置及其操作方法
US11782497B2 (en) Peripheral component interconnect express (PCIE) interface device and method of operating the same
US20240104035A1 (en) Peripheral component interconnect express device and operating method thereof
US8135923B2 (en) Method for protocol enhancement of PCI express using a continue bit
KR102518287B1 (ko) PCIe 인터페이스 장치 및 그 동작 방법
CN110059030A (zh) 一种基于uart串联环路网络的数据传输***及方法
US20230315591A1 (en) PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME
KR20220118226A (ko) PCIe 인터페이스 장치 및 이를 포함하는 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination