CN114144769A - 用于确定链路分叉可用性的方法和装置 - Google Patents

用于确定链路分叉可用性的方法和装置 Download PDF

Info

Publication number
CN114144769A
CN114144769A CN202080052621.8A CN202080052621A CN114144769A CN 114144769 A CN114144769 A CN 114144769A CN 202080052621 A CN202080052621 A CN 202080052621A CN 114144769 A CN114144769 A CN 114144769A
Authority
CN
China
Prior art keywords
configuration
components
link
controller
lane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080052621.8A
Other languages
English (en)
Inventor
纳塔莱·巴尔别罗
戈登·卡鲁克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN114144769A publication Critical patent/CN114144769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/41—Flow control; Congestion control by acting on aggregated flows or links

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种在计算机***中实现的用于确定链路分叉可用性的方法和装置包括由控制器分配通道，所述通道包括用于根据当前已知配置连接的一个或多个部件的链路。控制器传输包括向一个或多个部件进行的分配的有序集合，所述有序集合通过一个或多个部件接收。所述一个或多个部件以第一链路对所述控制器作出响应；并且基于由所述控制器接收的所述链路不满足所述当前已知配置，所述控制器发出中断并被重新配置。

Description

用于确定链路分叉可用性的方法和装置
相关申请的交叉引用
本申请要求2019年7月24日提交的美国非临时专利申请号16/521,562的权益，所述非临时申请的内容特此以引用方式并入本文。
背景技术
***部件快速互连(PCIe)控制器可以启用少于理想数量的端口的默认配置部署。软件程序然后使用可在可用端口上建立PCIe链路之后获得的信息来确定理想的PCIe控制器配置是什么。例如，配置可片外存储，并且信息仅在链路被协商并处于活动状态之后才传达。然后必须触发PCIe控制器和其他受影响设备的完整重置和重新配置，以便实现正确配置。这种机制可花费大约数秒来确定理想配置，这减慢了总体处理能力。
附图说明
可从结合附图通过举例方式给出的以下描述获得更详细的理解，在附图中：
图1是可在其中实现本公开的一个或多个特征的示例性设备的框图；
图2是确定链路分叉可用性的示例性方法的流程图；并且
图3是根据一个实例的链路分叉确定的示意图。
具体实施方式
尽管下文将进一步详细地展开方法和装置，但本文简要地描述了用于确定链路分叉可用性的机制。可能地在芯片初始化时未知所需或理想端口配置的情形下部署PCIe控制器。在此类情况下，物理地连接到PCIe控制器(控制器)的PCIe设备的数量可能超过控制器(以及PCIe堆栈的其余部分)当前针对其配置的端口(例如，通道)的数量。连接到可分叉的下游端口的多个内插卡和/或在内插卡上实例化的多个部件是这种情形的实例。例如，多个磁盘控制器可在***卡上实例化，或者多个图形卡可进行连接。此外，存在控制器可被重新配置来支持在当前配置中无法支持的所连接设备的完整集合或至少更多者的可能性。即，控制器在被适当地编程/配置来支持另外的端口的情况下在物理上能够这样做。因此，本文描述了一种用于识别可能存在的另外的且先前未知的端口的方法和装置；并且定义了一种用于将发现传达给软件使得所述软件可做出反应并采取必要措施来优化PCIe控制器的机制(例如，通过用于管理链路的管理特征，诸如PCIe链路管理特征)。
所述机制利用对链路训练序列中的特定点处非预期的有效链路编号的接收。一个端口在通道子集上接收到非预期但有效的链路编号指示它可连接到多于一个设备并且链路分叉是可能的。当满足这些条件并启用特征时，链路控制器将所接收链路编号加载到每通道寄存器集合中并且生成中断，所述中断将软件引导到那些寄存器(在那些寄存器中控制器可推断出实际配置应是什么)。届时，软件具有选择更合适配置的选项，链路上的通信可继续，但在写入新配置之前训练不会推进。此时，另外的链路训练状态机(LTSSM)可联机并同步到有序集合传输中的同一点，其中传输非预期链路编号的端口将被移交给那些LTSSM，从而允许所有端口继续进行训练。一种在计算机***中实现的用于确定链路分叉可用性的方法包括：由控制器分配通道，所述通道包括用于根据当前已知配置连接的一个或多个部件的链路。控制器传输包括向一个或多个部件进行的分配的有序集合，所述有序集合通过一个或多个部件接收。一个或多个部件利用第一链路对控制器作出响应；并且基于由控制器接收的链路不满足当前已知配置，控制器发出中断并被重新配置
一种在计算机***中实现的用于确定链路分叉可用性的装置包括：控制器；以及一个或多个部件，所述一个或多个部件通过多个物理通道通信地耦接到控制器。控制器分配包括用于根据第一配置连接的一个或多个部件的链路的通道，并且传输包括向一个或多个部件进行的分配的有序集合。控制器通过一个或多个部件接收有序集合，并且基于由控制器通过一个或多个部件接收的值不满足第一配置，发出中断，计算第二配置，根据第二配置来配置控制器，并且训练如由第二配置指示的链路。
一种用于为计算机***中的任务提供服务的非暂时性计算机可读介质具有记录在其上的指令，所述指令在由处理器执行时致使处理器执行操作。所述操作包括分配通道，所述通道包括用于根据第一配置连接的一个或多个部件的链路。包括向一个或多个部件进行的分配的有序集合被传输到一个或多个部件并且通过一个或多个部件接收。基于通过一个或多个部件接收的值不满足第一配置，所述操作包括：发出中断，计算第二配置，根据第二配置来配置控制器并且训练如由第二配置指示的链路。
图1是可在其中实现本公开的一个或多个特征的示例性设备100的框图。设备100可包括例如计算机、游戏设备、手持设备、机顶盒、电视、移动电话或平板计算机。设备100包括处理器102、存储器104、存储装置106、一个或多个输入设备108以及一个或多个输出设备110。设备100还可任选地包括输入驱动器112和输出驱动器114。另外，设备100包括存储器控制器115，所述存储器控制器115与处理器102和存储器104通信并且还可与外部存储器116通信。应理解，设备100可包括图1中未示出的另外的部件。
在各种替代方案中，处理器102包括中央处理单元(CPU)、图形处理单元(GPU)、位于同一管芯上的CPU和GPU或者一个或多个处理器核心，其中每个处理器核心可以是CPU或GPU。在各种替代方案中，存储器104与处理器102位于同一管芯上，或者与处理器102分开定位。存储器104包括易失性或非易失性存储器，例如，随机存取存储器(RAM)、动态RAM或高速缓存。
存储装置106包括固定存储装置或可移动存储装置，例如，硬盘驱动器、固态驱动器、光盘或闪存驱动器。输入设备108包括但不限于键盘、小键盘、触摸屏、触摸板、检测器、传声器、加速度计、陀螺仪、生物识别扫描器或网络连接(例如，用于发射和/或接收无线IEEE 802信号的无线局域网卡)。输出设备110包括但不限于显示器、扬声器、打印机、触觉反馈设备、一个或多个灯、天线或网络连接(例如，用于发射和/或接收无线IEEE 802信号的无线局域网卡)。
输入驱动器112与处理器102和输入设备108通信，并且允许处理器102从输入设备108接收输入。输出驱动器114与处理器102和输出设备110通信，并且允许处理器102向输出设备110发送输出。应注意，输入驱动器112和输出驱动器114是任选部件，并且在输入驱动器112和输出驱动器114不存在的情况下，设备100将以相同方式操作。
外部存储器116可类似于存储器104，并且可以片外存储器的形式驻留。另外，外部存储器可以是驻留在服务器中的存储器，其中存储器控制器115通过网络接口进行通信以访问存储器116。
图2是确定链路分叉可用性的示例性方法200的流程图。图3是根据一个实例的基于图2的方法200的链路分叉确定的示意图。在步骤210中，PCIe控制器分配通道并将TS1训练序列(TS1)有序集合传输到基于PCIe控制器已知的初始配置连接的预期PCIe部件。TS1有序集合包括关于每个通道的信息，包括链路编号。现参考图3，步骤210在300A中示出，其中PCIe控制器在物理通道0-15(310)上将具有设置为PAD的通道编号和设置为0-15的链路编号的TS1有序集合传输到下游部件。即，PCIe控制器分别在物理通道0……15上传输TS1/Lnk0……TS1/Lnk15。如图3所示，存在连接在上游通道320上的三个下游部件(例如，连接到对应于下游通道0-7的8个上游通道的第一部件、连接到对应于下游通道8-11的4个上游通道(0-3)的第二部件以及连接到对应于下游通道12-15的4个上游通道(0-3)的第三部件)。
每个端口(例如，下游通道或上游通道)具有与初始链路宽度相关联的一个有效寄存器集合/物理通道。因此，“n”个通道宽的端口具有用于逻辑通道“0”至“n-1”的有效寄存器。此外，作为初始配置(即，当前配置)的一部分，所述端口被分配给物理通道“m”至“m+n-1”。因此，用于所述端口的通道“0”至通道“n-1”寄存器分别表示物理通道“m”至“m+n-1”。例如，如果PCIe控制器被编程为作为8/4/4(通道)操作，并且端口被移位成使得例如端口A(即，8通道端口)占用通道4至11，则端口A的通道0至通道7寄存器表示物理通道4至11。因此，在步骤220中，下游部件接收TS1有序集合并且每个下游部件以TS1有序集合对上游部件PCIe控制器作出响应，所述TS1有序集合在与所述每个下游部件相关联的所有通道上通告相同链路编号。由每个下游部件通告的链路编号必须是从上游部件接收的链路编号之一。PCIe控制器然后确定响应是否与预期配置匹配(步骤230)。如果在步骤230中响应与预期配置匹配，则所述方法前进到步骤260，在所述步骤260中接受当前配置并且根据预期配置来训练链路。例如，在300A中，预期配置是连接在通道0-15上的一个16通道设备。如果响应与预期配置不匹配(步骤230)，则PCIe控制器发出中断并且软件/固件确定新配置(步骤240)。再次参考图3，在300B中，第一部件在它所连接到的全部8个上游通道上以link0作出响应，第二部件在它所连接到的全部4个上游通道上以link8作出响应，并且第三部件在全部4个上游通道上以link12作出响应。在这种情况下，PCIe控制器已接收到与所述控制器具有的当前配置信息不对应的信息。这个实例中的预期是存在连接到16个通道的一个16通道设备，并且PCIe控制器正在接收存在3个连接的部件(一个连接到8个通道，且2个各自连接到4个通道)的信息。因此，PCIe控制器发出中断(例如，使用PCIe IP链路管理特征或板载微控制器(未示出))。在步骤250中，PCIe控制器实现新配置。例如，再次参考图3，300C表明，下游通道0-7根据来自第一部件的响应被分配link0，而通道8-15未被利用。
从此之后，在提供中断之后，链路像往常一样进行训练并且它在软件的域中，以确定它是否必须参与并采取必要的步骤来对链路进行分叉。例如，一旦确定对链路进行分叉，就确定了新配置。参考图3所示的实例，通道0-7被配置用于作为8通道部件的第一部件，通道8-11被配置用于作为4通道部件的第二部件，并且通道12-15被配置用于作为4通道部件的第三部件。
一旦新配置如上所述被编程，链路训练就可继续进行或者控制器可重置，并且链路训练可利用新配置重新开始。
所提供的方法可在通用计算机、处理器或处理器核心中实现。以举例的方式，合适的处理器包括通用处理器、专用处理器、常规处理器、数字信号处理器(DSP)、多个微处理器、与DSP核心相关联的一个或多个微处理器、控制器、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)电路、任何其他类型的集成电路(IC)和/或状态机。此类处理器可通过使用经处理的硬件描述语言(HDL)指令和包括网表的其他中间数据(此类指令能够存储在计算机可读介质上)的结果配置制造过程来制造。这种处理的结果可为掩模件(maskwork)，然后所述掩模件在半导体制造工艺中用于制造实现本公开的特征的处理器。此外，尽管在控制并配置PCIe链路和端口的上下文中描述了上述方法和装置，但所述方法和装置可在协商链路宽度的任何互连协议中利用。
本文提供的方法或流程图可在计算机程序、软件或固件中实现，所述计算机程序、软件或固件并入在非暂时性计算机可读存储介质中，以便通用计算机或处理器执行。非暂时性计算机可读存储介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、寄存器、高速缓存存储器、半导体存储器装置、磁介质诸如内部硬盘和可移动磁盘、磁光介质以及光学介质诸如CD-ROM盘和数字多功能磁盘(DVD)。例如，上述方法可在处理器102中或在计算机***100中的任何其他处理器上实现。

Claims (24)

1.一种在计算机***中实现的用于确定链路分叉可用性的方法，其包括：
由控制器分配通道，所述通道包括用于根据第一配置连接的一个或多个部件的链路；
传输包括向所述一个或多个部件进行的所述分配的有序集合；
通过所述一个或多个部件接收所述有序集合；以及
基于由所述控制器通过所述一个或多个部件接收的值不满足所述第一配置，发出中断，计算第二配置，根据所述第二配置来配置所述控制器并且训练如由所述第二配置指示的所述链路。
2.如权利要求1所述的方法，其中所述第一配置是基于预期部件数量的初始配置。
3.如权利要求1所述的方法，其中所述有序集合是包括关于每个通道的信息的训练序列。
4.如权利要求3所述的方法，其中所述传输所述有序集合包括在所述通道上传输所述训练序列。
5.如权利要求1所述的方法，其还包括：所述一个或多个部件在作为所述值接收到所述有序集合时将第一链路传输到所述控制器。
6.如权利要求5所述的方法，其中所述第一链路是通过所述一个或多个部件中的每个部件接收的最低链路。
7.如权利要求1所述的方法，其中在接收到不满足所述第一配置的所述值时，由所述控制器经由链路管理特征发送用于计算所述第二配置的信息。
8.如权利要求7所述的方法，其中所述第二配置是用于链路训练的优化配置。
9.如权利要求8所述的方法，其中所述计算所述第二配置包括分配通道，所述通道包括用于所述一个或多个部件中的第一部件的所述链路。
10.如权利要求9所述的方法，其中所述计算所述第二配置包括分配通道，所述通道包括用于所述一个或多个部件中的第二部件的链路。
11.如权利要求1所述的方法，其中所述通道是***部件快速互连(PCIe)通道。
12.一种在计算机***中实现的用于确定链路分叉可用性的装置，其包括：
控制器；以及
一个或多个部件，所述一个或多个部件通过多个物理通道通信地耦接到所述控制器；
其中所述控制器：
分配所述通道，所述通道包括用于根据第一配置连接的一个或多个部件的链路；
传输包括向所述一个或多个部件进行的所述分配的有序集合；
通过所述一个或多个部件接收所述有序集合；并且
基于由所述控制器通过所述一个或多个部件接收的值不满足所述第一配置，发出中断，计算第二配置，根据所述第二配置来配置所述控制器，并且训练如由所述第二配置指示的所述链路。
13.如权利要求12所述的装置，其中所述第一配置是基于预期部件数量的初始配置。
14.如权利要求12所述的装置，其中所述有序集合是包括关于每个通道的信息的训练序列。
15.如权利要求14所述的装置，其中所述传输所述有序集合包括在所述通道上传输所述训练序列。
16.如权利要求12所述的装置，其还包括：所述一个或多个部件，所述一个或多个部件在作为所述值接收到所述有序集合时将第一链路传输到所述控制器。
17.如权利要求16所述的装置，其中所述第一链路是通过所述一个或多个部件中的每个部件接收的最低链路。
18.如权利要求12所述的装置，其中在接收到不满足所述第一配置的所述值时，所述控制器经由链路管理特征发送用于计算所述第二配置的信息。
19.如权利要求18所述的装置，其中所述第二配置是用于链路训练的优化配置。
20.如权利要求19所述的装置，其中所述计算所述第二配置包括分配通道，所述通道包括用于所述一个或多个部件中的第一部件的所述链路。
21.如权利要求20所述的装置，其中所述计算所述第二配置包括分配通道，所述通道包括用于所述一个或多个部件中的第二部件的链路。
22.如权利要求12所述的装置，其中所述通道是***部件快速互连(PCIe)通道。
23.如权利要求12所述的装置，所述一个或多个部件是***部件快速互连(PCIe)部件。
24.一种用于为计算机***中的任务提供服务的非暂时性计算机可读介质，所述非暂时性计算机可读介质具有记录在其上的指令，所述指令在由处理器执行时致使所述处理器执行包括以下的操作：
分配通道，所述通道包括用于根据第一配置连接的一个或多个部件的链路；
传输包括向所述一个或多个部件进行的所述分配的有序集合；
通过所述一个或多个部件接收所述有序集合；以及
基于通过所述一个或多个部件接收的值不满足所述第一配置，发出中断，计算第二配置，根据所述第二配置来配置所述控制器，并且训练如由所述第二配置指示的所述链路。
CN202080052621.8A 2019-07-24 2020-07-15 用于确定链路分叉可用性的方法和装置 Pending CN114144769A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/521,562 2019-07-24
US16/521,562 US10936530B2 (en) 2019-07-24 2019-07-24 Method and apparatus for determining link bifurcation availability
PCT/IB2020/056660 WO2021014279A1 (en) 2019-07-24 2020-07-15 Method and apparatus for determining link bifurcation availability

Publications (1)

Publication Number Publication Date
CN114144769A true CN114144769A (zh) 2022-03-04

Family

ID=74187851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052621.8A Pending CN114144769A (zh) 2019-07-24 2020-07-15 用于确定链路分叉可用性的方法和装置

Country Status (6)

Country Link
US (1) US10936530B2 (zh)
EP (1) EP4004752A4 (zh)
JP (1) JP2022541001A (zh)
KR (1) KR20220035413A (zh)
CN (1) CN114144769A (zh)
WO (1) WO2021014279A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11314578B2 (en) * 2019-03-06 2022-04-26 Dell Products L.P. Information handling system and method to detect and recover from spurious resets of PCIe devices
US11436020B2 (en) * 2020-07-21 2022-09-06 Dell Products L.P. Systems and methods to bifurcate at least one peripheral component interconnect express (PCIE) port in accordance with a user-selectable PCIE bifurcation setting
CN117751355A (zh) * 2021-08-06 2024-03-22 微芯片技术股份有限公司 确定***组件快速互连端口的通道到链路的分配

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080235429A1 (en) * 2007-03-23 2008-09-25 Raghuswamyreddy Gundam Operating PCI Express Resources in a Logically Partitioned Computing System
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
US7756123B1 (en) * 2006-12-21 2010-07-13 Nvidia Corporation Apparatus, system, and method for swizzling of a PCIe link
US9043526B2 (en) * 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
US20160041935A1 (en) * 2014-08-11 2016-02-11 Fujitsu Limited Electronic device, communication control circuit, and communication control method
US20170090949A1 (en) * 2015-09-30 2017-03-30 Dell Products, Lp System and Method for Constructive Bifurcation of I/O Unit Ports in an Information Handling System
US20190196991A1 (en) * 2019-03-05 2019-06-27 Intel Corporation Partial link width states for multilane links

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569761B1 (ko) 2016-10-05 2023-08-22 삼성전자주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7756123B1 (en) * 2006-12-21 2010-07-13 Nvidia Corporation Apparatus, system, and method for swizzling of a PCIe link
US20080235429A1 (en) * 2007-03-23 2008-09-25 Raghuswamyreddy Gundam Operating PCI Express Resources in a Logically Partitioned Computing System
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
US9043526B2 (en) * 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
US20160041935A1 (en) * 2014-08-11 2016-02-11 Fujitsu Limited Electronic device, communication control circuit, and communication control method
US20170090949A1 (en) * 2015-09-30 2017-03-30 Dell Products, Lp System and Method for Constructive Bifurcation of I/O Unit Ports in an Information Handling System
US20190196991A1 (en) * 2019-03-05 2019-06-27 Intel Corporation Partial link width states for multilane links

Also Published As

Publication number Publication date
EP4004752A4 (en) 2023-08-02
KR20220035413A (ko) 2022-03-22
JP2022541001A (ja) 2022-09-21
EP4004752A1 (en) 2022-06-01
WO2021014279A1 (en) 2021-01-28
US20210026797A1 (en) 2021-01-28
US10936530B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
CN114144769A (zh) 用于确定链路分叉可用性的方法和装置
CN109690512B (zh) 具有触发操作的gpu远程通信
US8812758B2 (en) Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports
CN110209399B (zh) Fpga服务***、数据处理方法及存储介质
US10713202B2 (en) Quality of service (QOS)-aware input/output (IO) management for peripheral component interconnect express (PCIE) storage system with reconfigurable multi-ports
CN112534418A (zh) 通过固定pcie物理传输网络的逻辑传输
US11449655B2 (en) Synthesis of a network-on-chip (NoC) using performance constraints and objectives
US8595725B2 (en) Method and system for processing jobs with two dual-role devices
CN104123262A (zh) 在PCIExpress上启用基于ID的流的方法和装置
US20230122094A1 (en) Storage system, method, and apparatus for fast io on pcie devices
US20170031863A1 (en) Sideband signal consolidation fanout using a clock generator chip
US11392474B2 (en) Electronic device for controlling interface between a plurality of integrated circuits and operation method thereof
CN115129645B (zh) 一种基于总线的事务处理方法、***、存储介质及设备
CN111158905A (zh) 调整资源的方法和装置
CN116126092A (zh) 时钟供应方法、***、服务器及存储介质
CN105519055A (zh) 一种I/O通道QoS动态均衡方法及装置
CN106452895A (zh) 一种主设备和从设备的业务通信方法及相关设备
CN108023837B (zh) 虚拟网络交换机***及其建立方法
JP2009037526A (ja) データ転送装置、リクエスト発生装置、及びリクエスト発生方法
KR101502274B1 (ko) 포스 프린터용 인쇄 명령을 전송하는 방법 및 이 방법을 수행하기 위한 프로그램을 기록한 기록매체
US20240004815A1 (en) Scheduling training of an inter-chiplet interface
US20180181520A1 (en) System on chip having integrated solid state graphics controllers
CN116339956B (zh) 一种配置任务的分发方法、装置、电子设备及存储介质
CN117971135B (zh) 存储设备的访问方法、装置、存储介质和电子设备
US20220101179A1 (en) Direct-connected machine learning accelerator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination