CN101527781B - 驱动电路、驱动方法、固态成像装置和电子设备 - Google Patents

Abstract

本发明公开了驱动电路、驱动方法、固态成像装置和电子设备。当用VM表示相对于作为电源电压的低电压的第一电压VL和作为电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS或VD表示相对于第二电压VH或第一电压VL在耐受电压内的第三电压时，驱动电路包括：第一晶体管，其源电极连接至中间电压VM的节点；第二晶体管，其源电极连接至第一晶体管的漏电极，以及其漏电极连接至输出端；以及控制器，将具有电压VL和VH之间的差的振幅的信号施加给第一晶体管的栅电极，以及将具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号施加给第二晶体管的栅电极。通过本发明可以获得满意的驱动能力。

Description

驱动电路、驱动方法、固态成像装置和电子设备

相关申请的交叉参考

本发明包含于2008年3月7日向日本专利局提交的日本专利申请JP 2008-057745的主题，其全部内容结合于此作为参考。

技术领域

本发明涉及驱动电路、驱动方法、固态成像装置和电子设备。

背景技术

在诸如由CMOS形成的输出缓冲器电路的驱动电路中，当需要大于晶体管的耐受电压ΔVlim的电压振幅时，就要将大于耐受电压的电压施加给晶体管的栅极氧化膜，因此破坏了栅极氧化膜，从而降低了可靠性。

例如，如图18所示，在具有串联连接在低电压(诸如，接地电压)VL的节点和高电压VH的节点之间的PMOS晶体管Mp101和NMOS晶体管Mn101的输出缓冲器电路中，考虑用大于耐受电压ΔVlim的电压振幅VL→VH(VH-VL＞ΔVlim)进行关于输出的驱动。为了简单，在根据图18所示相关实例1的输出缓冲器电路中使用了反转逻辑。在图19中示出了输入和输出波形，并分别在图20A和图20B中示出了IN＝VH和IN＝VL的装置截面。

当用低电压VL进行输出OUT的驱动时，将高电压VH施加给NMOS晶体管Mn101的栅电极而将低电压VL施加给晶体管Mn101的漏极、源极和沟道。因此，将大于耐受电压ΔVlim的电压VH-VL施加给栅极氧化膜，从而引起栅极氧化膜的破坏。因为将大于耐受电压ΔVlim的电压施加到PMOS晶体管Mp101的栅电极和漏电极上，所以引起栅极氧化膜的破坏。

类似地，当用高电压VH进行输出OUT的驱动时，大于耐受电压的电压被施加给PMOS晶体管Mp101的栅极氧化膜或施加到NMOS晶体管Mn101的栅电极和漏电极上，从而引起栅极氧化膜的破坏。

在根据相关实例1的输出缓冲器电路的电路结构中，需要将诸如具有厚栅极氧化膜的MOS装置的高电压处理至少应用于输出端的晶体管Mp101和Mn101。然而，高电压处理通常引起制造成本的增加或安装面积的增大的问题。

另一方面，如图21所示，已知一种输出缓冲器电路，其中，可以通过在输出缓冲器电路的输出端侧上的驱动晶体管Mp101和Mn101之间串联连接其栅电极施加有偏压VS和VD的PMOS晶体管Mp102和NMOS晶体管Mn102，用大于耐受电压的电压振幅VL→VH而无需使用高电压处理来进行驱动(例如，参看JP-A-H10-294662)。在图22中示出了根据相关实例2的输出缓冲器电路的输入和输出波形，并分别在图23A和图23B中示出了IN＝VH和IN＝VL的装置截面。

此处，偏压VD是在与低电压VL相对的耐受电压内的电压，以及偏压VS是在与高电压VH相对的耐受电压内的电压。另外，关于驱动晶体管Mp101和Mn101的栅极输入的振幅，分别经由电平变换器101和102，在NMOS晶体管Mn101中进行用VL→VD的驱动，以及在PMOS晶体管Mp101中进行用VS→VH的驱动。此处，施加有偏压VS和VD的偏压晶体管Mp102和Mn102具有当驱动晶体管截止时防止输出电压直接被施加给驱动晶体管Mp101和Mn101的漏电极以使栅-漏极电压大于耐受电压的功能。

当输入端IN处于高电位时，将偏压VS施加给PMOS驱动晶体管Mp101的栅电极。因此，输出高电压VH作为输出电压OUT。此时，NMOS驱动晶体管Mn101的漏电极的电位是比偏压VD小了约阈值Vthn的电压的VD-Vthn。因此，VH-VD(≤ΔVlim)被最大地施加给偏压晶体管Mn102的栅极氧化膜，以及(VD-Vthn)-VL(≤ΔVlim)被最大地施加给PMOS驱动晶体管Mp101的栅极氧化膜，VH-VD和(VD-Vthn)-VL均小于耐受电压。

当输入端IN处于低电位时同样如此。即，因为将偏压VD施加给NMOS驱动晶体管Mn101的栅电极，所以输出低电压VL作为输出电压OUT。此时，PMOS驱动晶体管Mp101的漏极电位是比偏压VS大了约阈值Vthp的电压的VS-Vthp。因此，VS-VL(≤ΔVlim)被最大地施加给偏压晶体管Mp102的栅极氧化膜，以及VH-(VS-Vthp)(≤ΔVlim)被最大地施加给NMOS驱动晶体管Mn101的栅极氧化膜，VS-VL和VH-(VS-Vthp)均小于耐受电压。

发明内容

然而，如在JP-A-H10-294662中描述的相关技术(相关实例2)，在施加有偏压VS和VD的偏压晶体管Mp102和Mn102串联连接至驱动晶体管Mp101和Mn101的结构中，当驱动电压和中间电压VM具有(VD-Vthn)≤VM≤(VS-Vthp)的关系时不能进行驱动。除上述范围以外，当VM≈(VD-Vthn)或VM≈(VS-Vthp)时，供给电流很小，因此不能获得足够的驱动能力。现在对此进行具体描述。

图24示出了在图21所示结构中用中间电压VM进行驱动的情况。在图24中，电平变换器103和104具有与图21所示相同的电路结构。此处，省略了电路结构。在图25A和25B中示出了电平变换器103和104的输入和输出波形。

电平变换器103可以用VL→VH进行关于输出OUT的驱动。当用中间电压VM进行驱动时，电平变换器103的内部信号INp和INn被设为INp＝VH和INn＝VL，以及电平变换器103的输出OUTa被设为OFF(高阻抗)。另一方面，电平变换器104采用图21所示的电路，以将中间电压VM施加给源电极，并用中间电压VM进行关于来自PMOS和NMOS之一或两者的输出OUTb的驱动。

然而，当中间电压VM连同偏压VD和VS以及阈值Vthp和Vthn满足(VD-Vthn)≤VM≤(VS-Vthp)的关系时，或者当它满足接近边界的VM≈(VD-Vthn)或VM≈(VS-Vthp)时，如图26所示，从PMOS和NMOS没有充分获得对输出端的供给电流，从而不进行驱动。当VM≈(VD-Vthn)或VM≈(VS-Vthp)时，供给电流很小，从而不能获得满意的驱动能力。

因此，需要提供一种可以用电压源的低电压和高电压之间的中间电压而无需对晶体管的栅极氧化膜使用高电压元件结构来进行驱动的驱动电流和驱动方法、采用该驱动电路的固态成像装置以及安装有该固态成像装置的电子设备。

根据本发明的实施例，提供了一种驱动电路，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS或VD表示相对于第二电压VH或第一电压VL在晶体管的耐受电压内的第三电压时，该驱动电路包括：第一晶体管，其源电极连接至中间电压VM的节点；以及第二晶体管，其源电极连接至第一晶体管的漏电极，以及其漏电极连接至输出端。接近节点的第一晶体管用在第一电压VL到第二电压VH范围内的电压驱动，而接近输出端的第二晶体管用在第一电压VL到第三电压VD范围内的电压或在第三电压VD到第二电压VH范围内的电压驱动。

根据本发明实施例的驱动电路应用于在使用中间电压VM来驱动单位像素的固态成像装置中用于输出中间电压VM的电路部分。采用该驱动电路的固态成像装置被安装在诸如成像装置(诸如，数码照相机或摄影机)、便携式终端(诸如，具有成像功能的移动电话)和采用固态成像装置作为图像读取单元的复印机的电子设备上，并被用作输入图像或读取图像的图像输入单元(光电转换单元)。

在驱动电路、采用该驱动电路的固态成像装置和安装有固态成像装置的电子设备中，当用偏离耐受电压范围的在VL～VH范围内的电压驱动第一晶体管而用耐受电压范围内的电压(即，在VL～VD范围内或在VD～VH范围内的电压)驱动第二晶体管时，将被传送的中间电压VM施加给第一和第二晶体管的源电极、漏电极和沟道区。由于第一电压或第二电压被施加给其中形成第一和第二晶体管的阱但是中间电压VM被施加给沟道区，所以没有将大于耐受电压的电压施加给晶体管的栅极氧化膜。

根据本发明的实施例，因为没有将大于耐受电压的电压施加给晶体管的栅极氧化膜，所以能够用中间电压VM而无需对晶体管的栅极氧化膜使用高电压元件结构来进行驱动。

附图说明

图1是示出根据本发明实施例的驱动电路的框图；

图2是示出第一输出缓冲器电路的电路结构的电路图；

图3是示出在第二输出缓冲器电路中所使用的电压的大小关系的示图；

图4是示出根据实例1的第二输出缓冲器电路的电路结构的电路图；

图5是示出根据实例1的第二输出缓冲器电路的输入和输出波形的示图；

图6是示出在根据实例1的第二输出缓冲器电路中的传送电压和供给电流之间的关系的示图；

图7A和图7B是示出关于通过驱动根据实例1的第二输出缓冲器电路而满足栅极氧化膜的耐受电压的理由的示图；

图8是示出根据实例2的第二输出缓冲器电路的电路结构的电路图；

图9是示出根据实例2的第二输出缓冲器电路的输入和输出波形的示图；

图10是示出根据实例3的第二输出缓冲器电路的电路结构的电路图；

图11是示出根据实例3的第二输出缓冲器电路的输入和输出波形的示图；

图12A和图12B是示出电平变换器的电路结构的电路图；

图13是示出根据本发明的变形实例的驱动电路的结构的电路图；

图14是示出根据变形实例的驱动电路的输入和输出波形的示图；

图15是示出采用根据本发明实施例的驱动电路的CMOS图像传感器的结构的***图；

图16是示出单位像素的结构的电路图；

图17是示出根据本发明实施例的成像装置的结构的框图；

图18是示出根据相关实例1的输出缓冲器电路的电路结构的框图；

图19是根据相关实例1的输出缓冲器电路的输入和输出波形的示图；

图20A和图20B是示出在根据相关实例1中分别在IN＝VH和IN＝VL时的装置截面的截面图；

图21是示出根据相关实例2的输出缓冲器电路的电路结构的框图；

图22是示出根据相关实例2的输出缓冲器电路的输入和输出波形的示图；

图23A和图23B是示出在根据相关实例2的输出缓冲器电路中分别在IN＝VH和IN＝VL时的装置截面的截面图；

图24是示出当在根据相关实例2输出缓冲器电路中用中间电压进行中间电压驱动时的电路结构的框图；

图25A和图25B是示出当在根据相关实例2的输出缓冲器电路中进行中间电压驱动时的输入和输出波形的示图；以及

图26是示出当在根据相关实例2的输出缓冲器电路中进行中间电压驱动时的问题的示图。

具体实施方式

下文，将参照附图详细描述本发明的实施例。

图1是示出根据本发明实施例的驱动电路的框图。根据本实施例的驱动电路10包括第一输出缓冲器电路20和第二输出缓冲器电路30。

此处，在根据此实施例的驱动电路10的操作电源中，当其电源电压的低电压用第一电压(下文中称为“低电压”)VL表示，而其高电压用第二电压(下文中称为“高电压”)VH表示时，低电压VL和高电压VH被设置为使VL和VH之间的电压差的振幅(VL-VH振幅)大于驱动电路10中的晶体管的耐受电压ΔVlim(VL-VH＞ΔVlim)。

第一输出缓冲器电路

首先，描述描述第一输出缓冲器电路20。第一输出缓冲器电路20基本上具有与图21所示相关实例2相同的电路结构，即，能够用大于晶体管的耐受电压ΔVlim的VL→VH电压振幅而无需使用高电压处理驱动连接至输出端22的负载的电路结构(第一驱动单元)。图2示出第一输出缓冲器电路20的电路结构的实例。

如图2所示，第一输出缓冲器电路20包括：PMOS驱动晶体管Mp21，其源电极连接至高电压VH的节点N21；PMOS偏压晶体管Mp22，连接在驱动晶体管Mp21漏电极和输出端22之间；NMOS驱动晶体管Mn21，其源电极连接至低电压的节点N22；以及NMOS偏压晶体管Mn22，连接在驱动晶体管Mn21漏电极和输出端22之间。

通过输入端21输入的预定振幅的输入脉冲IN通过电平变换器23被电平变换为具有电压VS和VH之间的差振幅(VS-VH振幅)的脉冲信号，然后被输入至驱动晶体管Mp21的栅电极。输入脉冲通过电平变换器24被电平变换为具有电压VL和VD之间的差振幅(VL-VD振幅)的脉冲信号，然后被输入至驱动晶体管Mn21的栅电极。

PMOS偏压晶体管Mp22的栅电极被供给偏压VS，而NMOS偏压晶体管Mn22被供给偏压VD。此处，偏压VS是相对于低电压VL在晶体管的耐受电压ΔVlim内的电压(VS-VL≤ΔVlim)，而偏压VD是相对于高电压VH在晶体管的耐受电压内的电压(VH-VD≤ΔVlim)。

以这种方式，其栅电极分别供给偏压VS和VD的偏压晶体管Mp22和Mn22具有当驱动晶体管Mp21和Mn21截止时防止输出电压OUT被直接施加给驱动晶体管Mp21和Mn21的漏电极而使栅-漏极电压大于耐受电压的功能。

在具有上述结构的第一输出缓冲器电路20中，当输出脉冲IN处于高电位时，PMOS驱动晶体管Mp21的栅电极被供给偏压VS，因此输出高电压VH作为输出电压OUT。此时，NMOS驱动晶体管Mn21的漏极电位是比偏压VD小了约阈值Vthn的VD-Vthn。因此，偏压晶体管Mn22的栅极氧化膜被最大地供给VH-VD(≤ΔVlim)，以及PMOS驱动晶体管Mp21的栅极氧化膜被最大地供给(VD-Vthn)-VL(≤ΔVlim)，它们均小于耐受电压。

当输入脉冲IN处于低电位时同样如此。即，因为NMOS驱动晶体管Mn21的栅电极被供给偏压VD，所以输出低电压VL作为输出电压OUT。此时，PMOS驱动晶体管Mp21的漏极电位是比偏压VS大了约阈值Vthp的VS-Vthp。因此，偏压晶体管Mp22的栅极氧化膜被最大地供给VS-VL(≤ΔVlim)，以及NMOS驱动晶体管Mn21的栅极氧化膜被最大地供给VH-(VS-Vthp)(≤ΔVlim)，它们均小于耐受电压。

从以上描述可以看出，通过使用具有使偏压晶体管Mp22和Mn22连接在驱动晶体管Mp21和Mn21与输出端22之间这种结构的第一输出缓冲器电路20，能够用大于晶体管的耐受电压ΔVlim的电压振幅VL→VH而无需使用高电压处理来执行驱动。第一输出缓冲器电路20的输入和输出波形与图22所示相同。

第二输出缓冲器电路

将描述第二输出缓冲器电路30。此处，如下定义在第二输出缓冲器电路30中使用的电压。在图3中示出了电压的大小关系。

ΔVlim：晶体管的耐受电压(例如，3.0V)

Vthn：NMOS晶体管的阈值(例如，0.8V)

Vthp：PMOS晶体管的阈值(例如，-0.8V)

VH：比VL大耐受电压ΔVlim以上的高电压(例如，3.0V)

VL：比VH小耐受电压ΔVlim的低电压(例如，-1.0V)

VD：相对于VL和VH在耐受电压内的电压(第三电压)(例如，1.8V)

(VD-VL≤ΔVlim且VH-VD≤ΔVlim，其中，VD-VL＞Vthn)

VS：相对于VL和VH在耐受电压内的电压(第三电压)(例如，0V)

(VS-VL≤ΔVlim且VH-VS≤ΔVlim，其中，VS-VH＞Vthp)

VM：相对于VH和VL在耐受电压内的中间电压(例如，1.0V)(VM-VL≤ΔVlim且VH-VM≤ΔVlim)

第二输出缓冲器电路30具有能够用在低电压VL和高电压VH之间的中间电压VM(VH-ΔVlim≤VM≤VL+ΔVlim)来驱动连接至输出端的负载(未示出)的电路结构。现在将描述第二输出缓冲器电路30的具体电路结构的实例。

实例1

图4是示出根据实例1的第二输出缓冲器电路30A的电路结构的电路图。如图4所示，根据实例1的第二输出缓冲器电路30A包括：第一缓冲器31，其包括PMOS晶体管；第二缓冲器32，其包括NMOS晶体管；以及反转器33，将预定振幅的脉冲INmid作为非反转输入从输入端34提供给第一缓冲器31，然后进行反转并将输入脉冲INmid作为反转输入提供给第二缓冲器。

第一缓冲器31包括：PMOS晶体管Mp31，其源电极连接至中间电压VM的节点N31；PMOS晶体管Mp32，其源电极连接至PMOS晶体管Mp31的漏电极，以及其漏电极连接至输出端35；以及两个电平变换器311和312。输出端35与第一输出缓冲器电路20的输出端22相同。

电平变换器311将输入脉冲INmid电平变换为VL-VH振幅的脉冲信号并将变换后的输入脉冲提供给PMOS晶体管Mp31的栅电极。稍后将描述电平变换器311的电路实例。电平变换器312将输入脉冲INmid电平变换为VL-VD振幅的脉冲信号并将变换后的输入脉冲提供给PMOS晶体管Mp32的栅电极。例如，电平变换器312可以通过用作电平变换器的第一输出缓冲器电路20来实现。

第二缓冲器32包括：NMOS晶体管Mn31，其源电极连接至中间电压VM的节点N32；NMOS晶体管Mn32，其源电极连接至NMOS晶体管Mn31的漏电极，以及其漏电极连接至输出端35；以及两个电平变换器321和322。

电平变换器321将由反转器33极性反转后的输入脉冲INmid电平变换为VL-VH振幅的脉冲信号并将变换后的输入脉冲提供给NMOS晶体管Mn31的栅电极。稍后将描述电平变换器321的电路实例。电平变换器322将由反转器33极性反转后的输入脉冲INmid电平变换为为VS-VH振幅的脉冲信号并将变换后的输入脉冲提供给NMOS晶体管Mn32的栅电极。例如，电平变换器322可以通过第一输出缓冲器电路20来实现。

在第一缓冲器31和第二缓冲器32中，电平变换器311和321以及电平变换器312和322形成控制器，其中，电平变换器311和321将VL-VH振幅的信号施加给接近节点N31和N32的晶体管Mp31和Mn31的栅电极，以及电平变换器312和322将VS-VH和VL-VD振幅的信号施加给接近输出端35的晶体管Mp32和Mn32的栅电极。

控制器不限于包括电平变换器311和321以及电平变换器312和322，而是还可以包括任何结构，只要能够将VL-VH振幅的信号施加给接近节点N31和N32的晶体管Mp31和Mn31的栅电极，以及将VS-VH和VL-VD振幅的信号施加给接近输出端35的晶体管Mp32和Mn32的栅电极。

第一输出缓冲器电路20具有用于将偏压VS和VD以非反转方式施加给接近输出端22的偏压晶体管Mp12和Mn12的电路结构。相反，第二输出缓冲器电路30A具有用小于耐受电压的电压(即，在VL～VD范围内或在VS～VH范围内的电压)驱动接近输出端35的晶体管Mp32和Mn32的电路结构。

具体地，在第二输出缓冲器电路30A中，预定振幅的输入脉冲INmid通过电平变换器312和322被电平变换为VL-VD振幅的脉冲信号和VS-VH振幅的脉冲信号，然后被施加给晶体管Mp32和Mn32的栅电极。在接近节点N31和N32的晶体管中，用VH→VL驱动PMOS晶体管Mp31而用VL→VH驱动NMOS晶体管Mn31。

即，在第二输出缓冲器电路30A中，下面三点是很重要的。

(1)将中间电压VM(VH-ΔVlim≤VM≤VL+ΔVlim)提供(传输)给输出端35以用中间电压VM驱动负载。

(2)用耐受电压范围(VL～VD和VS～VH)内的电压，而不用非反转供给的偏压来驱动接近输出端35的晶体管Mp32和Mn32。

(3)用偏离耐受电压范围的VL～VH范围内的电压，而不用耐受电压范围内的电压来驱动接近节点N31和N32的晶体管Mp31和Mn31。

通过满足上面三点(1)～(3)，可以用中间电压VM来驱动连接至输出端35的负载而无需将大于耐受电压的电压施加给晶体管Mp31、Mp32、Mn31和Mn32的栅极氧化膜。图5示出了输入脉冲INmid以及输入至晶体管Mp31、Mp32、Mn31和Mn32的栅电极的脉冲INmp、INbp、INbn和INmn的波形。

在根据实例1的第二输出缓冲器电路30A中，从第一缓冲器31将电流Ip提供给输出端35，从第二缓冲器32将电流In提供给输出端35，并且电流Ip和In的总和用作如图6中的虚线所示的对输出端35的供给电流，从而获得宽范围内的大驱动功率。

现在将参照图7A和图7B描述通过使用根据实例1的第二输出缓冲器电路30A进行驱动而满足栅极氧化膜的耐受电压的理由。

图7A示出了ON操作时(即，将中间电压VM提供给输出端35时)对栅极氧化膜的供给电压。PMOS晶体管Mp31和Mp32的栅电极被供给低电压VL，但是给晶体管Mp31和Mp32的源极、漏极和沟道被供给将被提供的中间电压VM。特别地，由于高电压VH被施加给阱而中间电压VM被施加给ON操作时形成的沟道，所以大于耐受电压的电压VH-VL(＞ΔVlim)没有被施加给栅极氧化膜。

类似地，因为NMOS晶体管Mn31和Mn32的栅极被供给高电压VH，但是晶体管Mn31和Mn32的源极、漏极和沟道被供给中间电压VM，所以对栅极氧化膜施加的电压不大于耐受电压。这是因为中间电压VM满足VH-ΔVlim≤VM≤VL+ΔVlim。

图7B示出了OFF操作时对栅极氧化膜的供给电压。在OFF操作中，通过第一输出缓冲器电路20用高电压VH至低电压VL之间的电压驱动输出端35(与图2中的输出端22相同)。在图7A和图7B中，以从PMOS源极端到NMOS源极端的顺序描述了在用高电压VH或低电压VL驱动输出端35时对栅极氧化膜的供给电压。即使当用VH～VL之间的任意电压而不组合大于栅极氧化膜的耐受电压的电压(即，无需供给VH-VL的电压)来驱动输出端35时，也可以看出所有电压都在耐受电压ΔVlim的范围内。

如上所述，在根据本实施例的使用第一和第二输出缓冲器电路20和30A的驱动电路10中，能够通过第一输出缓冲器电路20用大于耐受电压ΔVlim的VL-VH振幅电压来进行驱动而无需向驱动电路10的晶体管的栅极氧化膜提供大于耐受电压ΔVlim的电压，并且还通过第二输出缓冲器电路30A用中间电压VM进行驱动。

特别地，在第二输出缓冲器电路30A中，因为第一缓冲器31中的电流Ip和在第二缓冲器32中流动的电流In的总和用作对输出端35的供给电流，所以能够获得宽范围内的大驱动功率。

作为增加对输出端35的供给电流的方法，已知改变晶体管Mp31、Mp32、Mn31和Mn32的基板偏压以改变阈值Vthp和Vthn的方法(例如，参看JP-A-2006-323040)。当通过使用该方法用中间电压VM进行驱动来改变基板偏压以减小阈值Vthp和Vthn时，能够增大对输出端35的供给电流。

然而，当意欲使用改变基板偏压的方法来改变阈值Vthp和Vthn并将不同的基板偏压施加给晶体管Mp31、Mp32、Mn31和Mn32时，需要通过晶体管形成阱并且使这些阱电绝缘。因此，用于电路元件(晶体管)的面积增大，这不适用于减小面积。

相反，通过使用第二输出缓冲器电路30A，无需改变晶体管Mp31、Mp32、Mn31和Mn32的基板偏压就能够增加对输出端35的供给电流。因此，用能够用小面积来安装这些电路元件(晶体管Mp31、Mp32、Mn31和Mn32)。

实例2

图8是示出根据本发明的实例2的第二输出缓冲器电路30B的电路结构的电路图，其中，与图4相同的元件用相同的参考数字表示。

如图8所示，根据实例2的第二输出缓冲器电路30B由包括PMOS晶体管的缓冲器单元31形成。缓冲器单元31与根据实例1的第二输出缓冲器电路30A的第一缓冲器单元31相同。

即，缓冲器单元31包括：PMOS晶体管Mp31，其源电极连接至中间电压VM的节点N31；PMOS晶体管Mp32，其源电极连接至PMOS晶体管Mp31的漏电极，以及其漏电极连接至输出端35；以及两个电平变换器311和312。

电平变换器311将输入脉冲INmid电平变换为VL-VH振幅的脉冲信号并将变换后的脉冲信号施加给PMOS晶体管Mp31的栅电极。稍后将描述电平变换器311的电路实例。电平变换器312将输入脉冲INmid电平变换为VL-VD振幅的脉冲信号并将变换后的脉冲信号施加给PMOS晶体管Mp32的栅电极。例如，电平变换器312可以通过第一输出缓冲器电路20来实现。

图9示出了输入脉冲INmid以及被输入至PMOS晶体管Mp31和Mp32的栅电极的脉冲INmp和INbp的波形。

在根据实例2的第二输出缓冲器电路30B中，可将图6中由实线表示的电流Ip提供给输出端35，从而用VL-Vthp≤VM范围内的中间电压VM进行驱动。然而，与根据实例1的第二输出缓冲器电路30A相比，供给电流Ip随着接近VL-Vthp而减少并因此劣化驱动能力。

实例3

图10是示出根据实例3的第二输出缓冲器电路30C的电路结构的电路图，其中，与图4相同的元件用相同的参考数字表示。

如图10所示，根据实例3的第二输出缓冲器电路30C由包括NMOS晶体管的缓冲器单元32和反转器单元33形成。缓冲器单元32与根据实例1的第二输出缓冲器电路30A的第二缓冲器单元32相同。

即，缓冲器单元32包括：NMOS晶体管Mn31，其源电极连接至中间电压VM的节点N32；NMOS晶体管Mn32，其源电极连接至NMOS晶体管Mn31的漏电极，以及其漏电极连接至输出端35；以及两个电平变换器321和322。

电平变换器321将极性通过反转器单元33反转的输入脉冲INmid电平变换为VL-VH振幅的脉冲信号并将变换后的脉冲信号施加给NMOS晶体管Mn31的栅电极。稍后将描述电平变换器321的电路实例。电平变换器322将极性通过反转器单元33反转的输入脉冲INmid电平变换为VL-VD振幅的脉冲信号并将变换后的脉冲信号施加给NMOS晶体管Mn32的栅电极。例如，电平变换器322可以通过第一输出缓冲器电路20来实现。

图11示出了输入脉冲INmid以及被输入至NMOS晶体管Mn31和Mn32的栅电极的脉冲INmn和INbn的波形。

在根据实例3的第二输出缓冲器电路30C中，可以将图6中由实线表示的电流In提供给输出端35，从而用在VM≤VH-Vthn范围内的中间电压VM进行驱动。然而，与根据实例1的第二输出缓冲器电路30A相比，供给电流In随着接近VH-Vthp而减少并因此劣化驱动能力。

电平变换器

例如，具有如图12A和图12B所示的已知电路结构的电平变换器可以用作在根据上述实例1、2和3的第二输出缓冲器电路30A、30B和30C中所使用的电平变换器312和322。

图12A所示的电平变换器被用作根据实例1和2的第二输出缓冲器电路30A和30B的电平变换器312以将输入脉冲IN电平变换为VD-VL振幅的脉冲信号。图12B所示的电平变换器被用作根据实例1和3的第二输出缓冲器电路30A和30C的电平变换器322以将输入脉冲IN电平变换为VH-VS振幅的脉冲信号。

虽然在上述实施例中假设电压振幅VL-VH大于晶体管的耐受电压ΔVlim，但是这仅仅是实例，并且本发明不限于该实例。即，无论VL-VH是否大于耐受电压，都能够用中间电压进行驱动。然而，当电压振幅VL-VH大于耐受电压ΔVlim时，能够用低电压VL～高电压VH和中间电压来进行驱动而无需使用高电压处理。

为了确保栅极氧化膜的耐受电压ΔVlim，相对于耐受电压ΔVlim的中间电压VM需要满足VH-ΔVlim≤VM≤VL+ΔVlim的条件。

虽然在上述实施例中描述了驱动电路10包括第一输出缓冲器电路20和第二输出缓冲器电路30(30A、30B和30C)，但是第一输出缓冲器电路20对于本发明并不是必须的。即使当驱动电路仅包括第二输出缓冲器电路30时，仍能够用中间电压VM来进行驱动，而无需将大于耐受电压ΔVlim的电压施加给驱动电路的晶体管的栅极氧化膜。

变形实例

图13是示出根据实施例的驱动电路10的变形实例的电路图。此处，根据实例1的第二输出缓冲器电路30A用作第二输出缓冲器电路30。

第一输出缓冲器电路20′基本上具有与第一输出缓冲器电路20相同的电路结构。然而，PMOS侧的输入和NMOS侧的输入彼此分离。VH驱动输入脉冲INhigh通过电平变换器23被直接施加给PMOS驱动晶体管Mp21的栅电极，但是VL驱动输入脉冲INlow通过反转器25被反转然后通过电平变换器24被施加给NMOS驱动晶体管Mn21的栅电极。

图14示出了VH驱动输入脉冲INhigh、VL驱动输入脉冲INlow、VM驱动输入脉冲INmid和输出电压OUT之间的时序关系。

从图14可以看出，在输入脉冲INlow处于HIGH电位的时期内用低电压VL进行驱动，在输入脉冲INhigh处于HIGH电位的时期内用高电压VH进行驱动，以及在输入脉冲INmid处于HIGH电位的时期内用中间电压VM进行驱动。在根据变形实例的驱动电路10′中，输入脉冲INlow、INhigh和INmid被控制为排他地处于高电位。

应用

根据本发明实施例的驱动电路10或根据变形实例的驱动电路10′可以应用于用在VH-ΔVlim≤VM≤VL+ΔVlim范围内的中间电压来驱动负载而无需将大于耐受电压ΔVlim的电压施加给输出缓冲器电路或电平变换器的晶体管的栅极氧化膜的驱动电路。

例如，上述驱动电路可以应用于像素内晶体管驱动电路，能够用大于耐受电压的-1.0V～3.0V的电压作为固态成像装置中的像素内的晶体管的控制信号来驱动具有3.0V的耐受电压的晶体管，并且还用约1.0V的中间电压驱动晶体管。

固态成像装置

图15是示出采用根据本发明实施例的驱动电路的固态成像装置(诸如，CMOS图像传感器)的结构的***图。

如图15所示，根据本发明应用的CMOS图像传感器40包括：像素阵列单元41，包括光电转换器的单位像素(下文中也简称为“像素”)50以矩阵形式进行二维配置；以及其***电路。

例如，像素阵列单元41的***电路包括垂直扫描电路42、供给电压控制电路43、电压供给电路44、定时发生电路(TG)45、多个列电路46、水平扫描电路47和列信号选择电路48。

在像素阵列单元41中的像素50的矩阵配置中，为每个像素列设置垂直信号线411，而为每个像素行设置诸如传送控制线412，复位控制线413和选择控制线414的驱动控制线。

静态电流源49连接至每条垂直信号线411的一端。替代静态电流源49，可以使用其栅电极用偏压Vbias偏压并连同稍后描述的放大晶体管54一起构成源极跟随器电路的偏流晶体管(参见图16)。

垂直扫描电路42包括移位寄存器或地址解码器，并用以在以电子快门行和读取行的行为单位沿垂直方向(向上和向下方向)扫描像素阵列单元41中的像素50的同时执行清除电子快门行中的像素50的信号的电子快门操作并执行读取读取行中的像素50的信号的读取操作。

虽然没有示出，但是垂直扫描电路42包括：读取扫描***，用于在顺序选择像素50的行的同时执行读取读取行中的像素50的信号的读取操作；以及电子快门扫描***，用于在读取扫描***的读取扫描操作之前对应于快门速度的时间来对行(电子快门行)执行电子快门操作。

从通过电子快门扫描***的电子快门扫描复位光电转换器不必要的电荷的时间点到通过读取扫描***的读取扫描读取像素50的信号的时间点的时间段是像素50中的信号电荷的单位存储期(曝光期)。即，电子快门操作是复位(清除)存储在光电转换器中的信号电荷并在复位后重新开始存储信号电荷的操作。

供给电压控制电路43控制提供(施加)给每个单位像素50的传送晶体管(传送元件)52的栅电极(控制电极)的传送脉冲TRG的电压值(波形高度)。

电压供给电路44将具有不同值的多个控制电压提供给供给电压控制电路43。多个控制电压是具有不同电压值的传送脉冲TRG并被提供给传送晶体管52的栅电极。稍后将描述具有不同电压值的传送脉冲TRG的细节。

定时发生电路(TG)45生成确定用于使供给电压控制电路43将具有不同电压值的传送脉冲TRG提供给传送晶体管52的栅电极的定时的定时信号PTRG。

列电路46设置在像素阵列单元41的每个像素列中，即，以一对一的方式对应于每个像素列，并用以对通过垂直信号线411从由垂直扫描电路42的垂直扫描选择的读取行中的像素50输出的信号执行预定信号处理并临时保持处理后的像素信号。

列电路46具有包括对通过垂直信号线411输出的信号进行采样和保持的采样和保持电路的电路结构，或包括采样和保持电路以及噪音去除电路的电路结构，该噪音去除电路通过CDS(相关二次采样)处理来去除的复位噪音或像素所特有固定图案噪音(诸如，放大晶体管54的阈值差)。

然而，这些电路结构仅仅是实例，列电路不限于这些电路结构。例如，列电路46可以具有AD(模数)转换功能以输出信号电平作为数字信号。

水平扫描电路47包括移位寄存器或地址解码器，并用以对设置在像素阵列单元41的每个像素列中的列电路46顺序水平地进行扫描。列信号选择电路48包括水平选择开关和水平信号线，并用以与水平扫描电路47的水平扫描同步地顺序输出临时存储在列电路46中的像素信号。

用作垂直扫描电路42、列电路46和水平扫描电路47的操作基准的定时信号和控制信号由未示出的定时控制电路生成。

像素电路

图16是示出单位像素50的电路结构的实例的电路图。该电路实例中的单位像素50包括诸如嵌入式光电二极管的光电转换元件(光电转换器)51以及传送晶体管(传送元件)52、复位晶体管53、放大晶体管54和选择晶体管55的四个晶体管。此处，N沟道MOS晶体管被用作晶体管52～55，但晶体管不限于N沟道MOS晶体管。

传送晶体管52连接在光电转换元件51的负极和浮动扩散电容器(FD)56之间，并用以通过传送控制线412将传送脉冲TRG施加给栅电极(控制电极)来将通过光电转换元件51光电转换并存储的信号电荷(电子)传送至浮动扩散电容器56。浮动扩散电容器56用作将信号电荷转换为电压信号的电荷-电压转换器。

复位晶体管53的漏电极连接至复位线415并且其源电极连接至浮动扩散电容器56。在将信号电荷从光电转换元件51传送到浮动扩散电容器56之前，复位晶体管通过复位控制线413将复位脉冲RST施加给栅电极来用复位电压Vrst来复位浮动扩散电容器56的电位。

放大晶体管54的栅电极连接至浮动扩散电容器56并且其漏电极连接至电源电压Vdd的像素电源。放大晶体管在复位晶体管53的复位之后输出浮动扩散电容器56的电位作为复位电平，并在通过传送晶体管52传送信号电荷之后输出浮动扩散电容器56的电位作为信号电平。

选择晶体管55的漏电极连接至放大晶体管54的源电极并且其源电极连接至垂直信号线411。通过选择控制线414将选择脉冲SEL施加给栅电极使选择晶体管导通来选择对应的像素50，并将从放大晶体管54输出的信号输出至垂直信号线411。选择晶体管55可以连接在像素电源(Vdd)和放大晶体管54的漏电极之间。

此处，举例说明了包括每个都具有传送晶体管52、复位晶体管53、放大晶体管54和选择晶体管55的四个晶体管的单位像素50的CMOS图像传感器，但是本发明不限于这种应用。

供给电压控制电路

供给电压控制电路43接收用于驱动由垂直扫描电路42选择的行的地址信号ADR来作为输入，并用以选择从电压供给电路44提供的多个电压中的一个，并将所选的电压作为传送脉冲TRG提供给单位像素50中的传送晶体管52的栅电极。

作为多个电压，从电压供给电路44提供用于使传送晶体管52变成ON(电连接)状态的ON电压Von、用于使传送晶体管52变成OFF(电断开)状态的OFF电压Voff以及在ON电压Von和OFF电压VOff之间的中间电压Vmid。此处，中间电压Vmid是用于使一部分存储电荷保持在光电转换元件51中而将其他存储电荷传送到浮动扩散电容器56的电压。

在上述像素电路中，基于传送晶体管52是N沟道型的事实，电源电压Vdd(对应于在上述实施例中的高电压)用作ON电压Von，而接地电压(优选地为低于接地电压的电压(对应于上述实施例的低电压VL))用作OFF电压Voff。

在该实例中，具有不同电压值的两个中间电压(具体地，大于OFF电压Voff且小于ON电压Von的两个中间电压Vmid0和Vmid1)用作中间电压Vmid(对应于上述实施例中的中间电压VM)。

当传送晶体管52是P沟道型时，接地电压用作ON电压Von，电源电压Vdd用作OFF电压Voff，而大于OFF电压Voff且小于ON电压Von的两个中间电压Vmid0和Vmid1用作中间电压Vmid。

因此，将ON电压Von、中间电压Vmid0和Vmid1以及OFF电压Voff的四个电压从电压供给电路44提供给供给电压控制电路43。四个电压的值满足Voff＜Vmid0＜Vmid1＜Von的关系。在四个电压中，中间电压Vmid0和Vmid1和ON电压Von用作传送脉冲TRG。

以这种方式，在供给电压控制电路43的控制下，通过与垂直扫描电路42的垂直扫描操作同步地将中间电压Vmid0和Vmid1和ON电压Von顺序地提供给每个像素的传送晶体管52，能够实现将存储在光电转换元件51中的信号电荷三次传输至浮动扩散电容器56的3次传送操作。

在该实例中，从供给电压控制电路43输出作为对应于上述实施例中的中间电压VM的中间电压的两个中间电压Vmid0和Vmid1。然而，这仅仅是实例，中间电压Vmid的数量可以是一个或三个以上。

在具有上述结构的诸如CMOS图像传感器40的固态成像装置中，上述驱动电路(具体地，根据上述实施例的驱动电路10或根据其变形实例的驱动电路10′)可以被用作驱动设置像素行中并连接至传送晶体管52的栅电极的传送控制线412的供给电压控制电路43的输出级，即，用除ON电压Von和OFF电压Voff之外的中间电压Vmid0和Vmid1适当驱动传送控制线412的输出级。

虽然举例说明了以矩阵形式配置检测对应于可见光的强度的信号电荷作为物理量的单位像素的图像传感器，但本发明不限于CMOS图像传感器，而是还可以应用于用中间电压VM进行驱动的多种固态成像装置。

固态成像装置可以具体化为一个芯片或者可以具体化为具有成像功能的模块型(其中，成像单元、信号处理单元和光学***被封装在一起)。

本发明不限于固态成像装置，而是还可以应用于采用固态成像装置作为图像输入单元(光电转换单元)的各种电子设备，诸如成像装置(诸如，数码照相机或摄影机)、便携式终端(诸如，具有成像功能的移动电话)和采用固态成像装置作为图像读取单元的复印机。安装在电子设备上的模块型装置(即，相机模块)可以通过成像装置来体现。

成像装置

图17是示出根据本发明实施例的诸如成像装置的电子设备的结构实例的框图。如图17所示，根据本发明实施例的成像装置100包括具有透镜组101的光学***、成像单元(成像装置)102、作为相机信号处理电路的DSP电路103、帧存储器104、显示单元105、记录单元106、操作***107和电源***108。DSP电路103、帧存储器104、显示单元105、记录单元106、操作***107和电源***108通过总线109彼此连接。

透镜组101从对象接收入射光(图像光)作为输入并使入射光聚焦在成像装置102的成像平面上。成像装置102以像素为单位将通过透镜组101聚焦在成像平面上的入射光的强度转换为电子信号并输出这些电子信号作为像素信号。诸如根据上述应用的CMOS成像传感器40的固态成像装置(即，采用根据上述实施例的驱动电路10或根据其变形实例的驱动电路10′作为用除ON电压Von和OFF电压Voff之外的中间电压Vmid0和Vmid1适当驱动传送控制线412的供给电压控制电路43的输出级的固态成像装置)可以被用作成像装置102。

显示单元105包括诸如液晶显示装置或有机EL(场致发光)显示装置的平板型显示装置，并显示通过成像装置102拍摄的运动图像或静止图像。记录单元106将用成像装置102拍摄的运动图像或静止图像记录在诸如录像带或DVD(数字通用盘)的记录介质上。

操作***107响应于用户操作生成关于成像装置的各种功能的操作命令。电源***108适当提供各种电源来作为DSP电路103、帧存储器104、显示单元105、记录单元106、操作***107的操作电源。

本领域的技术人员应理解，根据设计要求和其他因素，可以有多种修改、组合、再组合和改进，均应包含在随附权利要求或等同物的范围之内。

Claims (8)

1.一种驱动电路，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为所述电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压、用VD表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压时，所述驱动电路包括：

第一晶体管，其源电极连接至所述中间电压VM的节点；

第二晶体管，其源电极连接至所述第一晶体管的漏电极，而其漏电极连接至输出端；以及

控制器，将具有电压VL和VH之间的差的振幅的信号施加给所述第一晶体管的栅电极，以及将具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号施加给所述第二晶体管的栅电极。

2.根据权利要求1所述的驱动电路，其中，所述控制器包括：

第一电平变换器，使预定振幅的信号进行电平变换为具有电压VL和VH之间的差的振幅的信号，并将变换后的信号施加给所述第一晶体管的栅电极；以及

第二电平变换器，使所述预定振幅的信号进行电平变换为具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号，并将变换后的信号施加给所述第二晶体管的栅电极。

3.根据权利要求1所述的驱动电路，还包括：

第一电路，采用P型晶体管作为所述第一晶体管和所述

第二晶体管；

第二电路，采用N型晶体管作为所述第一晶体管和所述

第二晶体管；以及

反转器，使输入至所述第一电路的预定振幅的信号反转，并将反转后的信号输入至所述第二电路。

4.根据权利要求1所述的驱动电路，其中，所述第一电压VL和所述第二电压VH被设置为使电压VL和VH之间的差的电压振幅大于所述第一晶体管和所述第二晶体管的所述耐受电压。

5.一种驱动电路，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为所述电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压、用VD表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压时，所述驱动电路包括：

第一驱动单元，包括：第一晶体管，其源电极连接至所述第二电压或所述第一电压的节点，并且其栅电极被供给具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号；以及第二晶体管，其源电极连接至所述第一晶体管的漏电极，其漏电极连接至输出端，并且其栅电极被供给所述第三电压VS或VD来作为偏压，并且所述第一驱动单元用电压VL和VH之间的差的电压振幅来驱动负载；以及

第二驱动单元，包括：第三晶体管，其源电极连接至所述中间电压VM的节点，并且其栅电极被供给具有电压VL和VH之间的差的振幅的信号；以及第四晶体管，其源电极连接至所述第三晶体管的漏电极，其漏电极连接至所述输出端，并且其栅电极被供给具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号，并且所述第二驱动单元用所述中间电压VM来驱动所述负载。

6.一种驱动方法，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为所述电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS或VD表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压时，所述驱动方法包括以下步骤：

用所述第一电压VL至所述第二电压VH的范围内的电压来驱动第一晶体管，其中，所述第一晶体管的源电极连接至所述中间电压VM的节点；以及

用所述第一电压VL至所述第三电压VD的范围内或者所述第三电压VD至所述第二电压VH的范围内的电压来驱动第二晶体管，其中，所述第二晶体管的源电极连接至所述第一晶体管的漏电极且其漏电极连接至输出端。

7.一种固态成像装置，包括：

像素阵列单元，其中配置有多个单位像素，每个单位像素都具有将入射光转换为信号电荷的光电转换单元和传送通过所述光电转换单元转换的所述信号电荷的传送元件；以及

驱动单元，用控制电压来驱动所述传送元件，所述驱动单元将在单位存储期间内存储在所述光电转换单元中的一部分信号电荷保持在所述光电转换单元中，并通过使用所述传送元件来传送超过所保持电荷量的存储电荷，

其中，驱动电路被用作将所述控制电压输出至所述驱动单元的输出单元，以及

其中，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为所述电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压、用VD表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压时，所述驱动电路包括：

第一晶体管，其源电极连接至所述中间电压VM的节点并且其栅电极被供给具有电压VL和VH之间的差的振幅的信号；以及第二晶体管，其源电极连接至所述第一晶体管的漏电极，其漏电极连接至输出端，并且其栅电极被供给具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号，并且

输出所述中间电压VM作为所述控制电压。

8.一种安装有固态成像装置的电子设备，所述固态成像装置包括：

像素阵列单元，其中配置有多个单位像素，每个单位像素都具有将入射光转换为信号电荷的光电转换单元和传送通过所述光电转换单元转换的所述信号电荷的传送元件；以及

驱动单元，用控制电压来驱动所述传送元件，所述驱动单元将在单位存储期间内存储在所述光电转换单元中的一部分信号电荷保持在所述光电转换单元中，并通过使用所述传送元件来传送超过所保持电荷量的存储电荷，

其中，当用VM表示相对于作为电源电压的低电压的第一电压VL和作为所述电源电压的高电压的第二电压VH在晶体管的耐受电压内的中间电压，而用VS表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压、用VD表示相对于所述第二电压VH或所述第一电压VL在所述耐受电压内的第三电压时，将所述控制电压输出至所述驱动单元的输出单元包括：

第一晶体管，其源电极连接至所述中间电压VM的节点并且其栅电极被供给具有电压VL和VH之间的差的振幅的信号；以及第二晶体管，其源电极连接至所述第一晶体管的漏电极，其漏电极连接至输出端，并且其栅电极被供给具有电压VS和VH之间或电压VL和VD之间的差的振幅的信号，并且

输出所述中间电压VM作为所述控制电压。

Images