JP2009284015A - 固体撮像装置および固体撮像装置の駆動方法 - Google Patents
固体撮像装置および固体撮像装置の駆動方法 Download PDFInfo
- Publication number
- JP2009284015A JP2009284015A JP2008131068A JP2008131068A JP2009284015A JP 2009284015 A JP2009284015 A JP 2009284015A JP 2008131068 A JP2008131068 A JP 2008131068A JP 2008131068 A JP2008131068 A JP 2008131068A JP 2009284015 A JP2009284015 A JP 2009284015A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- source
- transistor
- voltage
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 206010047571 Visual impairment Diseases 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】信頼性を損なうことなく、低コストで画素の信号読出し特性を従来と比べて大幅に改善する固体撮像装置および固体撮像装置の駆動方法を提供する。
【解決手段】固体撮像装置は、画素セル11と、垂直信号線30と、走査回路202と、ドライブ回路203と、制御信号線RS又はTXとを備え、ドライブ回路203は、走査回路202の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が制御信号線と接続されたPチャネルトランジスタm1031およびNチャネルトランジスタm1032と、Pチャネルトランジスタm1031のソースにVHIおよびDVDDのいずれかを供給するスイッチsw1031およびsw1032と、Nチャネルトランジスタm1032のソースにVLOWおよびVGNDのいずれかを供給するスイッチsw1033およびsw1034とを有する。
【選択図】図1
【解決手段】固体撮像装置は、画素セル11と、垂直信号線30と、走査回路202と、ドライブ回路203と、制御信号線RS又はTXとを備え、ドライブ回路203は、走査回路202の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が制御信号線と接続されたPチャネルトランジスタm1031およびNチャネルトランジスタm1032と、Pチャネルトランジスタm1031のソースにVHIおよびDVDDのいずれかを供給するスイッチsw1031およびsw1032と、Nチャネルトランジスタm1032のソースにVLOWおよびVGNDのいずれかを供給するスイッチsw1033およびsw1034とを有する。
【選択図】図1
Description
本発明は、固体撮像装置および固体撮像装置の駆動方法に関するものである。
MOS(Metal Oxide Semiconductor)イメージセンサは、低電力動作・低消費電力の固体撮像装置である。また、標準CMOS(Complementary Metal Oxide Semiconductor)プロセスを使用できるので、CCD(Charge Coupled Device)よりも低コストで製造でき、有益な撮像装置である。また、標準CMOSプロセスを用いて、ロジック回路との混載が可能であることから、高速なデータ処理を必要とするモジュールへの搭載を目的としたオンチップ集積が可能である。
近年では、MOSイメージセンサは低消費電力・低コストの利点を活かし、さまざまな用途に用いられている。例えば、デジタルスチルカメラ、デジタルビデオカメラや自動車搭載カメラなど幅広い分野があるが、その中で撮像装置は非常に高い画質を求められる。
これら撮像装置においては、例えば自動車搭載カメラではトンネルの内とトンネルの外、デジタルスチルカメラでは室内と窓の外など、輝度差の大きなシーンで撮像する機会が多く、広いダイナミックレンジ特性を持った撮像装置が求められる。また、動く被写体を撮像する際や高速撮像を行う際には、低い残像特性が求められる。
一般的なMOSイメージセンサの構成例を図6に示す。
このMOSイメージセンサは、画素セル11が行列状に配置された撮像領域101を備える。なお、ここでは3トランジスタ型(3つのトランジスタから構成されるタイプ)の画素セル11を示したが、4トランジスタ型(4つのトランジスタから構成されるタイプ)など他の画素構成であっても以下の論旨への影響はない。また、MOSイメージセンサは、行方向の画素セル11を走査する走査回路102と、走査回路102で生成されたパルス制御信号をドライブして選択された行の画素セル11に入力するためのドライブ回路103を備える。
このMOSイメージセンサは、画素セル11が行列状に配置された撮像領域101を備える。なお、ここでは3トランジスタ型(3つのトランジスタから構成されるタイプ)の画素セル11を示したが、4トランジスタ型(4つのトランジスタから構成されるタイプ)など他の画素構成であっても以下の論旨への影響はない。また、MOSイメージセンサは、行方向の画素セル11を走査する走査回路102と、走査回路102で生成されたパルス制御信号をドライブして選択された行の画素セル11に入力するためのドライブ回路103を備える。
画素セル11の構成を、改めて図7に示す。
画素セル11は、フォトダイオードpd、転送トランジスタm1、フローティングディフュージョン領域fd、リセットトランジスタm2、および増幅トランジスタm3を備える。それぞれのトランジスタの駆動は、周辺のアナログ回路と共通の供給電圧AVDDと接地電圧VGNDによって行われる。通常、アナログ回路に用いる供給電圧AVDDは、アナログの特性を十分に得られる範囲かつ低消費電力、電圧供給レギュレータのばらつき範囲より一定の電圧およびばらつき範囲に設定する。アナログ回路に用いられるトランジスタの最大定格電圧は、トランジスタの信頼性を保証する電圧に設定されており、AVDDはこれを超えない範囲で供給される。
画素セル11は、フォトダイオードpd、転送トランジスタm1、フローティングディフュージョン領域fd、リセットトランジスタm2、および増幅トランジスタm3を備える。それぞれのトランジスタの駆動は、周辺のアナログ回路と共通の供給電圧AVDDと接地電圧VGNDによって行われる。通常、アナログ回路に用いる供給電圧AVDDは、アナログの特性を十分に得られる範囲かつ低消費電力、電圧供給レギュレータのばらつき範囲より一定の電圧およびばらつき範囲に設定する。アナログ回路に用いられるトランジスタの最大定格電圧は、トランジスタの信頼性を保証する電圧に設定されており、AVDDはこれを超えない範囲で供給される。
撮像領域101の外側には、水平走査回路と垂直走査回路が配設されている。垂直走査回路は、走査回路102とドライブ回路103から構成される。基準クロックに基づくパルス制御信号が走査回路102にて所望の行のドライブ回路103に入力され、ドライブ回路103でドライブされたパルス制御信号が撮像領域101の各トランジスタに制御信号線RSおよびTXを介して供給され、画素セル11からの画素信号の読み出しが順次行われる。画素セル11から読み出された画素信号は、定電流源トランジスタm4により、垂直信号線30に出力される。
最近では、先に挙げたダイナミックレンジや残像などの特性を改善するために製造プロセスを工夫するなどさまざまな試みがなされている。プロセスの改善によって、フォトダイオードpdの飽和電荷量や電荷の転送効率が向上しているが、画素セル11の駆動電圧が従来の様にAVDD/VGNDの範囲内では、その特性改善を十分に活かしきれなくなっている。そこで、画素セル11からの信号読出し特性の改善のために、画素セル11の駆動電圧範囲を拡げる試みがなされている。
図8Aおよび図8Bに、画素セル11(図7の断面A−B)のポテンシャル分布を示す。なお、図8Aは転送トランジスタm1がオフ時のポテンシャル分布を示し、図8Bは転送トランジスタm1がオン時のポテンシャル分布を示している。実線が従来の電圧範囲で駆動した場合の画素セル11のポテンシャル分布を示している。点線は、駆動電圧範囲を広げたときの画素セル11のポテンシャル分布を示している。
転送トランジスタm1のオン時のゲート電圧が十分に高く設定されていない(図8Bの実線)と、フォトダイオードpd内に電荷の転送残りが生じ、残像の原因となる。また、リセットトランジスタm2のオン時のゲート電圧が十分高くなければ(図8Bの実線)、フローティングディフュージョン領域fd内にノイズ成分の電荷が残存してしまい、S/N特性劣化や残像の原因となる。更に、転送トランジスタm1やリセットトランジスタm2のオフ時のゲート電圧を十分に低い電圧に設定することができれば(図8Aの点線)、より多くの電荷を蓄積することができ、ダイナミックレンジやS/N特性が改善することが分かる。従って、転送トランジスタm1やリセットトランジスタm2のゲートのオン時の電圧をより高く、オフ時の電圧をより低くすることにより、画素セル11からの信号読み出し特性を改善することができる。
なお、駆動電圧範囲を広げる技術としては特許文献1に記載のものがある。
特表2006−527973号公報
画素セルからの信号読出し特性改善のために、画素セルの転送トランジスタやリセットトランジスタに供給されるパルス制御信号のオフ電圧をより低く、オン電圧をより高くする方法が試みられていることは前述した通りである。タイミングジェネレータなどからのパルス制御信号を画素セルに入力する場合には、多くのゲートや配線の負荷を駆動するために、画素セルに入力する手前で電流を増幅する必要がある。電流増幅のためのドライブ回路としては、図9Aに示すようなインバータ(反転)型と、バッファ(非反転)型の2種類のドライブ回路が考えられるが、バッファ型のドライブ回路はインバータ回路を2つ並べて構成できるので、本明細書ではインバータ型のドライブ回路についてのみ説明する。
図9Aのドライブ回路では、トランジスタのゲートに第1の電圧VHIと第2の電圧VLOW(VHI>VLOW)の電圧範囲でパルス動作している図9B(a)に示されるような入力信号Vinが入力され、図9B(b)に示されるような出力信号Voutが出力される。入力信号レベルがVHIの場合には、ドライブ回路のPチャネルトランジスタTr1がオフすると共にNチャネルトランジスタTr2がオンするので、出力線にはVLOWが供給される。また、入力信号レベルがVLOWの場合には、PチャネルトランジスタTr1がオンすると共にNチャネルトランジスタTr2がオフするので、出力線にはVHIが供給される。
駆動電圧範囲を広げたければ、このドライブ回路に供給するVHIを上げ、VLOWを下げればよい。しかし、入力信号範囲をある値以上に拡げると、ドライブ回路内のトランジスタにおいて最大定格を超える電圧がゲート−ドレイン間またはゲート−ソース間に印加されるという問題が生じる。具体的には以下の通りである。
例えば、通常の制御信号の電圧範囲が0〜3.3Vのところを、前述のように画素セルからの読み出し特性を改善する目的で−1〜4Vにする。このときのトランジスタの最大定格電圧が4.5Vとする。図9Aのドライブ回路の入力端子にはVHI=4V、およびVLOW=−1Vが入力され、PチャネルトランジスタTr1のソース側に供給する電源電圧としてVHI=4Vが選択され、NチャネルトランジスタTr2のソース側に供給する電源電圧としてVLOW=−1Vが選択される。VHI=4Vが入力端子に印加されると、PチャネルトランジスタTr1がオフするとともにNチャネルトランジスタTr2がオンするので、出力線にはVLOW=−1Vが供給される。このとき、PチャネルトランジスタTr1のゲート、ソースおよびドレインのそれぞれには4V、4Vおよび−1Vが印加されるため、ゲート−ドレイン間の印加電圧は5Vとなる。これは、トランジスタの最大定格電圧4.5V以上である。このとき、NチャネルトランジスタTr2についてもゲート、ソースおよびドレインのそれぞれには4V、−1V、および−1Vが印加されるため、ゲート−ドレイン間、およびゲート−ソース間に5Vが印加されており、トランジスタの最大定格電圧4.5V以上である。また図9Aのドライブ回路の入力端子に−1Vが印加されるときも同様に、PチャネルトランジスタTr1のゲート−ドレイン間およびゲート−ソース間、かつNチャネルトランジスタTr2のゲート−ドレイン間に最大定格以上の電圧が印加される。トランジスタのゲート−ソース間、またはゲート−ドレイン間に、最大定格以上の電圧が印加されることによってトランジスタが破壊される可能性が高く、信頼性の観点からみて非常に重大な問題となる。
これを解決する手段として考えうる方法のひとつに、該当するトランジスタにおけるゲート酸化膜の耐圧を上げることが考えられる。しかし、周辺のトランジスタとは異なる耐圧のゲート酸化膜を持つトランジスタを用意することは、開発コストだけでなく、製造プロセス上において、新たな工程を加えたり、マスク枚数を増加したりすることに他ならず、製造コストを上昇させることとなる。
今までに、画素セルのトランジスタをトランジスタの最大定格を超える電圧範囲で駆動するドライブ回路を、ゲート酸化膜の耐圧がドライブ回路周辺のトランジスタの耐圧と異なるトランジスタを用いずに、回路構成を工夫することにより実現するという報告は無い。
そこで、本発明は、かかる問題点に鑑み、信頼性を損なうことなく、低コストで画素からの信号読出し特性を従来と比べて大幅に改善する固体撮像装置および固体撮像装置の駆動方法を提供することを目的とする。
上記目的を達成するために、本発明は、行列状に配置され、それぞれがフォトダイオードを有する複数の画素と、前記画素の列に対応して設けられ、各前記フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する複数の垂直信号線と、前記画素を駆動し、前記画素から前記垂直信号線に前記画素信号を出力させる制御信号を生成する生成手段と、前記生成手段により生成された前記制御信号をドライブするドライブ手段と、前記ドライブ手段と前記画素とを接続し、前記ドライブ手段によりドライブされた前記制御信号を前記画素に供給する制御信号線とを備え、前記ドライブ手段は、前記生成手段の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が前記制御信号線と接続された第1Pチャネルトランジスタおよび第1Nチャネルトランジスタと、前記第1Pチャネルトランジスタのソースに第1電源および第2電源のいずれを供給するかを切り換える第1スイッチと、前記第1Nチャネルトランジスタのソースに第3電源および第4電源のいずれを供給するか切り換える第2スイッチとを有することを特徴とする。
これにより、制御信号線の電位、つまりドライブ手段の第1Pチャネルトランジスタと第1Nチャネルトランジスタのドレインの接続点の電位に応じて、該第1Pチャネルトランジスタ又は第1Nチャネルトランジスタのソースに供給する電源を切り替えることができる。電源を切り替えて供給することで、制御信号の電圧範囲を広げても、第1Pチャネルトランジスタ又は第1Nチャネルトランジスタのゲート−ドレイン間あるいはゲート−ソース間に印加される電圧レベルがトランジスタの最大定格を超えないようにできる。その結果、信頼性を損なうことなく、低コストで画素からの信号読出し特性を従来と比べて大幅に改善することが可能な固体撮像装置を実現できる。
また、本発明は、前記第1スイッチは、前記制御信号に基づいて前記第1電源および第2電源のいずれを前記第1Pチャネルトランジスタのソースに供給するか切り換え、前記第2スイッチは、前記制御信号に基づいて前記第3電源および第4電源のいずれを前記第1Nチャネルトランジスタのソースに供給するか切り換えることを特徴としてもよい。
これにより、画素を駆動する制御信号に連動した的確なタイミングで第1Pチャネルトランジスタ又は第1Nチャネルトランジスタのソースに供給する電源を切り替えることができる。その結果、一般的な駆動回路であるインバータ回路において、インバータへの入力信号レベルに応じて、インバータ回路のトランジスタに最大定格以上の電圧が印加されないようにすることができる。
また、本発明は、前記第1スイッチは、ソースが第1電源と接続され、ドレインが前記第1Pチャネルトランジスタのソースに接続された第2Pチャネルトランジスタと、ソースが第2電源と接続され、ドレインが前記第1Pチャネルトランジスタのソースに接続された第3Pチャネルトランジスタとから構成され、前記第2スイッチは、ソースが第3電源と接続され、ドレインが前記第1Nチャネルトランジスタのソースに接続された第2Nチャネルトランジスタと、ソースが第4電源と接続され、ドレインが前記第1Nチャネルトランジスタのソースに接続された第3Nチャネルトランジスタとから構成されることを特徴としてもよい。
このとき、前記第2および第3Pチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第2および第3Pチャネルトランジスタのゲートとの間に挿入された第1信号電圧変換素子を有することが好ましい。
同様に、前記第2および第3Nチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第2および第3Nチャネルトランジスタのゲートとの間に挿入された第2信号電圧変換素子を有することが好ましい。
さらに同様に、前記ドライブ手段は、さらに、前記生成手段の出力と、第1Nチャネルトランジスタおよび第1Pチャネルトランジスタのゲートとの間に挿入された第3信号電圧変換素子を有することが好ましい。
これにより、複数の電圧レベルを持つ複数の制御信号を用いることなく1つの制御信号で、かつ所望の電圧レベルの制御信号で、画素駆動とドライブ手段の電源切り替えの制御を行うことができる。
また、前記第2および第3Pチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第2Pチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
同様に、前記第2および第3Nチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第2Nチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
さらに同様に、前記ドライブ手段は、さらに、前記生成手段の出力と、第1Nチャネルトランジスタおよび第1Pチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
これにより、論理反転した制御信号を生成することができるので、1つの制御信号で2つの電源切り替えの制御を容易に行うことができる。
本発明によると、新たな製造工程の追加やマスク枚数の増加なしに、画素を駆動する制御信号をドライブするドライブ回路における全てのトランジスタに最大定格を超える電圧を印加せず、制御信号の電圧範囲をドライブ回路のトランジスタの最大定格を超える範囲まで拡大することができる。従って、信頼性を損なうことなく、画素からの信号読み出し特性を大幅に改善することができるので、品質を保証した上で高画質な撮像装置を低コストで実現することができる。
本発明を実施するに最良な形態を、図面を参照しながら以下に説明する。
なお、本実施形態では簡単のため撮像領域を2×2の画素セルで構成しているが、これは画素セルの数を限定するものではなく、いかなる画素セルの数においても本実施形態の適用は可能である。
なお、本実施形態では簡単のため撮像領域を2×2の画素セルで構成しているが、これは画素セルの数を限定するものではなく、いかなる画素セルの数においても本実施形態の適用は可能である。
また、本実施形態における画素セルの構成は選択トランジスタのない3トランジスタ型の構成であるが、選択トランジスタを持つ4トランジスタ型の構成や、非破壊読み出しを可能にするような転送トランジスタを持たない3トランジスタ型の構成など画素セルの回路構成が異なる場合においても適用することが可能である。
さらに、本実施形態ではドライブ回路をインバータ(反転)型として記載しているが、バッファ(正転)型としたい場合には、あらかじめ反転させてから該ドライブ回路に入力するだけであるので、特に記載しないものとする。
図1は、本実施形態の固体撮像装置の概略構成を示す図である。
この固体撮像装置は、MOS型イメージセンサであり、それぞれがフォトダイオードを有する複数の単位画素セル11が行列状に配置された撮像領域201を備える。また、固体撮像装置は、画素セル11の行を走査する走査回路202と、走査回路202で生成されたパルス制御信号をドライブして選択された画素セル11の行に入力するためのドライブ回路203と、画素セル11の列に対応して設けられ、入射光の強度に応じて各フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する垂直信号線30と、ドライブ回路203と画素セル11とを接続し、ドライブ回路203によりドライブされたパルス制御信号を画素セル11に供給する制御信号線RSおよびTXを備える。パルス制御信号は、画素セル11を駆動し、画素セル11から垂直信号線30に画素信号を出力させる駆動信号である。従来のドライブ回路に供給される電源電圧は、AVDDとVGNDの2種類であったのに対し、本実施形態の固体撮像装置においては、DVDD、VHI、VGND、およびVLOWの4種類の電源電圧が供給される。
この固体撮像装置は、MOS型イメージセンサであり、それぞれがフォトダイオードを有する複数の単位画素セル11が行列状に配置された撮像領域201を備える。また、固体撮像装置は、画素セル11の行を走査する走査回路202と、走査回路202で生成されたパルス制御信号をドライブして選択された画素セル11の行に入力するためのドライブ回路203と、画素セル11の列に対応して設けられ、入射光の強度に応じて各フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する垂直信号線30と、ドライブ回路203と画素セル11とを接続し、ドライブ回路203によりドライブされたパルス制御信号を画素セル11に供給する制御信号線RSおよびTXを備える。パルス制御信号は、画素セル11を駆動し、画素セル11から垂直信号線30に画素信号を出力させる駆動信号である。従来のドライブ回路に供給される電源電圧は、AVDDとVGNDの2種類であったのに対し、本実施形態の固体撮像装置においては、DVDD、VHI、VGND、およびVLOWの4種類の電源電圧が供給される。
なお、走査回路202は本発明の生成手段の一例であり、ドライブ回路203は本発明のドライブ手段の一例である。
撮像領域201の外側には、水平走査回路と垂直走査回路が設けられている。垂直走査回路は、走査回路202とドライブ回路203から構成され、基準クロックに基づくパルス制御信号が走査回路202により所望の行のドライブ回路203に入力される。ドライブ回路203で電流増幅されたパルス制御信号は画素セル11の各トランジスタに供給され、画素セル11からの信号読み出しが順次行われる。画素セル11から読み出された画素信号は、定電流源トランジスタm4により、垂直信号線30に出力される。
図2A〜2Cは、画素セル11の各トランジスタを駆動するパルス制御信号を出力するドライブ回路203の概略構成を示す図である。なお、図2A〜2Cは、制御信号線RS又はTXの1本分を駆動するドライブ回路203の概略構成を示している。また、図2Bはドライブ回路203から出力されるパルス制御信号(出力信号)VoutがHi電圧(VHI)のときの回路構成を示し、図2Cは出力信号VoutがLow電圧(VLOW)のときの回路構成を示している。図3は、図2A〜2Cのドライブ回路203の出力信号Vout、ドライブ回路203に入力されるパルス制御信号(入力信号)Vin、ならびにノードVn1031およびVn1032における電位を示す図である。
このドライブ回路203では、走査回路202の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が制御信号線RS又はTXと接続されたPチャネルトランジスタm1031およびNチャネルトランジスタm1032が設けられている。
このドライブ回路203では、Pチャネルトランジスタm1031のソースに“VHI”および“DVDD”のいずれを供給するか切り換えるスイッチsw1031およびsw1032と、Nチャネルトランジスタm1032のソースに“VLOW”および“VGND”のいずれを供給するか切り換えるスイッチsw1033およびsw1034が設けられている。言い換えると、“VHI”および“VLOW”の出力信号Voutに応じてPチャネルトランジスタm1031およびNチャネルトランジスタm1032それぞれのソース側のノードVn1031およびVn1032に供給する電圧を切り替えるスイッチsw1031、sw1032、sw1033およびsw1034が設けられている。ドライブ回路203により、“DVDD”および“VGND”の入力信号Vinは“VHI”(DVDD<VHI<最大定格電圧)および“VLOW”(DVDD−最大定格電圧<VLOW<VGND)の出力信号Voutとされる。このとき、Pチャネルトランジスタm1031およびNチャネルトランジスタm1032それぞれのソース側の電圧を切り替えることで、最大定格以上の電圧がPチャネルトランジスタm1031およびNチャネルトランジスタm1032にかかることが抑制される。
なお、“VHI”は本発明の第1電源の一例であり、“DVDD”は本発明の第2電源の一例であり、“VLOW”は本発明の第3電源の一例であり、“VGND”は本発明の第4電源の一例である。また、Pチャネルトランジスタm1031は本発明の第1Pチャネルトランジスタの一例であり、Nチャネルトランジスタm1032は本発明の第1Nチャネルトランジスタの一例である。
上記構造を有する固体撮像装置において、出力信号Voutは制御信号線RSやTXを介して画素セル11の転送トランジスタm1やリセットトランジスタm2のゲートに印加される。画素セル11内のフォトダイオードpdに光が照射されると、光電変換により電荷が発生し蓄積される。この電荷の蓄積時間中、転送トランジスタm1のゲートはオフしている。本実施の形態に係る固体撮像装置によれば、出力信号VoutのLow電圧がVLOWとなって従来のVGNDに比べて低くなり、転送トランジスタm1のオフ時のゲート電圧を従来と比べて低くできるので、フォトダイオードpdに蓄積できる電荷量を増やすことができる。
また、画素セル11の電荷読み出し期間のはじめに、転送トランジスタm1をオフしたままリセットトランジスタm2をオンしてフローティングディフュージョン領域に蓄積されている電荷をリセットする。本実施の形態に係る固体撮像装置によれば、出力信号VoutのHi電圧がVHIとなって従来のAVDDに比べて高くなり、電荷リセット時のリセットトランジスタm2のゲート電圧を従来に比べて高いレベルに設定できるので、フローティングディフュージョン領域に残存する電荷量を従来に比べて少なくすることができる。
さらに、リセットトランジスタm2をオフして、転送トランジスタm1をオンすることで、フォトダイオードpdに蓄積された電荷をフローティングディフュージョン領域に転送する。本実施の形態に係る固体撮像装置によれば、出力信号VoutのHi電圧がVHIとなって従来のAVDDに比べて高くなり、電荷転送時の転送トランジスタm1のゲート電圧を従来に比べて高く設定できるので、フォトダイオードpd内に蓄積された電荷を残すことなくフローティングディフュージョン領域に転送することができる。
さらにまた、フローティングディフュージョン領域に転送された電荷は、電圧に変換後アンプで増幅されて撮像領域201の外に読み出される。
以上のように本実施の形態の固体撮像装置によれば、転送トランジスタm1のオフ時のゲート電圧を下げることができ、フォトダイオードpdの飽和電荷量が増加するので、広いダイナミックレンジ特性が得られる。
また、本実施の形態の固体撮像装置によれば、転送トランジスタm1やリセットトランジスタm2のオン時のゲート電圧を上げることができるので、フォトダイオードpdやフローティングディフュージョン領域に残る電荷量が従来と比べて減少し、より低い残像特性が得られる。すなわち、画素セル11からの読み出し電荷量を増やすことができ、また残像を減らすことができるため、画素信号のS/Nを改善し、画質を大幅に向上させることができる。そのために、ドライブ回路の駆動段の回路規模がわずかに増加するが、固体撮像装置としてのチップ全体に占める増分は極めて小さいため無視できる。むしろ新たな製造工程の追加やマスク枚数の増加なしに、すなわちコスト増加なしに品質を保証した上で高画質な撮像装置を提供することができるメリットは大きい。
(実施例1)
図4Aは、本実施例におけるドライブ回路203の具体的な構成を示す図である。図4Bは、ドライブ回路203のスイッチトランジスタswt1031〜swt1034を駆動するパルス制御信号φ1031〜1034の電圧、出力信号Vout、および入力信号Vinの大小・位相関係を示す図である。
図4Aは、本実施例におけるドライブ回路203の具体的な構成を示す図である。図4Bは、ドライブ回路203のスイッチトランジスタswt1031〜swt1034を駆動するパルス制御信号φ1031〜1034の電圧、出力信号Vout、および入力信号Vinの大小・位相関係を示す図である。
ドライブ回路203では、画素セル11の各トランジスタを駆動するドライブインバータがPチャネルトランジスタm1031およびNチャネルトランジスタm1032、ならびにスイッチトランジスタswt1031〜swt1034で構成されている。図2A〜2Cにおけるスイッチsw1031、sw1032、sw1033およびsw1034は、それぞれスイッチトランジスタswt1031、swt1032、swt1033およびswt1034に対応する。
スイッチトランジスタswt1031は、ソースが“VHI”と接続され、ドレインがPチャネルトランジスタm1031のソースに接続されている。スイッチトランジスタswt1032は、ソースが“DVDD”と接続され、ドレインがPチャネルトランジスタm1031のソースに接続されている。スイッチトランジスタswt1033は、ソースが“VLOW”と接続され、ドレインがNチャネルトランジスタm1032のソースに接続されている。スイッチトランジスタswt1034は、ソースが“VGND”と接続され、ドレインがNチャネルトランジスタm1032のソースに接続されている。
なお、スイッチトランジスタswt1031およびswt1032は本発明の第1スイッチの一例であり、スイッチトランジスタswt1033およびswt1034は本発明の第2スイッチの一例である。言い換えると、スイッチトランジスタswt1031は本発明の第2Pチャネルトランジスタの一例であり、スイッチトランジスタswt1032は本発明の第3Pチャネルトランジスタの一例である。また、スイッチトランジスタswt1033は本発明の第2Nチャネルトランジスタの一例であり、スイッチトランジスタswt1034は本発明の第3Nチャネルトランジスタの一例である。
ドライブ回路203において、スイッチトランジスタswt1031〜swt1034に、図4Bに示すようなパルス制御信号φ1031〜1034が入力され、信号出力Voutに連動してスイッチ動作が行われる。通常、パルス制御信号φ1031〜1034の生成方法としてはチップ外部にFPGA(Field Programmable Gate Array)などのタイミングジェネレータを設けてセンサチップに入力させる方法や、チップ内部にタイミングジェネレータを設けてパルス制御信号を発生させる方法があるが、本実施例ではパルス制御信号φ1031〜1034の生成方法は問わない。
なお、入力信号VinのHi電圧がデジタル回路用の電源電圧DVDDに設定されているが、アナログ回路用の電源電圧AVDDでも良い。デジタル回路用の電源電圧DVDD(たとえば1.2V)と、アナログ回路用の電源電圧AVDD(たとえば3.3V)が、一つの回路で用いられることは、アナログデジタル混載回路においては通例のことである。例えば、垂直走査回路内の論理回路ではデジタル回路用の電源電圧を用い、画素セル11手前のドライブ回路にてアナログ回路用の電圧にレベルシフトするケースは一般的である。ただし、入力信号VinのHi電圧をAVDDに設定した場合は、スイッチトランジスタswt1032のソースに供給する電圧も同時にAVDDに設定する必要がある。
ドライブ回路203のPチャネルトランジスタm1031のソース側には、電源電圧としてデジタル回路用の電源電圧DVDDと画素セル11駆動用の高電圧VHIが供給される。一方、ドライブ回路203のNチャネルトランジスタm1032のソース側には、電源電圧として接地電圧VGNDと画素セル11駆動用の低電圧VLOWが供給される。
ドライブ回路203のPチャネルトランジスタm1031のソース側に供給する電源電圧としてVHIが選択されているとき、入力信号VinがDVDDとなると、Pチャネルトランジスタm1031が十分にオフしない。同様に、ドライブインバータのNチャネルトランジスタm1032のソース側に供給する電源電圧としてVLOWが選択されているとき、入力信号VinがVGNDとなると、Nチャネルトランジスタm1032は十分にオフしない。従って、それぞれの電圧VHIおよびVLOWはPチャネルトランジスタm1031およびNチャネルトランジスタm1032がオフする電圧レベルに設定する必要がある。
図4Aのドライブ回路203において入力信号VinがVGNDとなっているときを考える。
このとき、ドライブ回路203のPチャネルトランジスタm1031のソースに接続される電源電圧としてはVHIが選択される。すなわち、スイッチトランジスタswt1031はオンとなり、スイッチトランジスタswt1032はオフとなるように、パルス制御信号φ1031がVGNDとされ、パルス制御信号φ1032はVHIとされる。
また同時に、ドライブ回路203のNチャネルトランジスタm1032のソースに接続される電源電圧としてはVGNDが選択される。すなわち、スイッチトランジスタswt1033はオフとなり、スイッチトランジスタswt1034はオンとなるように、パルス制御信号φ1033がVLOWとされ、パルス制御信号φ1034はDVDDとされる。
以上の状態になると、出力信号VoutとしてPチャネルトランジスタm1031からVHIが供給される。各トランジスタに印加されている電圧を見てみると、スイッチトランジスタswt1031のゲート−ソース間電圧とゲート−ドレイン間電圧は共にVHIである。スイッチトランジスタswt1032のゲート−ソース間電圧は(DVDD−VHI)、ゲート−ドレイン間電圧は0Vである。Pチャネルトランジスタm1031のゲート−ソース間電圧とゲート−ドレイン間電圧は共にVHIである。スイッチトランジスタswt1033のゲート−ソース間電圧は0Vであり、ゲート−ドレイン間電圧はVLOWである。スイッチトランジスタswt1034のゲート−ソース間電圧とゲート−ドレイン間電圧は共にDVDDである。Nチャネルトランジスタm1032のゲート−ソース間電圧は0Vであり、ゲート−ドレイン間電圧はVHIである。従って、どのトランジスタに関しても最大定格を超える電圧は印加されない。
また、図4Aのドライブ回路203において入力信号VinがDVDDとなっているときを考える。
このとき、ドライブ回路203のPチャネルトランジスタm1031のソースに接続される電源電圧としてはDVDDが選択される。すなわち、スイッチトランジスタswt1031はオフとなり、スイッチトランジスタswt1032はオンとなるように、パルス制御信号φ1031がVHIとされ、パルス制御信号φ1032はVGNDとされる。
また同時に、ドライブ回路203のNチャネルトランジスタm1032のソースに接続される電源電圧としてはVLOWが選択される。すなわち、スイッチトランジスタswt1033はオンとなり、スイッチトランジスタswt1034はオフとなるように、パルス制御信号φ1033がDVDDとされ、パルス制御信号φ1034はVLOWとされる。
以上の状態になると、出力信号VoutとしてNチャネルトランジスタm1032からVLOWが供給される。各トランジスタに印加されている電圧を見てみると、スイッチトランジスタswt1031のゲート−ソース間電圧は0Vであり、ゲート−ドレイン間電圧は(VHI−DVDD)である。スイッチトランジスタswt1032のゲート−ソース間電圧とゲート−ドレイン間電圧は共にDVDDである。Pチャネルトランジスタm1031のゲート−ソース間電圧は0Vであり、ゲート−ドレイン間電圧は(DVDD−VLOW)である。スイッチトランジスタswt1033のゲート−ソース間電圧とゲート−ドレイン間電圧は共に(DVDD−VLOW)である。スイッチトランジスタswt1034のゲート−ソース間電圧はVLOWであり、ゲート−ドレイン間電圧は0Vである。Nチャネルトランジスタm1032のゲート−ソース間電圧とゲート−ドレイン間電圧は共に(DVDD−VLOW)である。従って、どのトランジスタに関しても最大定格を超える電圧は印加されない。
以上のように本実施例のドライブ回路203によれば、ドライブ回路203のどのトランジスタに関してもトランジスタの端子間に最大定格を超える電圧が印加されることなく、画素セル11に印加できるパルス制御信号の電圧範囲を拡大することができる。すなわち、該電圧範囲が従来最大定格電圧の範囲であったのに対し、(2×最大定格電圧−DVDD)の範囲にまで拡大することが出来る。
(実施例2)
図5Aは、本実施例におけるドライブ回路203の具体的な構成を示す図である。図5Bは、図5Aのドライブ回路203の出力信号Voutおよび入力信号Vin、ならびにノードVn1032およびVn1034における電位を示す図である。
図5Aは、本実施例におけるドライブ回路203の具体的な構成を示す図である。図5Bは、図5Aのドライブ回路203の出力信号Voutおよび入力信号Vin、ならびにノードVn1032およびVn1034における電位を示す図である。
このドライブ回路203では、画素セル11の各トランジスタを駆動するドライブインバータがPチャネルトランジスタm1031およびNチャネルトランジスタm1032、ならびにスイッチトランジスタswt1031〜swt1034で構成されている。図2A〜2Cにおけるスイッチsw1031、sw1032、sw1033およびsw1034は、それぞれスイッチトランジスタswt1031、swt1032、swt1033およびswt1034に対応する。ドライブ回路203は、このドライブインバータと、インバータinv1031、inv1033、inv1035およびinv1036と、電圧変換回路(インバータ型レベルシフト回路)lvsft1032およびlvsft1034とを備える。
スイッチトランジスタswt1031〜swt1034のゲートは、それぞれ走査回路202の出力と接続されており、スイッチトランジスタswt1031〜swt1034のゲートには、走査回路202からのパルス制御信号が入力される。インバータinv1031は、走査回路202の出力とスイッチトランジスタswt1031のゲートとの間に挿入されている。電圧変換回路lvsft1032は、走査回路202の出力とスイッチトランジスタswt1031およびswt1032のゲートとの間に挿入されている。インバータinv1033は、走査回路202の出力とスイッチトランジスタswt1033のゲートとの間に挿入されている。電圧変換回路lvsft1034は、走査回路202の出力とスイッチトランジスタswt1033およびswt1034のゲートとの間に挿入されている。インバータinv1035およびinv1036は、走査回路202の出力とPチャネルトランジスタm1031およびNチャネルトランジスタm1032のゲートとの間に挿入されている。
このドライブ回路203では、実施例1のドライブ回路203と異なり、スイッチトランジスタswt1031〜swt1034のパルス制御信号φ1031〜1034にパルス制御信号(入力信号Vin)が用いられる。このドライブ回路203では、スイッチトランジスタswt1031およびswt1032がパルス制御信号に基づいて“VHI”および“DVDD”のいずれをPチャネルトランジスタm1031のソースに供給するか切り換え、スイッチトランジスタswt1033およびswt1034がパルス制御信号に基づいて“VLOW”および“VGND”のいずれをNチャネルトランジスタm1032のソースに供給するか切り換える。その結果、画素セル11へのパルス制御信号(入力信号Vin)を用いてドライブインバータの電源切り替えスイッチの制御、つまりスイッチトランジスタswt1031〜swt1034のオン・オフの制御が行われる。多くの制御信号線を持つことは、配線や回路規模の増大によるチップ面積の増大やチップ端子数の増加などにつながることから、出来るだけ少ないパルス制御信号で回路動作を制御することが望ましい。
通常、パルス制御信号の生成方法としてはチップ外部にFPGAなどのタイミングジェネレータを設けてセンサチップに入力させる方法や、チップ内部にタイミングジェネレータを設けてパルス制御信号を発生させる方法がある。これを、垂直走査回路や水平走査回路に入力し、所望の画素セル11の列や行を選択する。選択した画素セル11の列や行に対してドライブ回路203で電流を増幅させて画素セル11に入力する。一般的に、チップ内部のタイミングジェネレータによるパルス制御信号(入力信号Vin)の生成、チップに入力されるパルス制御信号(入力信号Vin)の生成、および垂直走査回路や水平走査回路での信号処理にはアナログ回路用の電源電圧AVDDより低い電圧レベルのデジタル回路用の電源電圧DVDDと接地電圧DVGNDが用いられる。
スイッチトランジスタswt1031〜swt1034のゲートに供給されるパルス制御信号φ1031〜φ1034の電圧レベルを適切に設定しないと、スイッチトランジスタswt1031〜swt1034が十分にオフしない可能性がある。センサチップ外部からパルス制御信号を供給する場合には、パルス制御信号(入力信号Vin)のHi電圧/Low電圧のレベルは任意に決定することが出来る。よって、パルス制御信号(入力信号Vin)のHi電圧やLow電圧を前述のようなスイッチトランジスタswt1031〜swt1034が十分にオフする電圧レベルに設定して入力し、それを用いてパルス制御信号φ1031〜1034を生成することも可能である。
しかし、近年低消費電力の観点から、論理回路で構成されるデジタル回路については、ある程度高い電圧が必要なアナログ回路用の電源電圧AVDDよりも低いデジタル回路用の電源電圧DVDDが用いられることは一般的である。従って、画素セル11の列や行を選択する垂直走査回路や水平走査回路においてもデジタル回路用の電源電圧DVDDが用いられる。
前述したように、垂直走査回路や水平走査回路によって所望の画素セル11の列や行が選択され制御信号パルス(入力信号Vin)がドライブ回路203に入力される。このときの制御信号パルス(入力信号Vin)の電圧レベルは、Hi電圧がDVDD、Low電圧がVGNDである。通常は、このパルス制御信号(入力信号Vin)を画素セル11に入力したい電圧レベルに電圧変換して画素セル11に入力する。しかし、パルス制御信号(出力信号Vout)の電圧範囲が一定以上になると、従来の方法では電圧変換が出来なくなることは既に述べた。
本実施例のドライブ回路203は、上記の課題を解決するために、走査回路202から出力された画素セル11に入力するパルス制御信号(入力信号Vin)を使用して、ドライブインバータの電源切り替えスイッチの制御を行う。そのために、ドライブ回路203には、走査回路202から出力された画素セル11に入力するパルス制御信号(入力信号Vin)をスイッチトランジスタswt1031〜swt1034が十分にオフできる電圧レベルに電圧変換する電圧変換回路lvsft1032およびlvsft1034が設けられている。この電圧変換回路lvsft1032およびlvsft1034を設けることで、スイッチトランジスタswt1031〜swt1034を制御するパルス制御信号φ1031〜1034をドライブ回路203内で生成することができ、ドライブ回路203外部からパルス制御信号を多数入力する必要が無く、VHIやVLOWなどの電源電圧を供給しさえすればよい。
また、撮像領域201が一定以上に大きくなると画素セル11を駆動する制御信号線が長くなり、画素セル11の数が増大すると駆動すべきトランジスタ数が多くなるので、ドライブ回路203が駆動しなければならない負荷が増大する。増大した負荷を駆動するために、ドライブ回路203ではより多くの電流を供給しなければなくなるので、ドライブ回路203を構成するトランジスタのサイズが増大する。トランジスタサイズが増大するとこのトランジスタにつく寄生容量をドライブするために、ゲートに入力される信号の電流量を増幅しなければならない。そのために、本実施例のドライブ回路203では、Pチャネルトランジスタm1031およびNチャネルトランジスタm1032のゲート容量をドライブするためにインバータinv1035およびinv1036が設けられている。
上記回路により、デジタル回路用の電源電圧DVDDを用いて生成されるパルス制御信号(入力信号Vin)を用いて、ドライブインバータの電源切り替えスイッチの制御を行う。これにより、スイッチの制御専用の制御信号線の本数やチップの端子数を削減できるので、チップの小面積化を実現し、また、画素セル11の直前のドライブ回路203まではデジタル回路用の電源電圧を用いたパルス制御信号として処理ができるので低消費電力を実現する。従って、高画質のイメージセンサを、低消費電力かつ小チップ面積に実現することができる。
以上のように本実施例のドライブ回路203によれば、実施例1のドライブ回路203と同様に、どのトランジスタに関してもトランジスタの端子間に最大定格を超える電圧が印加されることなく、画素セル11に印加できるパルス制御信号の電圧範囲を拡大することができる。
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
本発明は、固体撮像装置に利用でき、特にデジタルカメラ等に利用することができる。
11 画素セル
30 垂直信号線
101、201 撮像領域
102、202 走査回路
103、203 ドライブ回路
30 垂直信号線
101、201 撮像領域
102、202 走査回路
103、203 ドライブ回路
Claims (9)
- 行列状に配置され、それぞれがフォトダイオードを有する複数の画素と、
前記画素の列に対応して設けられ、各前記フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する複数の垂直信号線と、
前記画素を駆動し、前記画素から前記垂直信号線に前記画素信号を出力させる制御信号を生成する生成手段と、
前記生成手段により生成された前記制御信号をドライブするドライブ手段と、
前記ドライブ手段と前記画素とを接続し、前記ドライブ手段によりドライブされた前記制御信号を前記画素に供給する制御信号線とを備え、
前記ドライブ手段は、
前記生成手段の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が前記制御信号線と接続された第1Pチャネルトランジスタおよび第1Nチャネルトランジスタと、
前記第1Pチャネルトランジスタのソースに第1電源および第2電源のいずれを供給するかを切り換える第1スイッチと、
前記第1Nチャネルトランジスタのソースに第3電源および第4電源のいずれを供給するか切り換える第2スイッチとを有する
ことを特徴とする固体撮像装置。 - 前記第1スイッチは、前記制御信号に基づいて前記第1電源および第2電源のいずれを前記第1Pチャネルトランジスタのソースに供給するか切り換え、
前記第2スイッチは、前記制御信号に基づいて前記第3電源および第4電源のいずれを前記第1Nチャネルトランジスタのソースに供給するか切り換える
ことを特徴とする請求項1に記載の固体撮像装置。 - 前記第1スイッチは、
ソースが第1電源と接続され、ドレインが前記第1Pチャネルトランジスタのソースに接続された第2Pチャネルトランジスタと、
ソースが第2電源と接続され、ドレインが前記第1Pチャネルトランジスタのソースに接続された第3Pチャネルトランジスタとから構成され、
前記第2スイッチは、
ソースが第3電源と接続され、ドレインが前記第1Nチャネルトランジスタのソースに接続された第2Nチャネルトランジスタと、
ソースが第4電源と接続され、ドレインが前記第1Nチャネルトランジスタのソースに接続された第3Nチャネルトランジスタとから構成される
ことを特徴とする請求項1又は2に記載の固体撮像装置。 - 前記第2および第3Pチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第2および第3Pチャネルトランジスタのゲートとの間に挿入された第1信号電圧変換素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。 - 前記第2および第3Nチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第2および第3Nチャネルトランジスタのゲートとの間に挿入された第2信号電圧変換素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。 - 前記ドライブ手段は、さらに、
前記生成手段の出力と、第1Nチャネルトランジスタおよび第1Pチャネルトランジスタのゲートとの間に挿入された第3信号電圧変換素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。 - 前記第2および第3Pチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第2Pチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。 - 前記第2および第3Nチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第2Nチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。 - 前記ドライブ手段は、さらに、
前記生成手段の出力と、第1Nチャネルトランジスタおよび第1Pチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項3に記載の固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008131068A JP2009284015A (ja) | 2008-05-19 | 2008-05-19 | 固体撮像装置および固体撮像装置の駆動方法 |
US12/466,449 US20090283663A1 (en) | 2008-05-19 | 2009-05-15 | Solid-state imaging device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008131068A JP2009284015A (ja) | 2008-05-19 | 2008-05-19 | 固体撮像装置および固体撮像装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009284015A true JP2009284015A (ja) | 2009-12-03 |
Family
ID=41315249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008131068A Withdrawn JP2009284015A (ja) | 2008-05-19 | 2008-05-19 | 固体撮像装置および固体撮像装置の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090283663A1 (ja) |
JP (1) | JP2009284015A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017022259A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社ニコン | 撮像素子および撮像装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929075B2 (ja) * | 2007-06-28 | 2012-05-09 | パナソニック株式会社 | 固体撮像装置およびその駆動方法、撮像装置 |
JP2010147614A (ja) * | 2008-12-16 | 2010-07-01 | Panasonic Corp | 固体撮像装置およびその駆動方法、撮像装置 |
CN104795029B (zh) * | 2014-01-16 | 2017-06-06 | 矽创电子股份有限公司 | 栅极驱动器及其电路缓冲器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3871439B2 (ja) * | 1998-06-05 | 2007-01-24 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
TW503620B (en) * | 2000-02-04 | 2002-09-21 | Sanyo Electric Co | Drive apparatus for CCD image sensor |
KR100498594B1 (ko) * | 2000-12-30 | 2005-07-01 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
US7709777B2 (en) * | 2003-06-16 | 2010-05-04 | Micron Technology, Inc. | Pumps for CMOS imagers |
JP4229884B2 (ja) * | 2004-07-29 | 2009-02-25 | シャープ株式会社 | 増幅型固体撮像装置 |
JP2006121457A (ja) * | 2004-10-22 | 2006-05-11 | Sanyo Electric Co Ltd | 電荷転送素子の制御装置 |
JP2006279883A (ja) * | 2005-03-30 | 2006-10-12 | Sanyo Electric Co Ltd | ドライバ回路 |
JP4818112B2 (ja) * | 2005-05-11 | 2011-11-16 | パナソニック株式会社 | 固体撮像装置、カメラ、自動車および監視装置 |
JP2008153997A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 固体撮像装置、カメラ、車両、監視装置及び固体撮像装置の駆動方法 |
JP2008192771A (ja) * | 2007-02-02 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子およびその製造方法 |
JP5074106B2 (ja) * | 2007-06-08 | 2012-11-14 | パナソニック株式会社 | 固体撮像素子及びカメラ |
US7812380B2 (en) * | 2007-10-03 | 2010-10-12 | Panasonic Corporation | Solid-state imaging device and manufacturing method of the same |
-
2008
- 2008-05-19 JP JP2008131068A patent/JP2009284015A/ja not_active Withdrawn
-
2009
- 2009-05-15 US US12/466,449 patent/US20090283663A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017022259A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社ニコン | 撮像素子および撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090283663A1 (en) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174598B2 (en) | Solid state image capture device and camera system | |
JP4161855B2 (ja) | 固体撮像装置、駆動制御方法及び駆動制御装置 | |
US8253833B2 (en) | Solid-state imaging device driving method | |
US8035713B2 (en) | Driving circuit, driving method, solid imaging device, and electronic apparatus | |
US9881961B2 (en) | Solid-state imaging device | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
US9497398B2 (en) | Solid-state imaging device and camera for reducing random row noise | |
TW201029456A (en) | Imaging element, method for controlling same, and camera | |
JP4666383B2 (ja) | 増幅型固体撮像装置および電子情報機器 | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP2009038505A (ja) | 固体撮像素子、固体撮像装置、カメラおよび駆動方法 | |
US8723099B2 (en) | Solid-state imaging apparatus | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
JP2005229159A (ja) | 増幅型固体撮像装置とその駆動方法およびカメラ | |
JP2011010370A (ja) | 物理情報取得方法および物理情報取得装置 | |
JP4269957B2 (ja) | 直流レベル変換回路および直流レベル変換回路を制御する方法 | |
JP4655785B2 (ja) | 固体撮像素子の駆動方法 | |
JP2008141235A (ja) | 固体撮像装置及び撮像装置 | |
JP2010063056A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP2006157945A (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
KR20130107492A (ko) | 이미지 센싱 장치 | |
JP2005123950A (ja) | 増幅型固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101207 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110916 |