CN101501855A - 具有保护性***区的半导体管芯以及形成方法 - Google Patents
具有保护性***区的半导体管芯以及形成方法 Download PDFInfo
- Publication number
- CN101501855A CN101501855A CNA2006800388063A CN200680038806A CN101501855A CN 101501855 A CN101501855 A CN 101501855A CN A2006800388063 A CNA2006800388063 A CN A2006800388063A CN 200680038806 A CN200680038806 A CN 200680038806A CN 101501855 A CN101501855 A CN 101501855A
- Authority
- CN
- China
- Prior art keywords
- ring
- tube core
- cell
- active area
- polygonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种用于集成电路的管芯(10),该管芯包括有源区(22)。管芯(10)可进一步包括位于管芯(10)的***区中的、至少部分包围有源区(22)的第一环(12),其中第一环(12)可包括多个多边形单元(32、36)。管芯(10)可进一步包括包围第一环(12)的第二环(14),其中第二环(14)可包括多个多边形单元(32、36)。
Description
技术领域
本发明总体涉及半导体加工,且更具体地,涉及一种具有保护性***区的半导体管芯。
背景技术
半导体管芯的***区一般易于损坏,尤其是在封装加工和可靠性测试中。通常,半导体管芯的转角和边缘相对于管芯的中心要承受更大的应力。例如,在晶片切割过程中,管芯边缘可能出现缺口或裂纹而损坏。同样,在封装加工和可靠性测试中,半导体管芯经受热循环,导致对转角和边缘的附加应力。
在管芯的转角和边缘处发生的损坏容易传播(propagate)到管芯的有源区,毁坏管芯全部或部分的互连或电路,从而降低器件的可靠性。例如,裂纹可能从半导体管芯的边缘和转角处传播到有源区。同样,边缘和转角更易于分层剥离,该分层剥离也向有源区传播,进一步降低了可靠性。此外,现今的技术在制造半导体管芯中使用更多的具有低介电常数K的材料(也称为低K电介质材料),并且这些低K材料具有低附着力和低机械强度,这进一步加剧了该问题。通常的管芯保护方案没有提供充分的保护,因此导致了可靠性的降低和生产成本的增加。
现今使用的一个通常的管芯保护方案使用具有止裂环和密封环的双环方案,所述止裂环防止钝化破裂以及阻止这些裂纹的传播,所述密封环位于止裂环内,用以防止水分侵入。在该双环方案中,环的边在各金属层中都被形成为坚固连续的(solid continuous)金属线。不同金属层内的连续的金属线通过使用位于通孔层中的通孔而相互连接。然而,每一通孔层内的通孔都是不连续的。因此,由于这些环用各金属层内的纯粹连续的线形成,并且每一通孔层内的通孔都是不连续的,所以不能充分防止裂纹或分层剥离的传播,从而导致有源电路的故障增加。
附图说明
本发明通过示例的方式来示出且不受附图限制,附图中相同的附图标记代表相似的元件,其中:
图1示出了根据本发明一个实施例的半导体管芯的俯视图;
图2示出了根据本发明一个实施例的、图1中的一部分半导体管芯的放大图;
图3示出了根据本发明一个实施例的、穿过图2所示的一部分半导体管芯而提取的剖视图;
图4示出了根据本发明一个实施例的、图2所示的一部分半导体管芯的进一步放大图;以及
图5示出了根据本发明另一个实施例的、图1中的一部分半导体管芯的放大图。
熟练的技术人员理解的是,附图中的元件的示出是简明且清楚的,并且不需要按规定比例画出。例如,附图中的一些元件的尺寸可相对于其他元件被放大,用以帮助增进对本发明实施例的理解。
具体实施方式
在本发明的一个实施例中,管芯的保护性***区被用于对半导体管芯的有源区提供保护。在一个实施例中,蜂窝状结构被用来在半导体管芯的有源区周围形成保护环以提供保护而不受水分、破裂、分层剥离等的损害。可替换地,其他多边形结构或圆形结构也可被用来形成保护环。
图1示出了根据本发明一个实施例的半导体管芯10的俯视图。(可替换地,半导体管芯10可被称为集成电路管芯。)半导体管芯10被示出为具有第一保护环12和第二保护环14的单个管芯(也被称为环12和环14)。环12包围环14,环14包围半导体管芯10的有源区22。在所示出的实施例中,有源区22包括核区(core region)18和包围核区18的焊盘16。有源区22和核区18可包括任何类型的互连和电路用以实现半导体管芯10的任何种类的功能,这里互连和电路也同样可位于核区18的外面(例如,包围焊盘16或在焊盘16的下面)。半导体管芯10的有源区22可使用传统加工技术形成,该有源区包括核区18和焊盘16。
图1示出了具有一行焊盘的***焊盘排列的一个示例。可替换地,焊盘的行数可多于一行。焊盘也可以排列成使得焊盘能够以阵列方式设置在核区18的上面。在不同实施例中,半导体管芯10也可以没有用于引线键合连接的焊盘16,但是可以包括用于倒装芯片连接的凸点焊盘或用于其他下一级连接的其他连接焊盘(landing pad)类型。
半导体管芯10还包括位于环12外侧的划片区20,该划片区位于环12的外侧边与半导体管芯10的外侧边之间。在所示出的实施例中,环12和环14被示出为连续的环;然而,在可替换的实施例中,这些环可以不连续。例如,环12、环14或两者均可包括一个或多个缺口。同样,如同将要在下面详细讨论的一样,环12和14除了图1所示的直角形形状之外可有不同的形式。例如,一个或两个环可以有渐尖的转角,这样每个转角包括穿过该转角的边。可替换地,环在转角处可以是圆的。同样,注意环12、环14或两者可仅部分包围有源区。例如,在一个实施例中,环14可仅部分包围有源区,并且环12也因而仅部分包围环14。
图2示出了图1半导体管芯10中区域30的放大图。在所示出的实施例中,环12由导电材料形成为具有蜂窝状结构的环。也就是说,环12包括许多形成为蜂窝状结构(包括完整六边形,如六边形32,以及部分六边形,如部分六边形36,该部分六边形通常形成在环的边缘处)的六边形单元。如参考图3将看到和进一步描述的,六边形单元的壁由导电材料形成(例如铜、铝、钨、金或它们的组合)并且向下延伸穿过所有互连金属层和通孔层到达半导体管芯的衬底。六边形单元内部填充有一种电介质材料或多种电介质材料。例如,在一个实施例中,六边形单元包括低K电介质材料(其中,如同在此处所使用的一样,低K是指介电常数小于3)。因此,每个六边形单元都有导电或金属壁,在导电或金属壁内有电介质材料。
注意,在示出的实施例中,环12的外侧边34是由导电材料形成的直边,例如用来形成六边形单元的壁的导电材料。环12的外侧边34的直边或是通过将完整六边形(如六边形32)与部分六边形(如部分六边形36)堆积在一起来实现,或是通过将部分六边形堆积在一起来实现。在所示出的实施例中,环12的内侧边不像环12的外侧边一样形成直边。在可替换的实施例中,环12的外侧边34可不使用部分六边形以不形成直边。在另一可替换的实施例中,如虚线所示,内侧边也可通过添加部分六边形(类似于部分六边形36,沿着内侧边)以形成直边。
在一实施例中,环12的宽度37大约为2-4个六边形单元。在可替换的实施例中,宽度37可更小或更大以容纳更少或者更多的六边形单元。在一实施例中,宽度37的范围大约为1至10微米。同样,注意,六边形可以具有任何尺寸,取决于所需宽度37的值以及所需六边形的行数。例如,在一实施例中,六边形单元的宽度可大约为一微米。
在可替换的实施例中,环12的单元可具有其他多边形形状。例如,除了六边形单元之外,环12可包括五边形单元或八边形单元等,或者不同单元形状的组合。环12也可包括完整多边形单元与部分多边形单元的组合(类似于完整六边形单元32和部分六边形单元36)。可替换地,如下面参见图5将看到的,环12可包括圆形单元。与六边形单元一样,这些多边形单元或者圆形单元中的每一个都包括填充有一种或多种电介质材料的导电单元壁。同样,注意,环12的转角可形成为各种不同的形式。例如,更多单元可位于转角处,因此致使处于转角中的单元的面积比转角之间沿着边的单元的面积大。
在所示出的实施例中,环14也是由导电材料形成的具有蜂窝状结构的环。也就是说,环14包括许多形成为蜂窝状结构的六边形单元(同样包括完整六边形和部分六边形)。上面所提及的关于环12的描述、示例和替换也同样适用于环14和环14的六边形单元(例如,用于环12和环12单元的相同的形状类型、材料和尺寸也可用于环14)。
同样,与环12相同,环14的外侧边也由导电材料形成,如用来形成六边形单元壁的导电材料。在所示出的实施例中,环14的内侧边不像环14的外侧边一样形成直边;然而,在可替换的实施例中,内侧边也可由导电材料来形成以形成直边。用来形成环12或环14的外侧边(如果存在)或内侧边(如果存在)的导电材料,可以是与用来形成六边形单元的壁的导电材料相同。可替换地,可以使用不同的导电材料。
在一实施例中,环14的宽度39大约为5-7个六边形单元。在可替换的实施例中,宽度39可更小或更大以容纳更少或者更多的六边形单元。在一实施例中,宽度39的范围是大约1至10微米。同样,在一实施例中,宽度37大约是宽度39的一半。同样,注意,六边形可以是任何尺寸,取决于所需宽度39的值和所需六边形的行数。例如,在一实施例中,六边形单元的宽度可以是大约一微米。在一实施例中,环12的单元与环14的单元具有相同的尺寸和形状;然而,在可替换的实施例中,每个环可使用不同尺寸或形状的单元。
在所示出的实施例中,环12和14被具有宽度38的间隙24所隔开。在一实施例中,宽度38的范围是大约1至10微米。在所示出的实施例中,间隙24在环之间是基本一致的。在所示出的实施例中,间隙24中填充有一种或多种电介质材料。作为替换的实施例,间隙中可填充有与环12和14中一样的六边形状单元,因此将环12和14结合成更宽的环。
图3示出了根据本发明一个实施例的、穿过环12和14(见图2)而提取的、穿过单元壁70至78的剖视图。半导体管芯10包括衬底42、接触层45和多个通孔层(如通孔层44)以及覆盖在衬底42上方的金属层(如金属层46)。在有源区22中,接触层45提供电连接到衬底42中的器件,并且通孔层和金属层可供接触层45与衬底42中的其他器件之间以及接触层45与最上层金属层46之间的电信号的布线使用。环14和12的单元形成在接触层45和多个通孔层及金属层中。形成在通孔层中的环的结构和形状可与形成在金属层中的结构和形状相似。在其他实施例中,形成在通孔层中的环的结构和形状可不同于形成在金属层中的环的结构和形状。例如,形成在通孔层中的环可具有与形成在金属层中的环不同的多边形形状或不同的壁厚。在其他实施例中,形成在一个通孔层中的环可具有与形成在其他通孔层中的环不同的多边形形状或不同的壁厚。
单元壁部分的每个垂直叠堆(如通孔层44的单元壁部分48和金属层46的单元壁部分50)形成了环12和14内的单元壁。返回参见图2,横截面是穿过壁70至75(穿过环14的4个完整单元和一个部分单元)并且穿过壁76至78(穿过环12的两个完整单元)而提取的。在所示出的实施例中,注意,单元壁部分在每个金属层和通孔层中(正如在图2中能看到的,并且正如下面参见图4将看到的)是连续的。可替换地,正如将在下面进一步描述的,单元壁部分可以在金属层中连续而在通孔层中不连续。
注意,当形成用于互连的通孔和金属部分(即布线金属)以及有源区22的有源电路时,可形成每个通孔层中的单元壁部分(如通孔层44的单元壁部分48)和每个金属层中的单元壁部分(如金属层46的单元壁部分50)。因此,如同在形成有源电路时形成通孔和金属互连一样,也形成环12和14的通孔层中的单元壁部分和金属层中的单元壁部分。注意,传统加工和材料可用来形成环12和14的通孔层中的单元壁部分和金属层中的单元壁部分。
在一实施例中,通孔层和金属层中的单元壁部分包括铜。可替换地,可以使用其他导电材料,例如铝、金或钨,或者导电金属的任何组合。同样注意,通孔层和金属层中的单元壁部分也可包括所需要的其他材料或层,例如,本领域所公知的阻挡层和黏附层。每个通孔层和金属层还包括电介质材料,在电介质材料中形成有单元壁部分(如分别为电介质54和电介质56)。例如,覆盖在衬底42上方的接触层45可包括PSG(掺杂磷的硅玻璃),中间层(除了接触层45、通孔层44和金属层46以外的所有层)可包括低K电介质或多孔低K电介质,以及上层(通孔层44和金属层46)可包括由氧化物形成的四乙基原硅酸盐(TEOS)。因此,注意,填充在每个单元内的电介质可包括不同种类的电介质。
而且,注意,可以使用任何数目的金属层和通孔层,例如取决于形成有源区22的电路和互连所需要的层数。因此,注意,通过堆叠通孔层和金属层的单元壁部分,单元的壁(如壁70-78)可形成为向下延伸至衬底42。注意,在所示出的实施例中,通孔层中的单元壁部分比金属层中的单元壁部分薄。在可替换的实施例中,通孔层中和金属层中的单元壁部分可具有不同的尺寸并可具有任何形状。
半导体管芯10也包括覆盖在最上层的金属层(在所示出的实施例中为金属层46)上面的钝化层58。在所示出的实施例中,钝化层58包括开口,该开口使环12的金属层46的单元壁部分暴露出来。在一实施例中,钝化层58中的开口在钝化层58中可以是不连续的。在另一实施例中,钝化层58中的开口提供了覆盖在环12的金属层46的单元壁部分上面的蜂窝形状。然后,这些开口被导电材料52(也被称为盖52)盖住或者填充,导电材料52例如是铝。可替换地,也可使用其他导电材料。
在一实施例中,环12可被称为止裂环,其防止钝化破裂以及裂纹的传播。例如,参见图3,钝化层58中的开口和环12内的盖52防止钝化层58中的裂纹和裂纹的传播。在一实施例中,环14可被称为密封环,其防止水分侵入到有源区并且帮助防止或减少分层剥离的传播。因此,在所示出的实施例中,使用两个单独的环来保护有源区。然而,注意,不同于现今本领域中通常使用的双环方案(如上所述),这些止裂环和密封环的边不仅是连续的金属线,而是用许多多边形或圆形单元形成。
在可替换的实施例中,将环12和14分隔开的间隙能够被除去,并且这两个环能够结合以形成一单个环(其至少部分包围有源区)以保护有源区。即,半导体管芯10的保护性***区可包括单个环,该单个环可执行一些或者所有这些保护功能。在这个实施例中,位于单个环区域内的外侧单元上的钝化层可包括具有盖(如图3中的盖52)的开口,用以防止钝化裂纹及其传播。同样注意,在其他可替换的实施例中,如果需要,可以使用2个以上的环。
图4示出了图2中单元32和36的更加详细的俯视图。顶部金属层,如图3所示,这里对应于金属层46,如上面所讨论的,金属层46的单元壁通常比下面的通孔层44的单元壁要宽。因此,正如可从图4中看到的一样,最上层的结构60(形成在金属层46内且包括单元壁部分50)具有蜂窝形状,该蜂窝形状的壁具有第一厚度,然而下面的结构62(形成在通孔层44内且包括单元壁部分48)也同样具有蜂窝形状,但是该蜂窝形状的壁具有第二厚度,该第二厚度比第一厚度要薄(如虚线所示)。在所示出的实施例中,边34具有与完整六边形单元的壁相同的宽度。然而,在可替换的实施例中,与完整六边形单元的壁相比,边34可以具有不同的宽度。
注意,在图4所示出的实施例中,下面的结构62在通孔层44内是纯粹连续的结构。然而,在可替换的实施例中,下面的结构62在通孔层内可以是不连续的。例如,在通孔层44内可以使用多个分离的通孔或单元壁部分(具有任何尺寸和形状)来将上面的结构60连接到蜂窝状金属结构,该蜂窝状金属结构形成在紧接在通孔层44下面的金属层中。因此,通孔层中的每个结构(如结构62)可以使用多个分离的单元壁部分或通孔来形成,而不是形成纯粹连续的结构。注意,在可替换的实施例中,金属层中的结构(如结构60)也可以是不连续的。
图5示出了可替换的实施例,其中圆形单元(如圆形单元64和部分圆形单元66)被用来代替六边形单元。即是说,根据替换实施例,图5示出了图1中区域30的放大图。注意,包围每个圆形的区域68与圆形单元的金属壁或导电壁相同,并且图5的圆形单元中填充有电介质材料或电介质材料的组合(同上面参见图2描述的一样)。因此,注意,前面关于六边形单元的材料、构成、尺寸和替换物的描述一般同样适用于图5的圆形单元。
注意,多边形单元或圆形单元的使用可提供改善的止裂性能和更好的应力保护。例如,类似于大自然中所展示的蜜蜂蜂窝的蜂房,包围半导体管芯的蜂窝状或六边形单元结构可用最少量的导电材料(如铜)来提供最大的强度。因此这可最大可能地加固管芯的***区。类似地,填充有电介质材料的圆形单元也可具有改善的止裂性能。同样,注意,在某些实施例中,在形成六边形单元壁过程中的实际蚀刻工艺可将六边形的转角滚圆,因此使得六边形更接近于圆形。这些被滚过圆角的六边形状单元不仅具有良好的强度,而且对防止裂纹传播方面也是有利的。同样,调节单元壁厚度和单元尺寸的比率能够提供控制用来形成保护环的导电材料密度的方法。这样,每个多边形单元都能够用作单独的止裂结构并防止裂纹进一步向有源电路部分传播。因此,这可产生良好的可靠性。
在前面的说明书中,本发明已经对具体实施例进行了描述。然而,本领域的一个普通技术人员理解的是,在不脱离如权利要求书中所阐述的本发明的范围的情况下,可以做出各种修改以及改变。因此,说明书和附图是说明性的而非限制性的,且所有这种修改都意在被包括在本发明的范围内。
益处、其他优点和问题的解决方案已经在上面的具体实施例中进行了描述。然而,益处、优点、问题的解决方案以及所有元件不被解释为任何或所有权利要求的关键的、需要的或必须的特征或元件,所述元件可使所有益处、优点或解决方案产生或变得更加显著。如此处所使用的,短语“包括”或任何其他关于其的变形都意在涵盖所有非排他性的包括,这样,包括一列元件的工艺、方法、产品或装置就不仅仅具有那些元件而是可具有其他没有清楚地列出的或这种工艺、方法、产品或装置中固有的其他元件。
Claims (21)
1.一种用于集成电路的管芯,包括:
有源区;以及
位于所述管芯的***区中的、至少部分包围所述有源区的第一环,其中所述第一环包括多个多边形单元。
2.如权利要求1所述的管芯,其中所述多个多边形单元中的每一个都具有金属壁。
3.如权利要求2所述的管芯,其中所述多个多边形单元中的每一个在所述金属壁内都具有电介质材料。
4.如权利要求3所述的管芯,其中所述电介质材料是低K电介质材料。
5.如权利要求1所述的管芯,进一步包括至少部分包围所述第一环的第二环,其中所述第二环包括多个多边形单元。
6.如权利要求2所述的管芯,其中所述金属壁包括铜、铝、钨和金中的至少一种。
7.如权利要求1所述的管芯,其中所述多边形单元中的每一个是五边形、六边形和八边形中的至少一种。
8.如权利要求1所述的管芯,进一步包括衬底,并且其中所述多个多边形单元延伸至衬底。
9.一种用于集成电路的管芯,包括:
有源区;
位于所述管芯的***区中的、至少部分包围所述有源区的第一环,其中所述第一环包括多个多边形单元;以及
至少部分包围所述第一环的第二环,其中所述第二环包括多个多边形单元。
10.如权利要求9所述的管芯,其中所述多个多边形单元中的每一个都具有金属壁。
11.如权利要求10所述的管芯,其中所述多个多边形单元中的每一个在所述金属壁内都具有电介质材料。
12.如权利要求11所述的管芯,其中所述电介质材料是低K电介质材料。
13.如权利要求10所述的管芯,其中所述金属壁包括铜、铝、钨和金中的至少一种。
14.如权利要求9所述的管芯,其中所述多边形单元中的每一个是五边形、六边形和八边形中的至少一种。
15.一种用于集成电路的管芯,包括:
有源区;
位于所述管芯的***区中的、至少部分包围所述有源区的第一环,其中所述第一环包括多个圆形单元。
16.如权利要求15所述的管芯,其中所述多个圆形单元中的每一个都具有金属壁。
17.如权利要求16所述的管芯,其中所述多个圆形单元中的每一个在所述金属壁内都具有电介质材料。
18.如权利要求17所述的管芯,其中所述电介质材料是低K电介质材料。
19.如权利要求15所述的管芯,进一步包括至少部分包围所述第一环的第二环,其中所述第二环包括多个圆形单元。
20.如权利要求16所述的管芯,其中所述金属壁包括铜、铝、钨和金中的至少一种。
21.一种形成用于集成电路的管芯的方法,包括:
提供有源区;以及
提供位于所述管芯的***区中的、至少部分包围所述有源区的第一环,其中所述第一环包括多个多边形单元和多个圆形单元中的至少一个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/252,409 US20070087067A1 (en) | 2005-10-18 | 2005-10-18 | Semiconductor die having a protective periphery region and method for forming |
US11/252,409 | 2005-10-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101501855A true CN101501855A (zh) | 2009-08-05 |
Family
ID=37948409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800388063A Pending CN101501855A (zh) | 2005-10-18 | 2006-09-27 | 具有保护性***区的半导体管芯以及形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070087067A1 (zh) |
CN (1) | CN101501855A (zh) |
TW (1) | TW200746234A (zh) |
WO (1) | WO2007047058A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163621A (zh) * | 2010-02-19 | 2011-08-24 | 富士电机***株式会社 | 半导体器件以及制造半导体器件的方法 |
CN102779812A (zh) * | 2011-05-10 | 2012-11-14 | 重庆万道光电科技有限公司 | 一种高压及功率器件场限环的新型保护环 |
CN110034103A (zh) * | 2017-11-30 | 2019-07-19 | 台湾积体电路制造股份有限公司 | 半导体结构 |
CN110767664A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7618249B2 (en) * | 2006-09-22 | 2009-11-17 | Asm Technology Singapore Pte Ltd. | Memory card molding apparatus and process |
KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
US8373254B2 (en) | 2008-07-29 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for reducing integrated circuit corner peeling |
JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5830843B2 (ja) * | 2010-03-24 | 2015-12-09 | 富士通セミコンダクター株式会社 | 半導体ウエハとその製造方法、及び半導体チップ |
US9640456B2 (en) * | 2013-03-15 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company Limited | Support structure for integrated circuitry |
CN105336711B (zh) | 2014-06-19 | 2019-03-15 | 恩智浦美国有限公司 | 采用低k值介电材料的管芯边缘密封 |
CN105374765B (zh) * | 2014-09-02 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片密封环结构及其制作方法 |
US9589912B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with crack stop and method of forming same |
US9589911B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with metal crack stop and methods of forming same |
US10395936B2 (en) | 2017-04-24 | 2019-08-27 | International Business Machines Corporation | Wafer element with an adjusted print resolution assist feature |
US20230043166A1 (en) * | 2021-08-05 | 2023-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring reinforcement |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100190927B1 (ko) * | 1996-07-18 | 1999-06-01 | 윤종용 | 슬릿이 형성된 금속막을 구비한 반도체 칩 장치 |
US5834829A (en) * | 1996-09-05 | 1998-11-10 | International Business Machines Corporation | Energy relieving crack stop |
US6028347A (en) * | 1996-12-10 | 2000-02-22 | Digital Equipment Corporation | Semiconductor structures and packaging methods |
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
US6448650B1 (en) * | 1998-05-18 | 2002-09-10 | Texas Instruments Incorporated | Fine pitch system and method for reinforcing bond pads in semiconductor devices |
US6462414B1 (en) * | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
US6852553B2 (en) * | 2000-02-15 | 2005-02-08 | Renesas Technology Corp. | Semiconductor device fabrication method and semiconductor device fabrication apparatus |
US6429502B1 (en) * | 2000-08-22 | 2002-08-06 | Silicon Wave, Inc. | Multi-chambered trench isolated guard ring region for providing RF isolation |
US6734090B2 (en) * | 2002-02-20 | 2004-05-11 | International Business Machines Corporation | Method of making an edge seal for a semiconductor device |
JP3813562B2 (ja) * | 2002-03-15 | 2006-08-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6500770B1 (en) * | 2002-04-22 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming a multi-layer protective coating over porous low-k material |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US6972209B2 (en) * | 2002-11-27 | 2005-12-06 | International Business Machines Corporation | Stacked via-stud with improved reliability in copper metallurgy |
US7098676B2 (en) * | 2003-01-08 | 2006-08-29 | International Business Machines Corporation | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor |
US7126225B2 (en) * | 2003-04-15 | 2006-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
US7265436B2 (en) * | 2004-02-17 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-repeated and non-uniform width seal ring structure |
US7202550B2 (en) * | 2004-06-01 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated stress relief pattern and registration structure |
-
2005
- 2005-10-18 US US11/252,409 patent/US20070087067A1/en not_active Abandoned
-
2006
- 2006-09-27 CN CNA2006800388063A patent/CN101501855A/zh active Pending
- 2006-09-27 WO PCT/US2006/037898 patent/WO2007047058A2/en active Application Filing
- 2006-10-12 TW TW095137551A patent/TW200746234A/zh unknown
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163621A (zh) * | 2010-02-19 | 2011-08-24 | 富士电机***株式会社 | 半导体器件以及制造半导体器件的方法 |
CN102163621B (zh) * | 2010-02-19 | 2015-07-29 | 富士电机株式会社 | 半导体器件以及制造半导体器件的方法 |
CN102779812A (zh) * | 2011-05-10 | 2012-11-14 | 重庆万道光电科技有限公司 | 一种高压及功率器件场限环的新型保护环 |
CN110034103A (zh) * | 2017-11-30 | 2019-07-19 | 台湾积体电路制造股份有限公司 | 半导体结构 |
CN110034103B (zh) * | 2017-11-30 | 2022-05-10 | 台湾积体电路制造股份有限公司 | 半导体结构、形成其的方法及用于半导体的装置 |
US11482499B2 (en) | 2017-11-30 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring for hybrid-bond |
US11756901B2 (en) | 2017-11-30 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring for hybrid-bond |
CN110767664A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN110767664B (zh) * | 2019-10-31 | 2022-08-26 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070087067A1 (en) | 2007-04-19 |
TW200746234A (en) | 2007-12-16 |
WO2007047058A3 (en) | 2009-04-30 |
WO2007047058A2 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101501855A (zh) | 具有保护性***区的半导体管芯以及形成方法 | |
US8125054B2 (en) | Semiconductor device having enhanced scribe and method for fabrication | |
US7795615B2 (en) | Capacitor integrated in a structure surrounding a die | |
CN102446865B (zh) | 止裂阻挡层及其制造方法 | |
KR101184375B1 (ko) | 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법 | |
CN100452399C (zh) | 集成电路结构 | |
US7265436B2 (en) | Non-repeated and non-uniform width seal ring structure | |
US8921988B2 (en) | Galvanically-isolated device and method for fabricating the same | |
US20130143360A1 (en) | Semiconductor structure and method for making the same | |
US7741716B1 (en) | Integrated circuit bond pad structures | |
US8039367B2 (en) | Scribe line structure and method for dicing a wafer | |
CN106898580B (zh) | 芯片保护环、半导体芯片、半导体晶圆及封装方法 | |
CN101728348B (zh) | 半导体装置及其制造方法 | |
CN102217061A (zh) | 改善的晶圆级芯片尺寸封装 | |
CN104272457A (zh) | 具有偏移再分布层固位焊盘的晶片级封装管芯 | |
US7531903B2 (en) | Interconnection structure used in a pad region of a semiconductor substrate | |
CN103187399B (zh) | 硅通孔测试结构及测试方法 | |
CN100536120C (zh) | 半导体芯片及其制造方法 | |
EP3846201A1 (en) | Package structure of semiconductor device | |
US6236114B1 (en) | Bonding pad structure | |
KR101589690B1 (ko) | 반도체 소자의 본딩 패드 및 그의 제조방법 | |
KR20100064602A (ko) | 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법 | |
JP2012160547A (ja) | 半導体装置及びその製造方法 | |
CN103337466A (zh) | 预防测试结构短路的保护环及其制造方法和封装测试方法 | |
CN203800038U (zh) | 一种芯片保护结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090805 |