CN102237055A - 用于液晶显示器的栅极驱动器及驱动方法 - Google Patents

Abstract

本发明涉及一种用于液晶显示器的栅极驱动器及驱动方法。该栅极驱动器包含一第一移位寄存器、一致能控制单元、一第二移位寄存器、一电平转换器、一逻辑处理单元以及一输出级。该第一移位寄存器用来根据一同步起始信号及一时钟信号，依序产生复数个第一扫描信号。该致能控制单元用来根据该复数个第一扫描信号，产生一致能信号。该第二移位寄存器用来根据该同步起始信号、该时钟信号及该致能信号，依序产生复数个第二扫描信号。该电平转换器用来产生复数个第一及第二输出信号。该逻辑处理单元用来选择性地对该复数个第一及第二输出信号进行逻辑运算，以产生复数个栅极驱动信号。该输出级用来输出该复数个栅极驱动信号。

Description

用于液晶显示器的栅极驱动器及驱动方法

技术领域

本发明涉及一种用于一液晶显示器的栅极驱动器及其驱动方法，尤指一种可降低高压电路区块面积的栅极驱动器及驱动方法。

背景技术

液晶显示器(Liquid Crystal Display)具有外型轻薄、省电以及无辐射污染等特性，因此，已被广泛地应用在平面电视、计算机***、行动电话、个人数字助理等电子产品上。液晶显示器的工作原理主要是通过改变液晶分子的排列状态，来控制液晶层的透光率，以产生不同强度的输出光线，再搭配背光模块来达到显示影像的效果。典型的液晶显示器包含有液晶面板及驱动电路。其中，液晶面板包含有复数个画素单元，用来显示影像。驱动电路包含有时序控制器、栅极驱动器及源极驱动器等。栅极驱动器用来驱动液晶面板上各画素单元的开关，以控制源极驱动器的数据写入操作。源极驱动器用来提供需储存在各画素单元的电压，以呈现所欲显示的影像。时序控制器则提供相对应的控制信号及数据信号至栅极驱动器与源极驱动器，以控制整体影像显示的流程。

一般来说，栅极驱动器主要根据时序控制器所提供的控制信号，产生相对应的栅极驱动信号，进而控制液晶面板上各画素单元的开关。举例来说，请参考图1，图1为公知一栅极驱动器10的示意图。栅极驱动器10包含一移位寄存器102、一逻辑控制单元104、一电平转换器106及一输出级108。移位寄存器102根据一同步起始信号STV以及一时钟信号CLK，依序产生扫描信号Q1～Qn。逻辑控制单元104耦接于移位寄存器102，用来根据一输出致能信号OE及一全开指示信号XON，产生逻辑控制信号X1～Xn。其中，同步起始信号STV、时钟信号CLK、全开指示信号XON以及输出致能信号OE是由一时序控制器所提供。全开指示信号XON可用来消除影像残影，其原理是于***电源开启或关闭时通过将每一扫瞄线上的晶体管导通，来解决残影问题。此外，输出致能信号OE主要用来在特定期间使栅极驱动器停止输出信号，以避免在正常应用时会同时有两条扫描线输出重迭的问题(导因于电阻电容效应所产生的传递延迟)，而在实际应用上可能会同时使用多组输出致能信号来进行调整处理。简言之，在逻辑控制单元104中，可以根据相对应的控制信号(例如输出致能信号OE、全开指示信号XON)，来对显示影像进行相关处理，以解决相关的影像显示问题。电平转换器106耦接于逻辑控制单元104，用来根据逻辑控制信号X1～Xn、一栅极高电压VGH及一栅极低电压VGL，产生栅极驱动信号G1’～Gn’，其中，栅极高电压VGH与门极低电压VGL是由时序控制器所提供，而电平转换器106的操作原理为熟悉此技术领域者所熟知，在此不另赘述。输出级108耦接于电平转换器106与扫描线S1～Sn(未绘于图1中)，用来输出栅极驱动信号G1～Gn至扫描线S1～Sn，以驱动相对应扫描线上的画素单元。

为便于说明，假设栅极驱动器10的的输出通道数为240，即n＝240，则栅极驱动器10的相关信号的时序图即如图2所示。在此情况下，栅极驱动器10可提供相对应的栅极驱动信号G1～G240，来控制耦接于扫描线S1～S240的画素单元，而移位寄存器102则包含有移位寄存单元R1～R240。此外，假设在本例中，移位寄存器102采用单脉波(Single Start Pulse)驱动方式驱动，且采用时钟正缘触发(Clock Rising Trigger)。因此，当移位寄存器102的第一级移位寄存单元R1接收到同步起始信号STV后，移位寄存单元R1会于时钟信号CLK的正缘处被触发，而产生一扫描信号Q1，并将所产生的扫描信号Q1输出至逻辑控制单元104。如此一来，通过逻辑控制单元104、电平转换器106及输出级108的处理，扫描信号Q1(低压信号)将被转换成足以驱动画素单元的栅极驱动信号G1(高压信号)，来驱动扫描线S1上的画素单元。除此之外，于第一级移位寄存单元R1将扫描信号Q1输出至逻辑控制单元104的同时，亦会将扫描信号Q1同步传递至下一级移位寄存单元R2。同理，当移位寄存单元R2接收到扫描信号Q1后，会于时钟信号CLK的正缘触发产生一扫描信号Q2，并将扫描信号Q2输出至逻辑控制单元104，使栅极驱动器10据以产生栅极驱动信号G2。当然，扫描信号Q2亦会传递至下一级移位寄存单元R3。依此类推，栅极驱动器10可依序产生栅极驱动信号G1～G240。

栅极驱动器10属于一对一的架构，也就是说，针对每一组的栅极驱动信号，在移位寄存器102、逻辑控制单元104、电平转换器106及输出级108中皆有一组相对应的电路区块来进行处理。在此情况下，栅极驱动器10亦适用于采用长脉波(Long Start Pulse)驱动方式或是采用双脉波(Dual Start Pulse)驱动方式来驱动移位寄存器102的应用中。前述的双脉波驱动方式是指同步起始信号STV于一固定数量的时钟周期内连续触发两次脉波信号。长脉波驱动是指同步起始信号STV的脉波长度大于一固定数量的时钟周期，且栅极驱动器于每一固定数量的时钟周期内有连续两个以上的通道输出。请参考4图3及4图4，图3及图4分别为在栅极驱动器10中使用长脉波驱动方式及使用双脉波驱动方式时相关信号的时序图。如图3所示，当液晶显示器欲对所显示的影像画面进行画面调整，例如画面拉近(Zoom In)或拉远(Zoom Out)处理时，通常会利用长脉波驱动移位寄存器102的方式搭配多组输出致能信号(例如输出致能信号OE1～OE3)，来实现画面调整功能。如图4所示，采用双脉波驱动移位寄存器102的方式搭配多组(例如3组)输出致能信号的应用，可实现对画素单元的薄膜晶体管预先充电的效果。换言之，如图1中的一对一架构的栅极驱动器10可全面支持采用单脉波、长脉波以及双脉波驱动的方式进行相关信号处理的应用。

然而，若采用如图1所示的栅极驱动器10的架构，在实际电路实现上虽不会遭遇过高的困难度。但是，囿于一对一的栅极驱动器架构，在每一组的输出信道(扫描线)上，必须搭配一组低压电路区块(移位寄存器102与逻辑控制单元104)与一组高压电路区块(电平转换器106及输出级108)来产生相对应的栅极驱动信号。换句话说，若以具有240个输出信道的栅极驱动器10来看，即需要240组低压电路区块和相对应的240组高压电路区块。但是，在集成电路设计上，高压电路组件所占的电路面积远大于低压电路组件，因此，对于多输出信道的栅极驱动器来说。栅极驱动器所需的电路面积将会完全为高压电路区块所限制，当然，若使用栅极驱动器10的架构，将无法避免大量高压电路组件(例如电平转换器106)的使用。因此，栅极驱动器10的面积通常都会非常大，且很难降低，如此一来将耗费极高的制造成本。

请参考图5，图5为一公知栅极驱动器50的示意图。栅极驱动器50包含有一计数器502、一译码器504、电平转换器506A及506B、逻辑处理单元508、一输出级510。计数器502根据一同步起始信号STV以及一时钟信号CLK，产生一计数值C，并传送至译码器504。译码器504耦接于计数器502，用来根据计数值C、一输出致能信号OE以及一全开指示信号XON，产生一高位译码信号MSB及一低位译码信号LSB。详细来说，于计数器502同步起始信号STV接收到后，计数器502根据时钟信号CLK的致能而开始计数，并产生计数值C。在译码器504中，将接收的计数值C分成M位的高有效位(Most Significant Bits)计数值C_M以及L位的低有效位(Least Significant Bits)计数值C_L。如此一来，译码器504可据以产生相对应的高位译码信号MSB及低位译码信号LSB，并将其传送至电平转换器506A及506B进行电平转换。电平转换器506A及506B则分别耦接于译码器504，并根据高位译码信号MSB、低位译码信号LSB、栅极高电压VGH与门极低电压VGL，产生高位驱动信号MSB’及低位驱动信号LSB’。逻辑处理单元508耦接于电平转换器506A及506B，用来对高位驱动信号MSB’及低位驱动信号LSB’进行逻辑运算，以产生栅极驱动信号G1’～Gn’。输出级510耦接于电平转换器506A、506B与扫描线S1～Sn(未绘于图4中)，用来依序输出栅极驱动信号G1～Gn至扫描线S1～Sn，以驱动相对应扫描线上的画素单元。

请参考图6，图6为图5的驱动栅极驱动器50相关信号的时序图。如图6所示，以具有240个输出通道(n＝240)的栅极驱动器50为例来说明，同时假设在此例中亦采用单脉波驱动方式驱动，并采用时钟正缘触发。计数器402于接收同步起始信号STV并于时钟信号CLK的正缘被触发，而开始计数，并根据时钟信号CLK，产生8位的计数值C至译码器504。译码器504根据计数值C，将其分成各4位的高位译码信号MSB及低位译码信号LSB(M＝4，L＝4)，并分别经由电平转换器506A与506B进行准位转换而转换成相对应的高压信号(高位译码信号MSB’与低位译码信号LSB’)，最后经由逻辑处理单元508与输出级510，即可依序产生栅极驱动信号G1～Gn至扫描线S1～Sn，以驱动相对应扫描线上的画素单元。

相较于图1中的栅极驱动器10，以同具有240个输出通道的情况而言，在低压电路区块方面，栅极驱动器50仅需一组8位的计数器与译码器，而不需使用240组移位寄存器，而在高压电路区块方面，则仅需31组的电平转换器以及一组逻辑处理单元，虽多了逻辑处理单元电路区块，整体上仍可减少三分之一的电路布局面积，但是缺点是栅极驱动器50的架构若欲支持长脉波以及双脉波驱动的应用，则必须于前端加入更复杂的逻辑控制机制。然而，如此一来，同样会增加电路的面积且也会增加芯片设计错误的风险。

由上可知，上述的栅极驱动电路10虽架构简单且可以广为应用于各种显示影像的调整处理程序，但是随着目前液晶显示器的尺寸日趋增大，所需输出信道(扫描线)的数量也愈来愈多。在此情形下，使用栅极驱动电路10架构将显得相当浪费电路面积及生产成本。栅极驱动电路50的架构虽可降低所需的面积，但是却又无法支持其它应用来进行影像显示的调整。简言之，面对输出通道数量的日益庞大，影像显示要求的日益精良，组件体积更是趋于小型化，公知技术已经无法满足目前液晶显示器业界的需求。

发明内容

本发明的目的在于利用多阶移位寄存器的概念，分成复数个移位寄存器，再通过相对的逻辑运算程序来产生相对应的栅极驱动信号，以驱动相应扫描线上的画素单元。在此情况下，如此一来，将可大幅减少所需要的高压电路组件数量，而能有效地节省电路面积与制造成本

为达成上述目的，本发明提供一种用于一液晶显示器的栅极驱动器，该栅极驱动器包含：一第一移位寄存器，用来根据一同步起始信号以及一时钟信号，循序产生复数个第一扫描信号；一致能控制单元，耦接于该第一移位寄存器，用来根据该复数个第一扫描信号，产生一致能信号；一第二移位寄存器，耦接于该致能控制单元，用来根据该同步起始信号、该时钟信号及该致能信号，循序产生复数个第二扫描信号；一电平转换器，耦接于该第一移位寄存器与该第二移位寄存器，用来转换该复数个第一扫描信号以及该复数个第二扫描信号的电压准位，以产生复数个第一输出信号与复数个第二输出信号；一逻辑处理单元，耦接于该电平转换器，用来选择性地对该复数个第一输出信号以及该复数个第二输出信号进行一逻辑运算程序，以产生复数个栅极驱动信号；以及一输出级，耦接于该逻辑处理单元与复数条扫描线，用来输出该复数个栅极驱动信号至相对应的复数条扫描线。

为达成上述目的，本发明另提供一种驱动方法，用于一液晶显示器的栅极驱动器，该驱动方法包含：提供一同步起始信号以及一时钟信号；根据该同步起始信号以及该时钟信号，循序产生复数个第一扫描信号；根据该复数个第一扫描信号，产生一致能信号；根据该同步起始信号、该时钟信号及该致能信号，循序产生复数个第二扫描信号；转换该复数个第一扫描信号以及该复数个第二扫描信号的电压准位，以产生复数个第一输出信号以及该复数个第二输出信号；选择性地对复数个第一输出信号以及该复数个第二输出信号进行一逻辑运算程序，以产生复数个栅极驱动信号；以及输出该复数个栅极驱动信号至相对应的该复数条扫描线。

附图说明

图1为公知一栅极驱动器的示意图。

图2为图1中的栅极驱动器的相关信号的时序图。

图3为于图1中的栅极驱动器使用长脉波驱动方式时的相关信号的时序图。

图4为于图1中的栅极驱动器使用双脉波驱动方式时的相关信号的时序图。

图5为公知一栅极驱动器的另一示意图。

图6为图5中的栅极驱动器的相关信号的时序图。

图7为本发明实施例的一栅极驱动器的示意图。

图8为图7中的第一移位寄存器的示意图。

图9图7中的第二移位寄存器的示意图。

图10为图7中的栅极驱动器的运作状态示意图。

图11及图12分别为图7中的栅极驱动器使用单脉波驱动且具有240个输出信道时的相关信号及其时序示意图。

图13及图14分别为图7中的栅极驱动器使用长脉波驱动且具有240个输出信道时的相关信号及其时序示意图。

图15及第16图分别为图7中的栅极驱动器使用双脉波驱动且具有240个输出信道时的相关信号及其时序示意图。

图17为本发明实施例一流程的示意图。

其中，附图标记说明如下：

10、50、70        栅极驱动器         706          第二移位寄存器

102               移位寄存器         C            计数值

104、708          逻辑控制单元       CLK          时钟信号

106、506A、506B、 电平转换器         EN           致能信号

710

                  输出级             G1’～Gn’、 栅极驱动信号

108、510、714                        G1～Gn

502               计数器             L1～Lp       第一移位寄存单元

504               译码器             LSB、LSB’   低位译码信号

508、712          逻辑处理单元       LSB’        低位驱动信号

702           第一移位寄存器          M1～Mq      第二移位寄存单元

704           致能控制单元            MSB         高位译码信号

MSB’         高位驱动信号            VGL         栅极低电压

OE、OE1～OE3  输出致能信号            X1～Xn      逻辑控制信号

L1～Lp        第一移位寄存单元        XL1～XLp    第一逻辑控制信号

LSB、LSB’    低位译码信号            XM1～XMq    第二逻辑控制信号

              第二移位寄存单元        XM1’～XMq’第二输出信号

M1～Mq

MSB、MSB’    高位驱动信号            XON         全开指示信号

OE、OE1～OE3  输出致能信号

Q1～Qn        扫描信号

QL1～QLp      第一扫描信号

QM1～QMq      第二扫描信号

R1～R240      移位寄存单元

STV           同步起始信号

T1～T30       时钟周期

VGH           栅极高电压

具体实施方式

请参考图7，图7为本发明实施例的一栅极驱动器70的示意图。栅极驱动器70用以驱动一液晶显示器的液晶面板，其主要是根据一时序控制器所提供的一同步起始信号STV及一时钟信号CLK，产生栅极驱动信号G1～Gn。详细来说，栅极驱动器70包含有一第一移位寄存器702、一致能控制单元704、一第二移位寄存器706、一逻辑控制单元708、一电平转换器710、一逻辑处理单元712以及一输出级714。第一移位寄存器702用来根据同步起始信号STV以及时钟信号CLK，依序产生第一扫描信号QL1～QLp。致能控制单元704耦接于第一移位寄存器702，用来根据第一扫描信号QL1～QLp，产生一致能信号EN。第二移位寄存器740耦接于致能控制单元704，用来根据同步起始信号STV、时钟信号CLK及致能信号EN，依序产生第二扫描信号QM1～QMq。逻辑控制单元708耦接于第一移位寄存器702、第二移位寄存器706，用来根据一输出致能信号OE与一全开指示信号XON，将第一扫描信号QL1～QLp转换成第一逻辑控制信号XL1～XLp以及将第二扫描信号QM1～QMP转换成第二逻辑控制信号XM1～XMq，并传送至电平转换器710。电平转换器710耦接于逻辑控制单元708，用来转换第一逻辑控制信号XL1～XLp的电压准位，以产生第一输出信号XL1’～XLp’，并转换第二逻辑控制信号XM1～XMq的电压准位，以产生第二输出信号XM1’～XMq’。逻辑处理单元712耦接于电平转换器710，用来选择性地对第一输出信号X’L1～X’Lp以及第二输出信号X’M1～X’Mq进行一逻辑运算程序，以产生栅极驱动信号G1’～Gn’。输出级714耦接于逻辑处理单元712与扫描线S1～Sn，用来输出栅极驱动信号G1～Gn至相对应的扫描线，以驱动该液晶显示器的各画素单元，进而实现影像显示的目的。

图8及图9分别为图7中的第一移位寄存器702及第二移位寄存器706的示意图。第一移位寄存器702包含有第一移位寄存单元L1～Lp，第二移位寄存器706包含有第二移位寄存单元M1～Mq。当时序控制器将同步起始信号STV提供至栅极驱动器70时，会同步将同步起始信号STV传递至第一移位寄存器702与第二移位寄存器706。因此，当第一移位寄存器702与第二移位寄存器706接收到同步起始信号STV之后，便各自启动相关的运作程序。

如图8所示，于第一移位寄存器702的第一级移位寄存单元L1接收到同步起始信号STV后，第一移位寄存单元L1会依据时钟信号CLK(假设于时钟信号CLK的一正缘被触发)，而产生一第一扫描信号QL1。在此同时，第一移位寄存单元L1会将所产生的第一扫描信号QL1输出至逻辑控制单元708，并且亦同步传递第一扫描信号QL1至下一级第一移位寄存单元L2中，以作为致能第一移位寄存单元L2所需的起始信号。同理，对于第一移位寄存单元L2而言，当接收到第一扫描信号QL1后，依据时钟信号CLK而产生一第二扫描信号QL2，依此类推，第一移位寄存单元L1～Lp依序产生第一扫描信号QL1～QLp。要注意的是，在第一移位寄存器702中，第一移位寄存器Lp耦接于移位寄存单元L1。因此，于第一移位寄存单元Lp产生第一扫描信号QLp后，第一扫描信号QLp会继续被传送至第一移位寄存单元L1，在此情况下，第一移位寄存单元L1依据时钟信号CLK及第一扫描信号QLp，而再一次产生第一扫描信号QL1。换句话说，第一移位寄存器702将重复地产生第一扫描信号QL1～QLp，以提供后续装置的处理，而第一移位寄存单元L1在第一次循环周期时依据同步起始信号STV，产生第一扫描信号QL1，于后续的循环周期中依据第一移位寄存单元Lp所传递的第一扫描信号QLp，产生第一扫描信号QL1。至于前述第一移位寄存器702的重复产生扫描信号的循环操作次数，则视栅极驱动器70的输出信道数量而定。

如图9所示，于第二移位寄存器706的第一级移位寄存单元M1接收到同步起始信号STV后，第二移位寄存单元M1会依据时钟信号CLK，而产生一第二扫描信号QM1。在此同时，第二移位寄存单元M1会将所产生的第二扫描信号QM1输出至逻辑控制单元708，并且亦同步传递第一扫描信号QL1至下一级第一移位寄存单元M2中。不同于第一移位寄存器702的是，第二移位寄存器706的第一级移位寄存单元M1于接收到同步起始信号STV后，依据同步起始信号STV，而产生第二扫描信号QM1，而在后续的移位寄存单元M2～Mq中，会于接收到致能控制单元704所提供的致能信号EN后，才致能下一级的第二移位寄存单元产生相对应的第二扫描信号。也就是说，第二移位寄存单元M2会于接收到致能信号EN后，再依据时钟信号CLK，产生第二扫描信号QM2。依此方式，依据同步起始信号STV并通过致能控制单元704的控制，第二移位寄存单元M1～Mq将依序产生第二扫描信号QM1～QMq。

另一方面，致能控制单元704根据第一移位寄存器702产生扫描信号的运作状况，来产生致能信号EN。举例来说，致能控制单元704可以设定于第一移位寄存器702依序产生特定数量的第一扫描信号时，产生致能信号EN。例如，第二移位寄存单元M1会于接收到同步起始信号STV后，据以产生第二扫描信号QM1。在此之后，当第一移位寄存器702依序产生第一扫描信号QL1～QL4时，致能控制单元704会产生致能信号EN至第二移位寄存器706，以致能下一级的第二移位寄存单元(M2)产生相对应的第二扫描信号QM2。接着，当第一移位寄存器702依序产生第一扫描信号QL5～QL8后，致能控制单元704会再产生致能信号EN至第二移位寄存器706，以致能下一级的第二移位寄存单元(M2)产生相对应的第二扫描信号QM3。

进一步地，第一移位寄存器702所产生的第一扫描信号QL1～QLp，于经过逻辑控制单元708的处理后，会继续通过电平转换器710的电压准位转换程序而被转换成相对应的高压信号(第一输出信号XL1’～XLp’)。同理，第二移位寄存器706所产生的第二扫描信号QM1～QMq亦被转换成相对应的高压信号(第二输出信号XM1’～XMq’)。接着，逻辑处理单元712可选择性地对第一输出信号XL1’～XLp’以及第二输出信号XM1’～XMq’进行逻辑运算程序，以产生栅极驱动信号G1’～Gn’。举例来说，逻辑处理单元712可将每一个第二输出信号与特定时钟周期中所产生的第一输出信号进行逻辑运算，再依据运算的结果，产生相对应栅极驱动信号G1’～Gn’。

简言之，本发明利用移位寄存器的概念，分成第一移位寄存器702与第二移位寄存器704，通过将对应于第一移位寄存器702与第二移位寄存器706所产生的信号，进行逻辑运算，来产生相对应的栅极驱动信号。在此情况下，于第一移位寄存器702与第二移位寄存器706中所使用到移位寄存器的数量将会远小于栅极驱动器所需的输出通道数量。因此，相较于传统的栅极驱动器，在本发明的栅极驱动器70，大幅减少了移位寄存器的使用量，相对地，所需要的高压电路组件数量(亦即电压位转换器710)亦大幅地降低。换言之，本发明能有效地节省电路面积与制造成本，更重要的是，本发明亦能适用于长脉波驱动及双脉波驱动的应用中。如此一来，通过长脉波或双脉波驱动方式搭配各种逻辑控制信号，本发明的栅极驱动器70也可实现各式的影像调整功能。

此外，逻辑控制单元708主要是根据时序控制器所提供的相关控制信号，例如全开指示信号XON、输出致能信号OE等信号，对各移位寄存器所产生的信号进行处理，以执行相关的影像显示的调整功能。栅极驱动器70若不需执行相关的功能应用，在栅极驱动器70亦可将逻辑控制单元708省略而不致影整体的运作。

为了更清楚说明本发明的概念，以下假设栅极驱动器70具有240个输出通道(n＝240)，当然，若液晶显示器所欲显示影像的分辨率为640(水平分辨率)×480(垂直分辨率)个像素，则只要串接两个具240个输出信道的栅极驱动器70即可实现完成该影像显示的栅极驱动控制。请参考图10至图12，图10为图7的栅极驱动器70的运作状态示意图，而图11及图12为栅极驱动器70使用单脉波驱动且具有240个输出信道时的相关信号及其时序的示意图。假设在本实施例中第一移位寄存器702与第二移位寄存器706采用时钟正缘触发，且第一移位寄存器702包含第一移位寄存单元L1～L16，第二移位寄存器706包含第二移位寄存单元M1～M30。当第一移位寄存器702的第一级移位寄存单元L1及第二移位寄存器706的第一级移位寄存单元M1接收到同步起始信号STV之后，当第一移位寄存器702通过同步起始信号STV触发第一级移位寄存单元L1产生第一扫描信号QL1后，便依照前述操作原理循序产生第一扫描信号QL2～QL16，并重复循环地产生第一扫描信号QL1～QL16。在第二移位寄存器706中，当第二移位寄存器706的第一级移位寄存单元M1接收到同步起始信号STV之后，会依据时钟信号CLK产生第二扫描信号QM1，并等待致能信号EN，直到接收到致能信号EN后，继续致能下一级的第二移位寄存单元，以产生相对应的第二扫描信号，依循此方式，第二移位寄存单元M1～M30依序产生第二扫描信号QM2～QM30。接着，逻辑控制单元708根据输出致能信号OE及全开指示信号，分别将第一扫描信号QL1～QL16及第二扫描信号QM1～QM30转换成第一逻辑控制信号XL1～XL16及第二逻辑控制信号XM1～XM30。经由电平转换器710的电压准位转换程序，第一逻辑控制信号XL1～XL16会被转换成第一输出信号XL1’～XL16’，而第二逻辑控制信号XM1～XM30则转换成第二输出信号XM1’～XM30’。接着，逻辑处理单元712选择性地对第一输出信号XL1’～X’L16’以及第二输出信号XM1’～XM30’进行逻辑运算，而产生相对应的栅极驱动信号G1’～G240’。最后，经过输出级714输出栅极驱动信号G1～G240来驱动液晶显示器的各画素单元，实现影像显示的目的。

在图11与图12中采用单脉波驱动方式驱动，并假设致能控制单元704于第一移位寄存器702每产生8个扫描信号的后，会产生致能信号EN，来致能下一级第二移位寄存单元产生相对应的第二扫描信号。在图11中，L[1:16]及M[1:30]表示第一移位寄存器702及第二移位寄存器706所产生的扫描信号，而表格中的***数字则表示相对应的移位寄存器单元所产生的扫描信号，例如L[1:16]中的数字8表示第一移位寄存单元L8所产生的第一扫描信号QL8。栅极驱动信号G表示最后经由输出级714输出至各扫扫描线的栅极驱动信号G1～G240。由于第一输出信号XL1’～X’L16’分别对应于第一扫描信号QL1～QL16，第二输出信号XM1’～XM30’分别对应于第二扫描信号QM1～QM30，因此，逻辑处理单元712可以如图11所示的对应关系，自第一输出信号XL1’～XL16’及第二输出信号XM1’～XM30’中选择出相对应的信号进行逻辑运算，以产生栅极驱动信号G1’～Gn’。举例来说，如图11所示，栅极驱动信号G1～G8对应于M[1]与L[1:8]，因此，在时钟周期T1内，逻辑处理单元712可根据对第二输出信号XM1’(对应于第二移位寄存器单元所产生的扫描信号QM1)与第一输出信号XL1’～XL8’(对应于第一移位寄存器单元L1～L8所产生的扫描信号QL1～QL8)进行逻辑运算的结果，产生栅极驱动信号G1’～G8’。栅极驱动信号G9～G16对应于M[2]与L[9:16]，因此，在时钟周期T2内，逻辑处理单元712可根据对第二输出信号XM2’(对应于第二移位寄存器单元所产生的扫描信号QM1)与第一输出信号XL9’～XL16’(对应于第一移位寄存器单元L9～L16所产生的扫描信号QL9～QL16)进行逻辑运算的结果，产生栅极驱动信号G9’～G16’。依此类推，依序产生栅极驱动信号G1’～G240’。此外，由图12可知，第一移位寄存器702会循环地产生第一扫描信号QL1～QL16，且致能控制单元704会于每产生8个第一扫描信号之后，产生致能信号EN来致能下一级第二移位寄存单元，以产生下一个第二扫描信号。当然，在图11与图12中是以使用16个第一移位寄存单元L1～L16及30个第二移位寄存单元M1～M30的情况下，安排逻辑处理单元712处理信号时的对应方式之一，然此非为本发明的限制条件，在其它实施例中，亦可以用其它对应方式实现。此外，第一移位寄存器702的第一移位寄存单元与第二移位寄存器706的第二移位寄存单元的使用数量不拘，只要经过逻辑处理单元712处理后，能产生符合所需的栅极驱动信号数量即可。

由上述的说明可以了解到同为提供240个输出通道的情况下，本发明的栅极驱动电路70在低压电路区块所占的电路面积非常少(只需46组的移位寄存单元)，在高压电路区块所占的电路面积也非常少(只需46组的电平转换器电路区块)，远小于栅极驱动电路10中所需的数量。整体来说，相较于公知技术中的栅极驱动电路10，本发明的栅极驱动电路70大幅地降低所需要的高压电路组件，例如电平转换器电路区块的数量从240组降低到46组，而能节省30％～40％的电路面积。相较于公知技术中的栅极驱动电路50，本发明的栅极驱动电路70所能缩小的电路面积的能力与其相近，但是栅极驱动电路70更可支持长脉波以及双脉波驱动的应用，换言之，本发明的栅极驱动电路70更能适用于需具备影像显示调整功能的应用中。

除此之外，本发明亦可应用于使用双脉冲或长脉冲驱动方式的栅极驱动器。请参考图13至第16图，图13及图14为栅极驱动器70使用长脉波驱动且具有240个输出信道时相关信号及其时序的示意图，而图15及第16图为栅极驱动器70使用双脉波驱动且具有240个输出信道时的相关信号及其时序的示意图。相较于图11与图12，在图13至第16图中，主要仅有寄存器的驱动方式不同而其它的操作原理皆同，在此则不另详述其操作过程。

要注意的是，栅极驱动器70为本发明的一实施例，本领域具通常知识者当可据以做不同的变化。举例来说，在本实施例中，移位寄存器依据时钟信号CLK的正缘而被触发，然而，在其它实施例中，亦可以用其它方式实现，例如使用时钟信号CLK的负缘(Falling Edge)或其它方式来触发，此并非为本发明的限制。而前述第一移位寄存器702重复产生扫描信号的循环操作的次数不拘于任何特定数量，只要逻辑处理单元712具备足够的信息来产生相对应的栅极驱动信号提供至全部输出信道即可。此外，前述逻辑处理单元712所运作的逻辑运算程序可以是一NAND逻辑运算、一NOR逻辑运算或其它的布尔逻辑运算程序。

栅极驱动器70的运作方式可进一步归纳为一流程1700，如图17所示。请注意，以栅极驱动器70来实现驱动流程1700仅为一实施例，本发明的流程1700并不受限于栅极驱动器70。同时，若可达到相同的结果，不需限制于图17所示的流程1700中的步骤顺序来进行，且亦可增加其它步骤或减少部分步骤。流程1700包含有下列步骤：

步骤1702：开始。

步骤1704：提供同步起始信号STV以及时钟信号CLK。

步骤1706：根据同步起始信号STV以及时钟信号CLK，循序产生第一扫描信号QL1～QLp。

步骤1708：根据第一扫描信号QL1～QLp，产生致能信号EN。

步骤1710：根据同步起始信号STV、时钟信号CLK及致能信号EN，循序产生第二扫描信号QM1～QMq。

步骤1712：根据一控制信号，将第一扫描信号QL1～QLp转换成第一逻辑控制信号XL1～XLp以及将第二扫描信号QM1～QMP转换成第二逻辑控制信号XM1～XMq。

步骤1714：转换第一逻辑控制信号XL1～XLp的电压准位，以产生第一输出信号XL1’～XLp’，并转换第二逻辑控制信号XM1～XMq的电压准位，以产生第二输出信号XM1’～XMq’。

步骤1716：选择性地对第一输出信号XL1’～XLp’以及第二输出信号XM1’～XMq’进行一逻辑运算程序，以产生栅极驱动信号G1’～Gn’。

步骤1718：输出栅极驱动信号G1～Gn至相对应的扫描线。

步骤1720：结束。

流程1700的详细说明及相关变化等可参考前述说明，在此不再赘述。

综上所述，本发明利用多阶移位寄存器的概念，分成第一移位寄存器与第二移位寄存器，再通过相对的逻辑运算程序来产生相对应的栅极驱动信号。在此情况下，本发明可大幅减少所需要的高压电路组件数量，而能有效地节省电路面积与制造成本。更重要的是，本发明可全面支持采用单脉波、长脉波以及双脉波驱动方式的情况，而能适用于更多需具备影像显示调整功能的应用中。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种用于一液晶显示器的栅极驱动器，该栅极驱动器包含：

一第一移位寄存器，用来根据一同步起始信号以及一时钟信号，循序产生复数个第一扫描信号；

一致能控制单元，耦接于该第一移位寄存器，用来根据该复数个第一扫描信号，产生一致能信号；

一第二移位寄存器，耦接于该致能控制单元，用来根据该同步起始信号、该时钟信号及该致能信号，循序产生复数个第二扫描信号；

一电平转换器，耦接于该第一移位寄存器与该第二移位寄存器，用来转换该复数个第一扫描信号以及该复数个第二扫描信号的电压准位，以产生复数个第一输出信号与复数个第二输出信号；

一逻辑处理单元，耦接于该电平转换器，用来选择性地对该复数个第一输出信号以及该复数个第二输出信号进行一逻辑运算程序，以产生复数个栅极驱动信号；以及

一输出级，耦接于该逻辑处理单元与复数条扫描线，用来输出该复数个栅极驱动信号至相对应的复数条扫描线。

2.如权利要求1所述的栅极驱动器，其特征在于，该第一移位寄存器包含有复数个第一移位寄存单元，且该第一移位寄存器中的最后级的第一移位寄存单元耦接于第一级的第一移位寄存单元。

3.如权利要求2所述的栅极驱动器，其特征在于，于该第一移位寄存器中的最后级的第一移位寄存单元产生相对应的第一扫描信号后，该相对应的第一扫描信号会传送至该第一级的第一移位寄存单元，以重新开始产生该复数个第一扫描信号。

4.如权利要求1所述的栅极驱动器，其特征在于，该第二移位寄存器包含有复数个第二移位寄存单元，且第一级的第二移位寄存单元根据该同步起始信号及该时钟信号，产生相对应的第二扫描信号。

5.如权利要求4所述的栅极驱动器，其特征在于，该致能控制单元于该第一移位寄存器产生一第一数量个第一扫描信号时，产生该致能信号至该第二移位寄存器，以致能下一级的第二移位寄存单元产生相对应的第二扫描信号。

6.如权利要求1所述的栅极驱动器，其特征在于，该同步起始信号以及该时钟信号是由一时序控制器所提供。

7.如权利要求1所述的栅极驱动器，其特征在于，该复数个栅极驱动信号用来驱动该液晶显示器的各扫描线上的画素单元，以显示影像数据。

8.如权利要求1所述的栅极驱动器，其特征在于，该栅极驱动器另包含：

一逻辑控制单元，耦接于该第一移位寄存器、该第二移位寄存器与该电平转换器的间，用来根据一控制信号，将该复数个第一扫描信号转换成复数个第一逻辑控制信号以及将该复数个第二扫描信号转换成复数个第二逻辑控制信号，并传送至该电平转换器，使该电平转换器转换该复数个第一逻辑控制信号以及该复数个第二逻辑控制信号的电压准位，以产生该复数个第一输出信号以及该复数个第二输出信号。

9.如权利要求8所述的栅极驱动器，其特征在于，该控制信号包含有一输出致能信号或一全开指示信号。

10.如权利要求8所述的栅极驱动器，其特征在于，该输出致能信号以及该全开指示信号是由一时序控制器所提供。

11.一种驱动方法，用于一液晶显示器的栅极驱动器，该驱动方法包含：

提供一同步起始信号以及一时钟信号；

根据该同步起始信号以及该时钟信号，循序产生复数个第一扫描信号；

根据该复数个第一扫描信号，产生一致能信号；

根据该同步起始信号、该时钟信号及该致能信号，循序产生复数个第二扫描信号；

转换该复数个第一扫描信号以及该复数个第二扫描信号的电压准位，以产生复数个第一输出信号以及该复数个第二输出信号；

选择性地对复数个第一输出信号以及该复数个第二输出信号进行一逻辑运算程序，以产生复数个栅极驱动信号；以及

输出该复数个栅极驱动信号至相对应的该复数条扫描线。

12.如权利要求11所述的驱动方法，其特征在于，根据该同步起始信号以及该时钟信号，依序产生该复数个第一扫描信号的步骤另包含有于产生该复数个第一扫描信号之后，再重新开始产生该复数个第一扫描信号。

13.如权利要求11所述的驱动方法，其特征在于，根据该复数个第一扫描信号，产生该致能信号的步骤包含于一第一数量个第一扫描信号被产生时，产生该致能信号。

14.如权利要求11所述的驱动方法，其特征在于，根据该同步起始信号、该时钟信号及该致能信号，依序产生该复数个第二扫描信号的步骤包含有：于接收到该同步起始信号、该时钟信号后，根据该同步起始信号、该时钟信号，产生一第二扫描信号；以及

于接收到致能信号后，根据该时钟信号及该致能信号，依序产生其余相对应的第二扫描信号。

15.如权利要求11所述的驱动方法，其特征在于，该同步起始信号以及该时钟信号是由一时序控制器所提供。

16.如权利要求11所述的驱动方法，其特征在于，该驱动方法另包含：

根据一控制信号，将该复数个第一扫描信号转换成复数个第一逻辑控制信号以及将该复数个第二扫描信号转换成复数个第二逻辑控制信号；以及

转换该复数个第一逻辑控制信号以及该复数个第二逻辑控制信号的电压准位，以产生该复数个第一输出信号以及该复数个第二输出信号。

17.如权利要求16所述的驱动方法，其特征在于，该控制信号包含有一输出致能信号或一全开指示信号。

18.如权利要求16所述的驱动方法，其特征在于，该输出致能信号以及该全开指示信号是由一时序控制器所提供。

Images