CN103474044A - 一种栅极驱动电路、阵列基板、显示装置以及驱动方法 - Google Patents

Abstract

本发明实施例公开了一种栅极驱动电路、阵列基板、显示装置以及驱动方法，用于解决现有栅极驱动电路在工作时功耗大的问题。本发明的栅极驱动电路包括至少一个子电路，任一子电路包含M个移位寄存器单元，M为不小于3的正整数，其中：任一子电路中，用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连。在保证显示品质的前提下，降低了功耗。

Description

一种栅极驱动电路、阵列基板、显示装置以及驱动方法

技术领域

本发明涉及显示技术领域，特别涉及一种栅极驱动电路、包含该栅极驱动电路的阵列基板。显示装置以及驱动方法。

背景技术

近年来，随着显示技术的快速发展，平板显示装置（Flat Panel Display，FPD）具有完全平面化、质量轻、厚度薄以及省电等特点，符合未来图像显示装置发展的趋势。目前，常见的平板显示装置包括等离子显示板（Plasma DisplayPanel，PDP）、液晶显示器（Liquid Crystal Display，LCD）、场发射显示器（FieldEmission Display，FED）、有机发光二极管（Organic Light-Emitting Diode，OLED）显示装置、投影显示装置等等。

在平板显示领域中，LCD由于具有重量轻、体积小、厚度薄等特点，称为发展最快、技术最成熟、应用面最广泛的平板显示装置。对于传统的液晶显示装置来说，其驱动电路如图1所示，由栅极驱动电路11和源极驱动电路12组成，其中，栅极驱动电路11用于产生栅极脉冲信号，以选通水平方向上的栅极线，源极驱动电路12用于产生数据信号，以将对应灰阶的电压写入垂直方向的源极线，从而使液晶分子的偏转随之发生改变，以实现不同灰阶的显示。目前多数LCD中，栅极驱动电路11和源极驱动电路12设置于显示面板的外部，并分别通过COF（Chip On Film）与显示面板13连接。然而，上述驱动电路的设计方式成本比较高。

为了进一步节省成本，尤其是节省COF，一种在显示面板的基板上制作由移位寄存器所组成的栅极驱动电路的技术，即整合驱动电路（Gate In Panel，GIP）技术随之产生。传统的GIP型显示装置中，对栅极信号线采用逐行扫描的方式，每一行栅极信号线连接的薄膜晶体管（Thin Film Transistor，TFT）开关依次被打开，任意相邻的数据信号线上施加不同极性的灰阶信号，即源极输出为1点翻转方式，而使得每个像素点所存储的电压极性都与其上下左右相邻的像素的极性相反，即达到1点翻转的显示效果，由于传统的GIP型显示装置中，源极输出为1点翻转方式，这样的频繁翻转过程中会造成能量的损耗，从而增大显示装置的整体功耗。

发明内容

本发明实施例提供了一种栅极驱动电路、包含该栅极驱动电路的阵列基板、显示装置以及驱动方法，用于解决现有栅极驱动电路在工作时，显示装置的整体功耗大的问题。

本发明实施例提供了一种栅极驱动电路，该栅极驱动电路包含至少一个子电路，所述子电路包含M个移位寄存器单元，每个所述移位寄存器单元用于驱动一条不同的栅极信号线，M为不小于3的正整数，其中：

所述子电路中，用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连；

所述驱动奇数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动偶数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号；或者，所述驱动偶数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动奇数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号。

在实施中，所述栅极驱动电路在工作时，对于任一所述子电路：

先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元；或者，

先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元。

在实施中，所述栅极驱动电路包括至少两个子电路，上一个子电路中最后一个开启的移位寄存器单元的输出端与下一个子电路中第一个开启的移位寄存器单元的输入端相连。

本发明实施例中，所述栅极驱动电路中，用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端与第一帧开启信号相连，和/或，用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端与第二帧开启信号相连；

任一所述子电路中，用于驱动奇数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号；用于驱动偶数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号。

本发明实施例中，上一个子电路中最后一个开启的移位寄存器单元的输出端与下一个子电路中第一个开启的移位寄存器单元的输入端相连，具体为：

若先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元的方式，则：上一个子电路中用于驱动最后一条偶数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端相连；

若先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元的方式，则：上一个子电路中用于驱动最后一条奇数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端相连。

本发明实施例的栅极驱动电路中，任一子电路的用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连；所述驱动奇数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动偶数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号；或者，所述驱动偶数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动奇数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号。

因此，采用本发明实施例提供的栅极驱动电路驱动栅极信号线时，由于扫描不同奇数行栅极信号线时对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号，且扫描不同偶数行栅极信号线时对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号，使得源极输出为多点翻转模式，而由于扫描不同奇数行栅极信号线时，对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，且扫描不同偶数行栅极信号线时，对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，使得每个像素点所存储的电压极性都与其上下左右相邻的像素的极性相反，即达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

基于上述栅极驱动电路，本发明实施例还提供了一种阵列基板，该阵列基板包括上述栅极驱动电路。

为了减小显示装置的左右边框的宽度，优选的，所述栅极驱动电路中，用于驱动奇数行栅极信号线的所有移位寄存器单元位于所述栅极信号线所在区域的一侧，用于驱动偶数行栅极信号线的所有移位寄存器单元位于所述栅极信号线所在区域的另一侧。

本发明实施例的阵列基板中，对于任一子电路连接的栅极信号线，可以先扫描奇数行栅极信号线，再扫描偶数行栅极信号线，也可以先扫描偶数行栅极信号线，再扫描奇数行栅极信号线，使得源极输出为多点翻转模式，而达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

基于上述阵列基板，本发明实施例还提供了一种显示装置，该显示装置包括上述阵列基板。

本发明实施例的显示装置，在显示画面的过程中，该显示装置的源极输出为多点翻转模式，而达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

基于上述显示装置，本发明实施例还提供了一种驱动方法，包括：

对于所述显示装置的栅极驱动电路中任一子电路连接的栅极信号线，先对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反；或者，

对于所述显示装置的栅极驱动电路中任一子电路连接的栅极信号线，先对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反。

对于所述显示装置中任一子电路连接的栅极信号线，进一步，该驱动方法还包括：

若先对奇数行栅极信号线依次施加栅极扫描信号，再对偶数行栅极信号线依次施加栅极扫描信号，则所述显示装置中的源极驱动电路先依次存储奇数行上像素点的灰阶信号，再依次存储偶数行上像素点的灰阶信号；

若先对偶数行栅极信号线依次施加栅极扫描信号，再对奇数行栅极信号线依次施加栅极扫描信号，则所述显示装置中的源极驱动电路先依次存储偶数行上像素点的灰阶信号，再依次存储奇数行上像素点的灰阶信号。

作为一种优选的驱动时序，在一个图像帧内，所述显示装置的栅极驱动电路的中任一子电路中的不同移位寄存器单元输出的脉冲信号的脉冲持续时间不重叠。

作为另一种优选的驱动时序，在一个图像帧内，所述显示装置的栅极驱动电路的中任一子电路中相邻两个级联的移位寄存器单元输出的脉冲信号的脉冲持续时间具有重叠部分，以实现对像素的充电过程。

本发明实施例提供的驱动方法，对于任一子电路连接的栅极信号线，可以先扫描奇数行栅极信号线，再扫描偶数行栅极信号线，也可以先扫描偶数行栅极信号线，再扫描奇数行栅极信号线，由于扫描不同奇数行栅极信号线时对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号，且扫描不同偶数行栅极信号线时对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号，使得源极输出为多点翻转模式，而由于扫描不同奇数行栅极信号线时，对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，且扫描不同偶数行栅极信号线时，对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，使得每个像素点所存储的电压极性都与其上下左右相邻的像素的极性相反，即达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

附图说明

图1为背景技术中传统液晶显示装置的栅极驱动电路的示意图；

图2为本发明实施例提供的栅极驱动电路的示意图；

图3为本发明实施例提供的移位寄存器单元的示意图；

图4为本发明提供的实施例一的栅极驱动电路的第一个子电路的输入时序图；

图5为本发明提供的实施例一的栅极驱动电路的第一个子电路的输出时序图；

图6为本发明提供的实施例一的液晶显示画面显示的像素数据示意图；

图7为本发明提供的实施例一的源极电路的像素数据存储格式示意图；

图8本发明提供的实施例二的栅极驱动电路的第一个子电路的输入时序图；

图9本发明提供的实施例二的栅极驱动电路的第一个子电路的输出时序图。

具体实施方式

本发明通过对偶数行栅极信号线及奇数行栅极信号线分别进行扫描，实现了源极输出为多点翻转方式，而达到1点翻转的显示效果，在保证显示画面品质的前提下，降低了显示装置的功耗。

下面结合说明书附图对本发明实施例作进一步详细描述。

本发明实施例提供的一种栅极驱动电路，该栅极驱动电路包含至少一个子电路，任一子电路包含M个移位寄存器单元，每个移位寄存器单元用于驱动一条不同的栅极信号线，M为不小于3的正整数，其中：

任一子电路中，用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连；

驱动奇数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，驱动偶数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号；或者，驱动偶数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，驱动奇数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号。

优选的，在预定时间内，任一子电路中驱动奇数行栅极信号线的移位寄存器单元对相应连接的栅极信号线依次施加栅极扫描信号后，再使得驱动偶数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号。例如：预定时间为一个图像帧的1/2,1/4,1/8...。

优选的，任一子电路中驱动奇数行栅极信号线的移位寄存器单元与驱动奇数行栅极信号线的移位寄存器单元数量可以相同。例如，子电路包含移位寄存器单元的数量为总栅极信号线数量的1/2,1/4,1/8...。

举例说明，假设每个子电路包含8个移位寄存器单元，则第一个子电路中的用于驱动奇数行栅极信号线的移位寄存器单元依次相连，即用于驱动第一行栅极信号线的移位寄存器单元（即第一个移位寄存器单元）的输出端与用于驱动第三行栅极信号线的移位寄存器单元（即第三个移位寄存器单元）的输入端相连，第三个移位寄存器单元的输出端与第五个移位寄存器单元的输入端相连，第五个移位寄存器单元的输出端与第七个移位寄存器单元的输入端相连；第一个子电路中的用于驱动偶数行栅极信号线的移位寄存器单元依次相连，即用于驱动第二行栅极信号线的移位寄存器单元（即第二个移位寄存器单元）的输出端与用于驱动第四行栅极信号线的移位寄存器单元（即第四个移位寄存器单元）的输入端相连，第四个移位寄存器单元的输出端与第六个移位寄存器单元的输入端相连，第六个移位寄存器单元的输出端与第八个移位寄存器单元的输入端相连；

若先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元，则第一个子电路中的第八个移位寄存器单元的输出端与第二子电路中的第一个移位寄存器单元的输入端相连，以将第一个子电路中最后一个开启的移位寄存器单元的输出信号作为第二子电路中的第一个开启的移位寄存器单元的帧开启信号；

若先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元，则第一个子电路中的第七个移位寄存器单元的输出端与第二子电路中的第二个移位寄存器单元的输入端相连，以将第一个子电路中最后一个开启的移位寄存器单元的输出信号作为第二子电路中的第一个开启的移位寄存器单元的帧开启信号；

由于其他子电路中移位寄存器单元的连接方式与此相同，此处不再一一举例说明。

本发明实施例中，栅极驱动电路包含的移位寄存器单元的总数目与栅极信号线的总数目相等，每个移位寄存器单元用于驱动一条不同的栅极信号线。

可选的，该栅极驱动电路至少包括两个子电路，上一个子电路中最后一个开启的移位寄存器单元的输出端与下一个子电路中第一个开启的移位寄存器单元的输入端相连。

具体的，第一个子电路中的第一个移位寄存器单元驱动第一行栅极信号线，第二个移位寄存器单元驱动第二行栅极信号线，……，第M个移位寄存器单元驱动第M行栅极信号线，第M+1个子电路中的第一个移位寄存器单元驱动第M+1行栅极信号线，第M+2个移位寄存器单元驱动第M+2行栅极信号线，……，第2M个移位寄存器单元驱动第2M行栅极信号线，依次类推。

本发明实施例中，每个子电路中包含的移位寄存器单元的个数可以相同，也可以不同，只要保证每个子电路中包含至少三个移位寄存器单元，即可使源极输出为多点翻转模式，以达到降低功耗的效果。

优选的，为了便于设计，栅极驱动电路的每个子电路中包含相同个数的移位寄存器单元。

进一步，栅极驱动电路的每个子电路中包含2N个移位寄存器单元，其中，N为不小于2的正整数。例如，每个子电路中可以包含4、8或16个移位寄存器单元。

需要说明的是，每个子电路中包含的移位寄存器单元的个数越多，则功耗降低得越多，然而，每个子电路中包含的移位寄存器单元的个数越多，栅极驱动电路所需的布线（如时钟控制信号线）就会越多，相应的，栅极驱动电路布线所占的空间也就越大，由于栅极驱动电路一般位于显示装置的边框位置，则会增大显示装置的左右边框的宽度。

本发明实施例中，该栅极驱动电路在工作时，对于该栅极驱动电路中的任一子电路可以采用以下任一方式工作：

方式一、先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元。

具体的，该方式下，首先，开启第一个子电路中用于驱动奇数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；再开启第一个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；接着，开启第二个子电路中用于驱动奇数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；再开启第二个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；依次类推，直至开启最后一个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启。

该方式下，栅极信号线的驱动方式具体为：对于任一子电路连接的栅极信号线，先对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反，具体参见后续对显示装置的驱动方法的描述，此处不再赘述。

该方式下，上一个子电路中用于驱动最后一条偶数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端相连。

方式二、先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元。

具体的，该方式下，首先，开启第一个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；再开启第一个子电路中用于驱动奇数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；接着，开启第二个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；再开启第二个子电路中用于驱动奇数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启；依次类推，直至开启最后一个子电路中用于驱动偶数行栅极信号线的移位寄存器单元，使得每个移位寄存器单元产生相应的栅极驱动信号，以驱动相应的栅极信号线开启。

该方式下，栅极信号线的驱动方式具体为：对于任一子电路连接的栅极信号线，先对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反，具体参见后续对显示装置的驱动方法的描述，此处不再赘述。

该方式下，上一个子电路中用于驱动最后一条奇数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端相连。

本发明实施例提供的栅极驱动电路中，用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端与第一帧开启信号相连，和/或，用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端与第二帧开启信号相连；

任一子电路中，用于驱动奇数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号；用于驱动偶数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号。

具体的，栅极驱动电路中作为一个图像帧的帧开启信号的连接包括以下三种方式：

方式1、用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端与第一帧开启信号相连，且，用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端与第二帧开启信号相连。

该方式下，栅极驱动电路配置有两个帧开启信号，其中：

若栅极驱动电路采用上述方式一进行工作，则在第一个图像帧中，第一帧开启信号（STVL信号）的高电平脉冲之后，第一个子电路中与用于驱动奇数行栅极信号线的移位寄存器单元相连的时钟控制信号依次输出，以开启相应的移位寄存器单元；第二帧开启信号（STVR信号）的高电平脉冲与第一个子电路中用于驱动最后一条奇数行栅极信号线的移位寄存器单元相连的时钟控制信号的高电平脉冲相同，并在第二帧开启信号（STVR信号）的高电平脉冲之后，第一个子电路中与用于驱动偶数行栅极信号线的移位寄存器单元相连的时钟控制信号依次输出，以开启相应的移位寄存器单元；接着，第二个子电路中，与用于驱动奇数行栅极信号线的移位寄存器单元相连的时钟控制信号依次输出，以开启相应的移位寄存器单元，接着，第二个子电路中，与用于驱动偶数行栅极信号线的移位寄存器单元相连的时钟控制信号依次输出，以开启相应的移位寄存器单元；依次类推；

若栅极驱动电路采用上述方式二进行工作，与上述时钟控制信号的输出时序（即栅极驱动电路的输入时序）类似，此处不再赘述。

该方式下，第一级移位寄存器单元在帧开启信号（STVL信号）和时钟控制信号的控制下，给下一级移位寄存器单元提供输入信号以及给与其连接的栅极信号线提供栅极扫描信号，中间级移位寄存器单元在上一级移位寄存器单元的输出信号和时钟控制信号的控制下，给下一级移位寄存器单元提供输入信号以及给与其连接的栅极信号线提供栅极扫描信号，最后一级移位寄存器单元在上一级移位寄存器单元的输出信号和时钟控制信号的控制下，给下一个子电路中的第一级移位寄存器单元提供输入信号以及给与其连接的栅极信号线提供栅极扫描信号。

需要说明的是，第一个子电路中的第一级移位寄存器单元是指该第一个子电路中第一个开启的移位寄存器单元，第二级移位寄存器单元是指该第一个子电路中第二个开启的移位寄存器单元，依次类推。

方式2、若栅极驱动电路采用上述方式一进行工作，则用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端与第一帧开启信号相连。

该方式下，与方式1的区别在于，栅极驱动电路仅配置有一个帧开启信号，其中，第一个子电路中用于驱动最后一条奇数行栅极信号线的移位寄存器单元的输出端与第一个子电路中用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端相连，即第一个子电路中的驱动最后一条奇数行栅极信号线的移位寄存器单元的输出信号作为第一个子电路中用于驱动第一条偶数行栅极信号线的移位寄存器单元的的帧开启信号。其他与方式1相似，具体参见方式1的描述，此处不再赘述。

方式3、若栅极驱动电路采用上述方式二进行工作，则用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端与第二帧开启信号相连。

该方式下，与方式1的区别在于，栅极驱动电路配置有一个帧开启信号，其中，第一个子电路中用于驱动最后一条偶数行栅极信号线的移位寄存器单元的输出端与第一个子电路中用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端相连，即第一个子电路中的驱动最后一条偶数行栅极信号线的移位寄存器单元的输出信号作为第一个子电路中用于驱动第一条奇数行栅极信号线的移位寄存器单元的的帧开启信号。其他与方式1相似，具体参见方式1的描述，此处不再赘述。

本发明实施例提供的栅极驱动电路中，在一个图像帧内，任一子电路中的不同移位寄存器单元的时钟控制信号的脉冲信号的脉冲持续时间不重叠，以使每个子电路中不同移位寄存器单元输出的脉冲信号的脉冲持续时间不重叠；

或者，

在一个图像帧内，任一子电路中相邻两个级联的移位寄存器单元的时钟控制信号的脉冲信号的脉冲持续时间具有重叠部分，以使每个子电路中相邻两个级联的移位寄存器单元输出的脉冲信号的脉冲持续时间具有重叠部分。

优选的，任一子电路中相互级联的两个移位寄存器单元，后一个移位寄存器单元输出的脉冲信号的脉冲持续时间相对于前一个移位寄存器单元输出的脉冲信号的脉冲持续时间具有1/2的脉冲宽度滞后。

本发明实施例的栅极驱动电路中，任一子电路的用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，因此，该栅极驱动电路在工作时，对于任一子电路来说，可以先开启用于驱动奇数行栅极信号线的移位寄存器单元，以为相应的奇数行栅极信号线提供栅极扫描信号，再开启用于驱动偶数行栅极信号线的移位寄存器单元，以为相应的奇数行栅极信号线提供栅极扫描信号，也可以先开启用于驱动偶数行栅极信号线的移位寄存器单元，以为相应的奇数行栅极信号线提供栅极扫描信号，再开启用于驱动奇数行栅极信号线的移位寄存器单元，以为相应的奇数行栅极信号线提供栅极扫描信号，无论采用上述哪种方式，扫描不同奇数行栅极信号线时对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号，且扫描不同偶数行栅极信号线时对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号，使得源极输出为多点翻转模式，而扫描不同奇数行栅极信号线时，对同一条数据信号线施加相同极性（记为第一极性）的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，且扫描不同偶数行栅极信号线时，对同一条数据信号线施加与第一极性相反的第二极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，使得每个像素点所存储的电压极性都与其上下左右相邻的像素的极性相反，即达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

下面以每个子电路中包含8个移位寄存器单元为例，对本发明实施例提供的栅极驱动电路的结构进行说明，其他情况与此类似，此处不再一一列举说明。

参见图2所示，栅极驱动电路包含多个子电路，且每个子电路包含8个移位寄存器单元，以第一个子电路为例，该第一个子电路包括移位寄存器单元1～移位寄存器单元8，其中，移位寄存器单元1用于驱动第1条栅极信号线，移位寄存器单元2用于驱动第2条栅极信号线，依次类推，移位寄存器单元8用于驱动第8条栅极信号线；其中：

用于驱动奇数行栅极信号线的移位寄存器单元的连接关系为：移位寄存器单元1（即第一级移位寄存器单元）在帧开启信号（STVL信号）和时钟控制信号CLK1的控制下，给移位寄存器单元3提供输入信号以及给第1条栅极信号线提供栅极扫描信号，即移位寄存器单元1的输入端（INPUT）与STVL信号相连，CLK端与CLK1相连，CLKB端与CLK5相连，输出端（OUTPUT）分别与移位寄存器单元3的输入端和第1条栅极信号线相连；移位寄存器单元3（即中间级移位寄存器单元）在移位寄存器单元1的输出信号和时钟控制信号CLK3的控制下，给移位寄存器单元5提供输入信号以及给第3条栅极信号线提供栅极扫描信号，即移位寄存器单元3的输入端（INPUT）与移位寄存器单元1的输出端相连，CLK端与CLK3连接，CLKB端与CLK7连接，输出端（OUTPUT）分别与移位寄存器单元5的输入端和第3条栅极信号线连接；移位寄存器单元5（即中间级移位寄存器单元）在移位寄存器单元3的输出信号和时钟控制信号CLK5的控制下，给移位寄存器单元7提供输入信号以及给第5条栅极信号线提供栅极扫描信号，即移位寄存器单元5的输入端（INPUT）与移位寄存器单元3的输出端相连，CLK端与CLK5连接，CLKB端与CLK1连接，输出端（OUTPUT）分别与移位寄存器单元7的输入端和第5条栅极信号线连接；移位寄存器单元7（即最后一级移位寄存器单元）在移位寄存器单元5的输出信号和时钟控制信号CLK7的控制下，给第7条栅极信号线提供栅极扫描信号，即移位寄存器单元7的输入端（INPUT）与移位寄存器单元5的输出端相连，CLK端与CLK7连接，CLKB端与CLK3连接，输出端（OUTPUT）与第7条栅极信号线连接。

用于驱动偶数行栅极信号线的移位寄存器单元的连接关系为：移位寄存器单元2（即第一级移位寄存器单元）在帧开启信号（STVR信号）和时钟控制信号CLK2的控制下，给移位寄存器单元4提供输入信号以及给第2条栅极信号线提供栅极扫描信号，即移位寄存器单元2的输入端（INPUT）与STVR信号相连，CLK端与CLK2相连，CLKB端与CLK6相连，输出端（OUTPUT）分别与移位寄存器单元4的输入端和第2条栅极信号线相连；移位寄存器单元4（即中间级移位寄存器单元）在移位寄存器单元2的输出信号和时钟控制信号CLK4的控制下，给移位寄存器单元6提供输入信号以及给第4条栅极信号线提供栅极扫描信号，即移位寄存器单元4的输入端（INPUT）与移位寄存器单元2的输出端相连，CLK端与CLK4连接，CLKB端与CLK8连接，输出端（OUTPUT）分别与移位寄存器单元6的输入端和第4条栅极信号线连接；移位寄存器单元6（即中间级移位寄存器单元）在移位寄存器单元4的输出信号和时钟控制信号CLK6的控制下，给移位寄存器单元8提供输入信号以及给第6条栅极信号线提供栅极扫描信号，即移位寄存器单元6的输入端（INPUT）与移位寄存器单元4的输出端相连，CLK端与CLK6连接，CLKB端与CLK2连接，输出端（OUTPUT）分别与移位寄存器单元8的输入端和第6条栅极信号线连接；移位寄存器单元8（即最后一级移位寄存器单元）在移位寄存器单元6的输出信号和时钟控制信号CLK8的控制下，给移位寄存器单元9提供输入信号以及给第8条栅极信号线提供栅极扫描信号，即移位寄存器单元8的输入端（INPUT）与移位寄存器单元6的输出端相连，CLK端与CLK8连接，CLKB端与CLK4连接，输出端（OUTPUT）与第8条栅极信号线连接。

图3给出了一种典型的移位寄存器单元的结构示意图，该移位寄存器单元包括输入端（INPUT）、输出端（OUTPUT）、时钟信号输入端（CLK和CLKB）、以及用于使该移位寄存器单元处于工作状态的VGL端。当然，本发明实施例的移位寄存器单元也可以采用其他结构，具体采用哪种移位寄存器并不影响本发明的具体实施效果，本发明实施例不对移位寄存器单元的结构进行限定。

基于同一发明构思，本发明实施例中还提供了一种包括上述任一栅极驱动电路的阵列基板，由于该阵列基板解决问题的原理与上述栅极驱动电路相似，因此该阵列基板的实施可以参见栅极驱动电路的实施，重复之处不再赘述。

本发明实施例中，为了减小显示装置的左右边框的宽度，阵列基板上的栅极驱动电路中，用于驱动奇数行栅极信号线的所有移位寄存器单元位于栅极信号线所在区域的一侧，用于驱动偶数行栅极信号线的所有移位寄存器单元位于栅极信号线所在区域的另一侧，从而可实现窄边框的设计，提高产能和良品率。

具体的，由于多个栅极信号线在阵列基板的水平方向上平行设置，该栅极驱动电路中，用于驱动奇数行栅极信号线的所有移位寄存器单元在垂直方向上并列设置且位于栅极信号线所在区域的左侧，用于驱动偶数行栅极信号线的所有移位寄存器单元在垂直方向上并列设置且位于栅极信号线所在区域的右侧，具体可参见图2所示的栅极驱动电路的结构图。

本发明实施例的阵列基板中，对于任一子电路连接的栅极信号线，可以先扫描奇数行栅极信号线，再扫描偶数行栅极信号线，也可以先扫描偶数行栅极信号线，再扫描奇数行栅极信号线，使得源极输出为多点翻转模式，而达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

基于同一发明构思，本发明实施例中还提供了一种包括上述阵列基板的显示装置，由于该显示装置解决问题的原理与上述栅极驱动电路相似，因此该显示装置的实施可以参见栅极驱动电路的实施，重复之处不再赘述。

进一步，该显示装置中还包括：源极驱动电路，其中，该源极驱动电路包括第一源极驱动电路，用于依次存储奇数行上像素点的灰阶信号；以及第二源极驱动电路，用于依次存储和输出偶数行上像素点的灰阶信号。

可以理解的，存储和输出奇数行上（或偶数行上）像素点的灰阶信号的栅极信号线数量与各子电路可以扫描的奇数行（或偶数行）栅极信号线数量相适应，且与对应栅极信号线的扫描顺序相对应。

本发明实施例提供的显示装置可以适用于各种模式的液晶显示技术，例如可以适用于能够实现宽视角的平面内开关（IPS，In-Plane Switch）和高级超维场开关（ADS，Advanced Super Dimension Switch）型液晶显示技术，也可以适用于传统的扭曲向列（TN，Twisted Nematic）型液晶显示技术，在此不做限定。

本发明实施例提供的显示装置可以为：液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例的显示装置，在显示画面的过程中，该显示装置的源极输出为多点翻转模式，而达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

基于同一发明构思，本发明实施例中还提供了一种显示装置的驱动方法，具体可以采用以下两种方式中的任一方式实现：

第一种驱动方式、对于显示装置中任一子电路对应的栅极信号线，先对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号；其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反。

具体的，本驱动方式中，首先对该显示装置的栅极驱动电路中的第一个子电路对应的栅极信号线施加栅极扫描信号，具体为：先对第一个子电路对应的奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加正极性（或负极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对第一个子电路对应的偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加负极性（或正极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号；接着，对第二个子电路对应的栅极信号线施加栅极扫描信号，具体为：先对第二个子电路对应的奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加正极性（或负极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对第二个子电路对应的偶数行栅极信号线依次施加栅极扫描信号并对同一条数据信号线施加负极性（或正极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号；……；依次类推，从而完成该显示装置的驱动。

进一步，该显示装置中的源极驱动电路的存储和输出方式为：先依次存储和输出奇数行上像素点的灰阶信号，再依次存储和输出偶数行上像素点的灰阶信号。可以理解的，存储和输出奇数行上（或偶数行上）像素点的灰阶信号的栅极信号线数量与各子电路可以扫描的奇数行（或偶数行）栅极信号线数量相适应，且与对应栅极信号线的扫描顺序相对应。

举例说明，首先对该显示装置的栅极驱动电路中的第一个子电路对应的栅极信号线施加栅极扫描信号，具体为：先对第一行栅极信号线依次施加栅极扫描信号，并对第一列数据信号线施加正极性的灰阶信号，第二列数据信号线施加负极性的灰阶信号，第三列数据信号线施加正极性的灰阶信号，第四列数据信号线施加负极性的灰阶信号，……；接着对第三行栅极信号线依次施加栅极扫描信号，并对第一列数据信号线施加正极性的灰阶信号，第二列数据信号线施加负极性的灰阶信号，第三列数据信号线施加正极性的灰阶信号，第四列数据信号线施加负极性的灰阶信号，……；依次完成第一个子电路对应的奇数行栅极信号线的扫描，该过程中，该显示装置中的源极驱动电路依次存储和输出第1/3/5/7行像素点的灰阶信号。然后，对第二行栅极信号线依次施加栅极扫描信号，并对第一列数据信号线施加负极性的灰阶信号，第二列数据信号线施加正极性的灰阶信号，第三列数据信号线施加负极性的灰阶信号，第四列数据信号线施加正极性的灰阶信号，……；接着对第四行栅极信号线依次施加栅极扫描信号，并对第一列数据信号线施加负极性的灰阶信号，第二列数据信号线施加正极性的灰阶信号，第三列数据信号线施加负极性的灰阶信号，第四列数据信号线施加正极性的灰阶信号，……；依次完成第一个子电路对应的偶数行栅极信号线的扫描，该过程中，该显示装置中的源极驱动电路依次存储和输出第2/4/6/8行像素点的灰阶信号。在完成第一子电路对应的栅极信号线的扫描后，对第二子电路对应的栅极信号线进行扫描，具体过程与第一子电路对应的栅极信号线的扫描过程类似，此处不再一一说明。

第二种驱动方式、对于显示装置中任一子电路对应的栅极信号线，先对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号；其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反。

具体的，本驱动方式中，首先对该显示装置的栅极驱动电路中的第一个子电路对应的栅极信号线施加栅极扫描信号，具体为：先对第一个子电路对应的偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加正极性（或负极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对第一个子电路对应的奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加负极性（或正极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号；接着，对第二个子电路对应的栅极信号线施加栅极扫描信号，具体为：先对第二个子电路对应的偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加正极性（或负极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号，再对第二个子电路对应的奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加负极性（或正极性）的灰阶信号且相邻两条数据信号线施加不同极性的灰阶信号；……；依次类推，从而完成该显示装置的驱动。

进一步，该显示装置中的源极驱动电路先依次存储和输出偶数行上像素点的灰阶信号，再依次存储和输出奇数行上像素点的灰阶信号。

针对上述两种驱动方式，在一个图像帧内，显示装置中任一子电路中的不同移位寄存器单元输出的脉冲信号的脉冲持续时间不重叠。

下面结合实施例一，对本发明实施例提供的驱动方法进行说明。

实施例一、本实施例仍以图2所示的栅极驱动电路结构图为例对第一种驱动方式进行说明，其他情况与此类似，此处不再一一列举说明。

图4所示为本实施例的栅极驱动电路的第一个子电路的输入时序图，其他子电路的输入时序图与此类似，此处不再一一列举。图4中包括帧开启信号（STVL信号和STVR信号），其中STVL信号的高电平脉冲输出之后，依次输出CLK1/CLK3/CLK5/CLK7信号的高电平脉冲，以使移位寄存器1/3/5/7产生用于驱动第1/3/5/7行栅极信号线的栅极扫描信号（即奇数行栅极信号线的栅极扫描信号）；STVR信号的高电平脉冲与CLK7信号的高电平脉冲相同，在STVR信号的高电平脉冲输出之后，依次输出CLK2/CLK4/CLK6/CLK8信号的高电平脉冲，以使移位寄存器2/4/6/8产生第2/4/6/8行栅极信号线的栅极扫描信号（即偶数行栅极信号线的栅极扫描信号），图中，STVL信号的高电平脉冲的脉冲持续时间为H1，且产生的时钟控制信号CLK1/CLK3/CLK5/CLK7信号的高电平脉冲的脉冲持续时间也为H1；STVR信号的高电平脉冲的脉冲持续时间为H1，且产生的CLK2/CLK4/CLK6/CLK8信号的高电平脉冲的脉冲持续时间也为H1。

图5所示为本实施例的栅极驱动电路的第一个子电路的输出时序图，图中的G1/G3/G5/G7分别为移位寄存器单元1/3/5/7产生的且施加给相应的奇数行栅极信号线的栅极扫描信号，具体的：在STVL信号高电平脉冲之后依次产生G1/G3/G5/G7，且分别与CLK1/CLK3/CLK5/CLK7信号一一对应；图中的G2/G4/G6/G8分别为移位寄存器单元2/4/6/8产生的且施加给相应的偶数行栅极信号线的栅极扫描信号，具体的：在STVR信号高电平脉冲之后依次产生G2/G4/G6/G8，且分别与CLK2/CLK4/CLK6/CLK8信号一一对应，图中，G1/G3/G5/G7、以及G2/G4/G6/G8的脉冲信号的脉冲持续时间均为H1，且不重叠。

根据图5所示的输出时序图可知，栅极扫描信号的开启顺序为G1→G3→G5→G7→G2→G4→G6→G8→……；为了使显示画面品质更加细腻，在对数据信号线施加灰阶信号时，使任意相邻两个像素的极性相反，液晶显示画面显示的像素数据参见图6所示，图中使用两种不同的填充以区分不同极性的像素数据。为了配合图4和图5所示的GIP驱动时序，相应的需要对源极电路的像素数据存储和输出格式进行调整，具体调整格式参见图7所示，首先依次存储和输出1/3/5/7行的像素数据，接着依次存储和输出2/4/6/8行的像素数据，接着依次存储和输出9/11/13/15行的像素数据，接着依次存储和输出10/12/14/16行的像素数据，……，依次类推。

从图6所示的液晶显示画面显示的像素数据可知，采用本发明实施例提供的栅极驱动电路以及其驱动方法，使得每个像素点所存储和输出的电压极性都与其上下左右相邻的像素的极性相反，即可达到1点翻转的显示效果，从图7所示的数据存储和输出格式可知，采用本发明实施例提供的栅极驱动电路以及其驱动方法，源极输出时，每4个相邻的像素点的所存储和输出的电压极性相同，即源极输出为4点翻转方式，从而大大降低了功耗。

需要说明的是，若每个子电路中均包含4个移位寄存器单元，则实现了源极输出为2点翻转方式，而达到1点翻转的显示效果；若每个子电路中均包含16个移位寄存器单元，则实现了源极输出为8点翻转方式，而达到1点翻转的显示效果；等等。

针对上述两种驱动方式，在一个图像帧内，显示装置中任一子电路中的相邻两个级联的移位寄存器单元输出的脉冲信号的脉冲持续时间具有重叠部分。

优选的，任一子电路中相互级联的两个移位寄存器单元，后一个移位寄存器单元输出的脉冲信号的脉冲持续时间相对于前一个移位寄存器单元输出的脉冲信号的脉冲持续时间具有1/2的脉冲宽度滞后。

在实施中，需要为每一个子电路均配置一对帧开启信号（STVL信号和STVR信号），分别控制用于驱动奇数行栅极信号线的移位寄存器单元的输入时序和用于驱动偶数行栅极信号线的移位寄存器单元的输入时序。

实施例二、本实施例仍以图2所示的栅极驱动电路结构图为例对第一种驱动方式进行说明，其他情况与此类似，此处不再一一列举说明。

本实施例在实施例一的基础上，增加了像素的预充电过程，栅极驱动电路的第一个子电路的输入时序图参见图8所示，其他子电路的输入时序图与此类似，此处不再一一列举。图8中STVL信号的高电平脉冲的脉冲持续时间仍为H1，而产生的时钟控制信号CLK1/CLK3/CLK5/CLK7信号的高电平脉冲的脉冲持续时间为H1+H2，STVR信号的高电平脉冲的脉冲持续时间仍为H1，而产生的CLK2/CLK4/CLK6/CLK8信号的高电平脉冲的脉冲持续时间为H1+H2，即相邻的两个时钟控制信号（如CLK1和CLK3、CLK3和CLK5、CLK5和CLK7、CLK2和CLK4、CLK4和CLK6、CLK6和CLK8、……）间存在H2宽度的交叠部分，以实现对像素的充电过程。

图9所示为本实施例的栅极驱动电路的第一个子电路的输出时序图，由于与实施例一相同，此处不再赘述。

本实施例中的液晶显示画面显示的像素数据、以及源极电路的像素数据存储和输出格式与实施例一相同，具体参见图6和图7，此处不再赘述。

本发明实施例提供的栅极驱动电路在工作时，对于任一子电路连接的栅极信号线，可以先扫描奇数行栅极信号线，再扫描偶数行栅极信号线，也可以先扫描偶数行栅极信号线，再扫描奇数行栅极信号线，使得源极输出为多点翻转模式，而达到1点翻转的显示效果，从而在保证显示品质的前提下，降低了整体功耗。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包含至少一个子电路，所述子电路包含M个移位寄存器单元，每个所述移位寄存器单元用于驱动一条不同的栅极信号线，M为不小于3的正整数，其中：

所述子电路中，用于驱动奇数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连，用于驱动偶数行栅极信号线的移位寄存器单元依次相连且上一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连；

所述驱动奇数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动偶数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号；或者，所述驱动偶数行栅极信号线的移位寄存器单元至少对两条栅极信号线依次施加栅极扫描信号后，所述驱动奇数行栅极信号线的移位寄存器单元对栅极信号线依次施加栅极扫描信号。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路在工作时，对于任一所述子电路：

先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元；或者，

先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元。

3.如权利要求2所述的栅极驱动电路，其特征在于，

所述栅极驱动电路中，用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端与第一帧开启信号相连，和/或，用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端与第二帧开启信号相连；

任一所述子电路中，用于驱动奇数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号；用于驱动偶数行栅极信号线的移位寄存器单元的时钟信号输入端与不同的时钟控制信号相连，且与每个移位寄存器单元相连的时钟控制信号在一个脉冲周期内依次输出，以使用于驱动奇数行栅极信号线的移位寄存器单元依次产生栅极扫描信号。

4.如权利要求2所述的栅极驱动电路，其特征在于，所述上一个子电路中最后一个开启的移位寄存器单元的输出端与下一个子电路中第一个开启的移位寄存器单元的输入端相连，具体为：

若先开启用于驱动奇数行栅极信号线的移位寄存器单元再开启用于驱动偶数行栅极信号线的移位寄存器单元的方式，则：上一个子电路中用于驱动最后一条偶数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条奇数行栅极信号线的移位寄存器单元的输入端相连；

若先开启用于驱动偶数行栅极信号线的移位寄存器单元再开启用于驱动奇数行栅极信号线的移位寄存器单元的方式，则：上一个子电路中用于驱动最后一条奇数行栅极信号线的移位寄存器单元的输出端与下一个子电路中用于驱动第一条偶数行栅极信号线的移位寄存器单元的输入端相连。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路包括至少两个子电路，上一个子电路中最后一个开启的移位寄存器单元的输出端与下一个子电路中第一个开启的移位寄存器单元的输入端相连。

6.一种阵列基板，其特征在于，所述阵列基板包括如权利要求1～5任一项所述的栅极驱动电路。

7.如权利要求6所述的阵列基板，其特征在于，所述栅极驱动电路中，用于驱动奇数行栅极信号线的所有移位寄存器单元位于所述栅极信号线所在区域的一侧，用于驱动偶数行栅极信号线的所有移位寄存器单元位于所述栅极信号线所在区域的另一侧。

8.一种显示装置，其特征在于，所述显示装置包括如权利要求6～7任一项所述的阵列基板。

9.一种如权利要求8所述的显示装置的驱动方法，其特征在于，所述驱动方法包括：

对于所述显示装置的栅极驱动电路中任一子电路连接的栅极信号线，先对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反；或者，

对于所述显示装置的栅极驱动电路中任一子电路连接的栅极信号线，先对偶数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，再对奇数行栅极信号线依次施加栅极扫描信号，并对同一条数据信号线施加相同极性的灰阶信号且任意相邻两条数据信号线施加不同极性的灰阶信号，其中，任意相邻的奇数行栅极信号线和偶数行栅极信号线扫描时，对同一条数据信号线施加的灰阶信号的极性相反。

10.如权利要求9所述的驱动方法，其特征在于，对于所述显示装置中任一子电路连接的栅极信号线，所述驱动方法还包括：

若先对奇数行栅极信号线依次施加栅极扫描信号，再对偶数行栅极信号线依次施加栅极扫描信号，则所述显示装置中的源极驱动电路先依次存储奇数行上像素点的灰阶信号，再依次存储偶数行上像素点的灰阶信号；

若先对偶数行栅极信号线依次施加栅极扫描信号，再对奇数行栅极信号线依次施加栅极扫描信号，则所述显示装置中的源极驱动电路先依次存储偶数行上像素点的灰阶信号，再依次存储奇数行上像素点的灰阶信号。

11.如权利要求9或10所述的驱动方法，其特征在于，

在一个图像帧内，所述显示装置的栅极驱动电路的任一子电路中的不同移位寄存器单元输出的脉冲信号的脉冲持续时间不重叠；或者，

在一个图像帧内，所述显示装置的栅极驱动电路的任一子电路中相邻两个级联的移位寄存器单元输出的脉冲信号的脉冲持续时间具有重叠部分。

Images