CN101485089B - 电子电路及其方法 - Google Patents

电子电路及其方法 Download PDF

Info

Publication number
CN101485089B
CN101485089B CN2007800252636A CN200780025263A CN101485089B CN 101485089 B CN101485089 B CN 101485089B CN 2007800252636 A CN2007800252636 A CN 2007800252636A CN 200780025263 A CN200780025263 A CN 200780025263A CN 101485089 B CN101485089 B CN 101485089B
Authority
CN
China
Prior art keywords
module
condition
signal
pvt
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800252636A
Other languages
English (en)
Other versions
CN101485089A (zh
Inventor
安迪·C·尼格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN101485089A publication Critical patent/CN101485089A/zh
Application granted granted Critical
Publication of CN101485089B publication Critical patent/CN101485089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

电子电路包括功能模块(10)、条件信令模块(20)、参考模块(30)和控制模块(40)。条件信令模块(20)生成指示信号(Imeas),用来指示功能模块(10)的本地PVT条件。PVT条件包括与模块相关的条件集,包括以下至少一项:向所述模块提供的电压、所述模块所占据的区域内的温度以及与所述区域相关的处理条件。参考模块(30)生成参考信号(Iref),其具有基本上独立于所述PVT条件的值。控制电路(40)比较指示信号(Imeas)与参考信号(Iref),并且为功能模块生成控制信号(pvt<1>...pvt<n>)。

Description

电子电路及其方法
技术领域
背景技术
在集成电路制造过程中,根据集成电路区域上工艺参数的不同(工艺边角变化),集成电路的不同部分可能表现出不同的性能。同样,性能可能因为供电电压和温度的本地变化而有所不同。特别地,所述变化可能影响所涉及的组件的时序。特别是对于高速电路,这将导致故障,或者集成电路必须被设计成运行在明显更低的速度上以便顾及最坏情况。现代科技中的集成电路可能有各种各样的源自不同电压域的接口(例如,单一集成电路中可以使用3.3V,2.5V,1.8V,1.2V输入/输出供电电压),使得问题更为复杂。
US6556022描述了一种方法和装置,为所述本地参数变化的结果提供补偿。为了检测不同位置处的性能参数变化,本地参数检测器被放置在不同的位置。
一个位置被选作参考位置,而其它位置被选作目标位置。参考位置被用作确定参考参数值,其指示在参考位置的所述参数值,而每个目标位置把它的本地参数值与参考参数值进行比较。参数值是电流编码的,并且参考参数值被发送到其它位置以进行比较。在目标位置的比较生成校正信号,对多个位置之间的参数值的差异进行补偿。参数补偿用于减少在分布位置之间的性能偏移。
每个电压域不得不由单独的参考电路供电,这是已知设备的缺点。
发明内容
本发明的目的在于提供一个集成电路和方法,使得单一参考源就足够用。
本发明的装置和方法与本申请中的权利要求1和权利要求9所要求保护的一致。
在根据本发明的集成电路中,参考源提供具有基本上独立于所述PVT条件的数值的参考信号。发明人认识到,在已知设备中,每个参考源仅仅提供适用于工作在相同电压域的电路组件的参考信号。对于工作在其他电压域的电路,不得不生成单独的参考信号。原因在于PVT条件的变化将会引起依赖于供电电压域的参考信号的不同变化。
在根据本发明的设备和方法中,单一参考信号源就足够用。
虽然本发明可用于整个电路使用公共供电电压的应用,但是它尤其适用于包括许多由互不相同的供电电压供电的区域、并且每一个均有信号调节模块的集成电路应用。这样,那些区域中的每一个控制电路可以使用由相同参考模块提供的参考信号。对于每个电压域,单一的控制电路就足够用。但是,每个域中亦或可能出现不止一个控制电路。
具有使用相互不同的工作电压的各种接口的集成电路中尤其会出现不同的供电电压。因此,本发明尤其与内含功能模块是输入/输出电路的应用相关。
在一个实施例中,条件信令模块和控制电路与ESD保护电路结合在输入/输出环中。通过把两个功能结合在相同的区域(ESD保护电路和PVT补偿电路),允许在沿着电路***分布的相同地方实现相对强的功能。
应该理解,虽然术语集成电路在整个说明书中使用,但是本发明同样适用于通过集成电路集群实现的电子电路,即包括共享封装中的各种集成电路的封装***。
附图说明
参考附图详细描述这些方面和其它方面。
图1示意性地示出了根据本发明的集成电路,
图2示出了图1的电路中使用的功能模块的示例,
图3示出了图1的电路中使用的条件信令模块的示例,
图4示出了图1的电路中使用的控制电路的示例,
图5示出了图1的电路中使用的参考模块的示例。
具体实施方式
图1示意性地示出了根据本发明的集成电路。集成电路包括多个功能模块10。在所示的实施例中,至少有一个包括输出模块11a,…,11d。其它功能模块包括输入模块、数据处理模块和数据存储模块。功能模块本地的集成电路包括用于生成指示本地PVT条件的指示信号的模块20。PVT条件包括与模块相关的条件集,该条件集包括以下至少一个:向所述模块供电的电压、所述模块所占据的区域内的温度、以及与所述区域相关的处理条件。
集成电路包括用于生成参考信号的参考模块30,该参考信号具有基本上独立于所述PVT条件的数值。
控制电路40将指示信号和参考信号进行比较,并且为功能模块生成控制信号。
图2更具体地示出了功能模块10的示例。该示例中的功能模块10是输入/输出模块。输入/输出模块10包括输入部分11和耦合到输入/输出焊盘17的输出部分12。例如,输入部分11包括标准输入缓冲器,这里不进行详细描述。
输出部分包括预驱动器级13和由预驱动器级控制的多个输出缓冲器部分16a,…,16n。多个输出缓冲器部分中的一个16a可能永久处于激活状态。预驱动器级13具有用来选择性地激活其它输出缓冲器部分16b,…,16n的开关组14,该选择性激活以控制输入15处接收到的PVT编码为依据。例如,在输出缓冲器部分16a只提供相对低的输出电流的PVT条件下,一个或更多个其它输出缓冲器部分可以被激活,以使预定电流到达输入/输出焊盘17。输出缓冲器部分的数目可以依据条件范围进行选取,在此条件范围下设计的电路是可工作的并且具有所需的工作精度。输出缓冲器16a,…,16n可以被设计为提供彼此基本上相同的输出电流。备选地,它们可以被设计为提供彼此不同的输出电流。在一个实施例中,每个后续输出缓冲器被设置用于提供其前级的输出电流的一半。应该相应地提供用于控制预驱动器级的PVT码。
图3更具体地示出了用来生成指示信号Imeas的条件信令模块20,该指示信号指示功能模块10本地的PVT条件。条件信令模块包括第一可控电流源21和第二可控电流源22,第一可控电流源21具有第一导电类型并提供取决于本地PVT条件的第一电流In,第二可控电流源22具有第二导电类型并提供取决于本地PVT条件的第二电流Ip。使用电流镜23把电流In和Ip相加,提供指示信号Imeas。在所示的实施例中,可控电流源21和22分别是NMOS和PMOS晶体管。但是本领域的技术人员很清楚,根据所使用的技术可以使用不同类型的电流源。例如在一个实施例中,只使用单一导电类型的器件,例如在早先申请的欧洲专利申请05108653.6和05109354.0中所描述。在图3所示的实施例中,可控电流源21和22的控制电压Vgn和Vgp是由耦合到电源线Vdd和Vss的分压器24所提供的。备选地,集成电路上可用的独立的供电电路可用于控制可控电流源21、22。
图4更具体地示出了控制电路40,其用于比较指示信号Imeas和参考信号Iref,并且为功能模块生成控制信号pvt<1>,…,pvt<n>。控制电路包括第一和第二互为补充的电流镜块41和42。第一电流镜块41一次或多次复制参考电流Iref。第二电流镜块42提供通过缩放因子a1,…,an进行缩放的指示信号Imeas的副本。每一个控制信号pvt<1>,…,pvt<n>是二进制信号,代表参考电流Iref的副本与指示信号Imeas的缩放副本之间的差别。根据指示信号Imeas的值,一个或更多个控制信号pvt<1>,…,pvt<n>将被断言(assert),致使功能模块10中更强或更弱的补偿。在这个实施例中,控制信号是以数字形式来表示的,例如以一个或更多个信号分量的集合来表示,其中信号分量具有预定个数的值中的一个。这为功能模块10提供了任意的精确控制。不仅如此,控制信号还可以是模拟信号。这允许仅仅通过一条或两条信号线进行相当精确的补偿。
图5更具体地示出了用于生成参考信号Iref的参考模块30,该参考信号具有基本上独立于所述PVT条件的值。特别地,参考信号是电流。已经发现电流信号最适合这种情况,因为它在参考模块30与功能模块10之间的长距离传输过程中衰减较少。
在所示的实施例中,参考模块30具有第一和第二PVT条件敏感元件31、32,用来根据所述本地PVT条件和所提供的电流Iref而提供第一和第二电压V1、V2。条件敏感元件31、32的电压对PVT条件具有互不相同的依赖性,而且参考模块具有比较模块33,用来控制电流源34响应于温度敏感元件之间的电压差V1-V2而提供电流Iref。电流源34也提供电流I1+I2的副本作为参考信号Iref。
在所示实施例中,第一条件敏感元件包括二极管31a和阻值为R2的电阻器31b,两者并联在一起。工作过程中二极管31a上的电压随温度降低,例如以2毫伏/摄氏度降低。电流源提供的电流I1被分为通过二极管31a的第一分量I1a和通过电阻器31b的第二分量I1b。本地PVT条件确定如何分配电流。例如,如果温度T增大,那么电流I1中通过二极管31a的一部分I1a将会增加。第二条件敏感元件包括二极管32a与阻值为R1的电阻器32c的串联设置,并与阻值为R2的电阻器32b并联在一起。由于串联电阻器32c的存在,通过所述串联设置的分量I2a稍小于没有串联电阻器32c的情况。二极管32a与电阻器32c的串联设置上的电压也随温度降低,但是程度较小,因为串联电阻器32c上的电压是随温度升高的。通过元件31a和32a的电流是与绝对温度成比例的,而电压V1=V2随着温度降低,从而电流I1b和I2b也随温度降低。I1+I2之和基本上独立于过程、温度和供电电压的变化,并且表示用于功能模块10的PVT补偿的参考信号。在实际实现中,并联电阻器31b、32b的阻值R2是500千欧,串联电阻器31c的阻值R1是60千欧。在这个实际实现中,二极管31a、32a的宽度比是从1到8。
转回到图1,其中示出的集成电路包括两个或更多个由相互不同的供电电压(Vdd1,Vdd2)供电的区域。分别含有第一和第二输入/输出焊盘10A、10B的区域分别包括条件信令模块20A、20B和控制电路40A、40B。这些区域的控制电路40A、40B使用由相同参考模块(30)提供的参考信号Iref。
在优选实施例中,参考模块30被提供有最低可用供电电压。例如,集成电路可能有针对各种输入/输出电路或其它功能模块的不同供电电压,例如1.2V、1.5V、1.8V、2.5V、3.3V。在这种情况下,优选的参考模块供电电压是1.2V。
这就是说,本发明的保护范围不仅限于这里的具体描述。部分***可能通过硬件实现、软件实现或两者兼而有之。本发明的保护范围同样不仅限于权利要求中的参考数字。“包含”一词并不排除在权利要求中提到的其它部分。“某个/一个”一词并不排除多个该元件。本发明的构成方式既可以通过专用硬件形式实现又可以通过已编程的通用处理器实现。本发明在于每个新的特征或者特征的结合。

Claims (8)

1.一种电子电路,包括:
-功能模块(10),
-条件信令模块(20),用来生成指示信号(Imeas),该指示信号指示功能模块的本地PVT条件,所述PVT条件包括与所述功能模块相关的条件集,包括以下至少一项:向所述功能模块提供的电压、所述功能模块所占据的区域内的温度以及与所述区域相关的处理条件,
-参考模块(30),用来生成参考信号(Iref),该参考信号具有基本上独立于所述PVT条件的值,
-控制电路(40),用来比较指示信号(Imeas)与参考信号(Iref),并且为功能模块生成控制信号,
其中,参考模块(30)具有第一PVT条件敏感元件(31),用来根据所述本地PVT条件和所提供的第一电流(I1)而提供第一电压(V1),以及具有第二PVT条件敏感元件(32),用来根据所述本地PVT条件和所提供的第二电流(I2)而提供第二电压(V2),
第一电压(V1)对PVT条件具有的依赖性与第二电压(V2)对PVT条件具有的依赖性相互不同,
而且所述参考模块(30)还具有差分放大器模块(33),用来控制提供第一电流(I1)与第二电流(I2)的电流源(34),从而最小化由第一PVT条件敏感元件(31)提供的第一电压(V1)与由第二PVT条件敏感元件(32)提供的第二电压(V2)之间的差(V1-V2),
电流源(34)提供第一电流(I1)与第二电流(I2)之和的副本作为参考信号(Iref)。
2.根据权利要求1所述的电子电路,包括两个或更多个由相互不同的供电电压(Vdd1,Vdd2)供电的区域,每个区域包括条件信令模块(20A,20B)和控制电路(40A,40B),这些区域的控制电路都使用由相同参考模块(30)提供的参考信号(Iref)。
3.根据权利要求2所述的电子电路,其特征在于向参考模块(30)提供最低可用供电电压。
4.根据权利要求1所述的电子电路,其中,功能模块(10)是输入/输出电路。
5.根据权利要求2所述的电子电路,其中,条件信令模块(20)和控制电路(40)与ESD保护电路结合在输入/输出环中。
6.根据权利要求1所述的电子电路,其中,控制信号以数字形式来表示。
7.根据权利要求1所述的电子电路,其中,参考信号(Iref)是电流信号。
8.一种使用如权利要求1所述电子电路的方法,包括:
-生成用来指示功能模块的本地PVT条件的指示信号,PVT条件表示与所述功能模块相关的条件集,包括以下至少一项:向所述功能模块提供的电压、所述功能模块所占据的区域内的温度以及与所述区域相关的处理条件;
-生成具有基本上独立于所述PVT条件的值的参考信号;
-比较指示信号与参考信号;以及
-为功能模块生成控制信号。
CN2007800252636A 2006-05-05 2007-05-02 电子电路及其方法 Active CN101485089B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06300442 2006-05-05
EP06300442.8 2006-05-05
PCT/IB2007/051630 WO2007129259A2 (en) 2006-05-05 2007-05-02 Electronic circuit and method therefor

Publications (2)

Publication Number Publication Date
CN101485089A CN101485089A (zh) 2009-07-15
CN101485089B true CN101485089B (zh) 2012-11-28

Family

ID=38565902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800252636A Active CN101485089B (zh) 2006-05-05 2007-05-02 电子电路及其方法

Country Status (5)

Country Link
US (1) US8106705B2 (zh)
EP (1) EP2020084A2 (zh)
JP (1) JP5096459B2 (zh)
CN (1) CN101485089B (zh)
WO (1) WO2007129259A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473437B (zh) 2006-06-20 2011-01-12 Nxp股份有限公司 集成电路以及采用该集成电路的装置
GB2484442B (en) * 2009-07-28 2013-12-25 Skyworks Solutions Inc Process, voltage, and temperature sensor
US8384468B2 (en) * 2009-11-03 2013-02-26 Stmicroelectronics International N.V. Multi-supply voltage compatible I/O ring

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691127A (en) * 1984-12-05 1987-09-01 U.S. Philips Corporation Adaptive electronic buffer system having consistent operating characteristics
US5047670A (en) * 1988-05-25 1991-09-10 Texas Instruments Incorporated BiCMOS TTL input buffer
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
US6690192B1 (en) * 2002-10-16 2004-02-10 Pericom Semiconductor Corp. Current-compensated CMOS output buffer adjusting edge rate for process, temperature, and Vcc variations
US6903601B1 (en) * 2003-08-14 2005-06-07 National Semiconductor Corporation Reference voltage generator for biasing a MOSFET with a constant ratio of transconductance and drain current
CN101485088A (zh) * 2006-05-03 2009-07-15 皇家飞利浦电子股份有限公司 甚低功率的模拟补偿电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146513B2 (ja) * 1991-05-21 2001-03-19 日本電気株式会社 半導体集積回路装置
JP3106555B2 (ja) * 1991-06-28 2000-11-06 スズキ株式会社 自動二輪車
AUPN732395A0 (en) * 1995-12-22 1996-01-25 Xenotech Research Pty Ltd Image conversion and encoding techniques
JPH1022742A (ja) * 1996-07-02 1998-01-23 Fujitsu Ltd 半導体集積回路装置
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
IT1303209B1 (it) * 1998-12-03 2000-10-30 Cselt Centro Studi Lab Telecom Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos
US6380758B1 (en) * 2000-09-29 2002-04-30 Intel Corporation Impedance control for wide range loaded signals using distributed methodology
US6556022B2 (en) * 2001-06-29 2003-04-29 Intel Corporation Method and apparatus for local parameter variation compensation
JP2003173213A (ja) * 2001-12-06 2003-06-20 Seiko Epson Corp バイアス電圧発生回路、半導体装置、cmos基準電圧発生回路及び電源監視回路
US6670821B2 (en) * 2002-01-02 2003-12-30 Broadcom Corporation Methods and systems for sensing and compensating for process, voltage, temperature, and load variations
US7524108B2 (en) * 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US6856173B1 (en) * 2003-09-05 2005-02-15 Freescale Semiconductor, Inc. Multiplexing of digital signals at multiple supply voltages in an integrated circuit
US7218169B2 (en) * 2003-12-23 2007-05-15 Agere Syatems Inc. Reference compensation circuit
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
WO2007034384A2 (en) 2005-09-20 2007-03-29 Nxp B.V. Single threshold and single conductivity type logic
WO2007042970A1 (en) 2005-10-07 2007-04-19 Nxp B.V. Single threshold and single conductivity type amplifier/buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691127A (en) * 1984-12-05 1987-09-01 U.S. Philips Corporation Adaptive electronic buffer system having consistent operating characteristics
US5047670A (en) * 1988-05-25 1991-09-10 Texas Instruments Incorporated BiCMOS TTL input buffer
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
US6690192B1 (en) * 2002-10-16 2004-02-10 Pericom Semiconductor Corp. Current-compensated CMOS output buffer adjusting edge rate for process, temperature, and Vcc variations
US6903601B1 (en) * 2003-08-14 2005-06-07 National Semiconductor Corporation Reference voltage generator for biasing a MOSFET with a constant ratio of transconductance and drain current
CN101485088A (zh) * 2006-05-03 2009-07-15 皇家飞利浦电子股份有限公司 甚低功率的模拟补偿电路

Also Published As

Publication number Publication date
WO2007129259A3 (en) 2008-01-10
CN101485089A (zh) 2009-07-15
US8106705B2 (en) 2012-01-31
JP5096459B2 (ja) 2012-12-12
JP2009536491A (ja) 2009-10-08
EP2020084A2 (en) 2009-02-04
US20090189649A1 (en) 2009-07-30
WO2007129259A2 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100301368B1 (ko) 파워온리셋회로
JP2000112548A (ja) 基準電圧発生回路
US6429726B1 (en) Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6525587B2 (en) Semiconductor integrated circuit device including a clock synchronous type logical processing circuit
JPH07143108A (ja) データ通信回路
US8111058B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
US7940102B2 (en) Edge rate control for I2C bus applications
KR100566302B1 (ko) 파워업 신호 발생 장치
CN101485089B (zh) 电子电路及其方法
KR20140079008A (ko) 파워 온 리셋 회로
US5650973A (en) PCMCIA power multiplexer integrated circuit with programmable decode
JP5482961B2 (ja) 半導体集積回路および半導体物理量センサ装置
KR100949131B1 (ko) 반도체 집적 회로
EP2957985B1 (en) Control circuit and control system
JP2000183717A (ja) 半導体装置
US20040071031A1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
KR101783484B1 (ko) 가변 저항 회로를 구비한 반도체 집적 회로
KR20150115731A (ko) 고속 입출력 패드를 위한 바이어스 전압 생성 회로
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR100903273B1 (ko) 반도체 소자의 전압 스위치 회로
KR100929652B1 (ko) 전압 분배기
US7482711B2 (en) Auxiliary power switching arrangement for PCI Express, PC&#39;s and similar applications
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US20190079550A1 (en) Devices and methods for dynamic overvoltage protection in regulators
Morrissey et al. A multi-channel CCD clock driver ASIC for space-based applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: WEIERJI LOGIC CORPORATION

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20100901

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, HOLLAND TO: CALIFORNIA, UNITED STATES

TA01 Transfer of patent application right

Effective date of registration: 20100901

Address after: California, USA

Applicant after: Vilge Logic

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

ASS Succession or assignment of patent right

Owner name: SYNOPSYS INC.

Free format text: FORMER OWNER: WEI ERJI LOGIC CO.

Effective date: 20111229

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111229

Address after: California, USA

Applicant after: Synopsys Inc.

Address before: California, USA

Applicant before: Vilge Logic

C14 Grant of patent or utility model
GR01 Patent grant