KR20140079008A - 파워 온 리셋 회로 - Google Patents

파워 온 리셋 회로 Download PDF

Info

Publication number
KR20140079008A
KR20140079008A KR1020120148432A KR20120148432A KR20140079008A KR 20140079008 A KR20140079008 A KR 20140079008A KR 1020120148432 A KR1020120148432 A KR 1020120148432A KR 20120148432 A KR20120148432 A KR 20120148432A KR 20140079008 A KR20140079008 A KR 20140079008A
Authority
KR
South Korea
Prior art keywords
voltage
bod
por
comparator
circuit
Prior art date
Application number
KR1020120148432A
Other languages
English (en)
Inventor
백현
고주열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120148432A priority Critical patent/KR20140079008A/ko
Priority to JP2013144760A priority patent/JP2014121084A/ja
Priority to US13/957,382 priority patent/US8766679B1/en
Publication of KR20140079008A publication Critical patent/KR20140079008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 POR 회로에 관한 것이다.
본 발명에 따른 POR 회로는, 전원으로부터 공급된 전압에 따라 회로에 흐르는 전류의 비를 조절하는 전류 미러 회로; 전류 미러 회로의 출력에 따라 구동되어 POR 신호를 출력하는 인버터; 전류 미러 회로와 전기적으로 연결되며, 전원으로부터의 공급 전압과 기준 전압을 비교하여, 비교 결과에 따라 대응하는 전압 신호를 출력하는 BOD(Brown out detection) 비교기; BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR을 다시 동작시키는 BOD 제어 스위치; 및 전류 미러 회로 내에 설치되며, 상기 BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR의 전류를 제어 및 공급하는 전류 제어 스위치를 포함한다.
이와 같은 본 발명에 의하면, 일반 POR 회로에 BOD 회로를 부가하여 전력 소모가 작은 POR 회로를 구현함으로써, POR에서 소모되는 전력을 최소화할 수 있고, 이에 따라 저전력 IC의 설계를 가능하게 한다.

Description

파워 온 리셋 회로{Power on reset(POR) circuit}
본 발명은 집적회로(IC) 등에 채용되는 파워 온 리셋(Power on reset) 회로에 관한 것으로서, 특히 슬립(sleep) 모드가 필요한 회로나 저전력 소모를 요구하는 IC에도 사용할 수 있는 파워 온 리셋 회로에 관한 것이다.
파워 온 리셋(power on reset;이하 'POR'로 약칭함) 회로는 디지털 회로가 포함되는 IC에 필요한 회로이다. 디지털 블록은 전원(VDD)이 인가되면서 자동으로 온(ON)되는 것이 아닌 일정한 펄스의 입력으로 디지털 블록에 저장된 데이터를 리셋시키는 구조가 필요하다. 이를 위해 전원(VDD)이 인가되고 일정 시간의 지연 후, 펄스의 입력이 필요하다. 하지만 POR의 경우 항상 전류의 소모가 필요하고 이는 슬립(sleep) 모드가 필요한 회로 또는 전력소모가 적어야 하는 회로에서 사용하기 어려운 단점이 있다.
도 1은 종래 POR 회로의 일 예를 보여주는 도면이다.
도 1을 참조하면, 종래 POR 회로는 전류 미러 회로(110), 인버터(120), 그리고 지연 커패시터(130)로 구성되어 있다.
전원으로서의 VDD가 인가되면 전류 미러 회로(110)를 통해 전류의 비를 조절하여 전류 IA를 작게 미러링(mirroring)한다. 그리고 작은 IA 전류는 지연 커패시터를 충전하고 "Point A"의 전압은 VDD에 비해 지연된 전압을 얻게 된다. 이는 인버터(120)를 통해 VDD보다 지연된 펄스를 얻을 수 있다. 도 2는 이상에 대한 시뮬레이션 결과를 보여주는 도면이다.
그런데, 이상과 같은 종래 POR 회로의 경우, 전류 미러 회로(110)가 항상 동작하고 있기 때문에 전력 소모가 상당히 크다. 또한, 그와 같이 전류 미러 회로 (110)가 항상 동작하고 있기 때문에 슬립 모드(sleep mode)가 필요한 경우나 저전력을 필요로 하는 IC의 경우에는 사용하기 힘든 단점이 있다.
한국 공개특허공보 10-2010-0071603 일본 공개특허공보 특개2007-228095
본 발명은 상기와 같은 사항을 감안하여 창출된 것으로서, 일반 POR 회로에 BOD(Brown out detection) 회로를 부가하여 전력 소모가 작은 POR 회로를 구현함으로써 슬립(sleep) 모드가 필요한 회로나 저전력 소모를 요구하는 IC에도 사용가능한 POR 회로를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 POR 회로는,
전원으로부터 공급된 전압에 따라 회로에 흐르는 전류의 비를 조절하는 전류 미러 회로;
상기 전류 미러 회로와 전기적으로 연결되며, 상기 전류 미러 회로의 출력에 따라 구동되어 POR 신호를 출력하는 인버터;
상기 전류 미러 회로와 전기적으로 연결되며, 전원으로부터의 공급 전압과 기준 전압을 비교하여, 비교 결과에 따라 대응하는 전압 신호를 출력하는 BOD(Brown out detection) 비교기;
상기 BOD 비교기의 출력단과 전기적으로 연결되며, 상기 BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR을 다시 동작시키는 BOD 제어 스위치; 및
상기 전류 미러 회로 내에 설치되며, 상기 BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR의 전류를 제어 및 공급하는 전류 제어 스위치를 포함하는 점에 그 특징이 있다.
여기서, 상기 BOD 비교기는 연산 증폭기(OP Amp)로 구성될 수 있다.
또한, 상기 BOD 비교기의 일측 입력단자에는 BGR(bandgap reference)의 기준 전압이 입력되고, 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성될 수 있다.
이때, 바람직하게는 상기 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성되되, 공급 전원(VDD)으로부터의 전압이 저항을 통해 분할된 전압이 입력되도록 구성된다.
또한, 상기 BOD 비교기는 공급 전원(VDD)으로부터의 입력전압이 BGR(bandgap reference)의 기준 전압보다 낮을 경우 0V(zero voltage)를 출력하도록 구성될 수 있다.
또한, 상기 BOD 비교기는 공급 전원(VDD)으로부터의 입력전압이 BGR(bandgap reference)의 기준 전압 이상일 경우, 출력으로 하이 전압(high voltage)을 유지하도록 구성될 수 있다.
또한, 상기 BOD 제어 스위치는 반도체 스위칭 소자로 구성될 수 있다.
이때, 상기 반도체 스위칭 소자는 바람직하게는 P채널형 MOSFET으로 구성된다.
또한, 상기 전류 제어 스위치는 반도체 스위칭 소자로 구성될 수 있다.
이때, 상기 반도체 스위칭 소자는 바람직하게는 P채널형 MOSFET으로 구성된다.
이와 같은 본 발명에 의하면, 일반 POR 회로에 BOD(Brown out detection) 회로를 부가하여 전력 소모가 작은 POR 회로를 구현함으로써, POR에서 소모되는 전력을 최소화할 수 있고, 이에 따라 저전력 IC의 설계를 가능하게 한다.
도 1은 종래 POR 회로의 일 예를 보여주는 도면.
도 2는 도 1의 POR 회로에서의 전원(VDD)에 대한 전류 및 POR 출력에 대한 시뮬레이션 결과를 보여주는 도면.
도 3은 본 발명의 실시 예에 따른 POR 회로의 구성을 보여주는 도면.
도 4는 본 발명에 따른 POR 회로에 VDD가 일정하게 공급되고 있을 때의 POR 출력과 전류의 시뮬레이션 결과를 보여주는 도면.
도 5는 본 발명에 따른 POR 회로에서 VDD가 일정값 이하로 떨어졌을 때의 POR 출력과 전류의 시뮬레이션 결과를 보여주는 도면.
도 6은 종래 방식의 POR 회로와 본 발명에 따른 POR 회로에서의 소모되는 전류에 대한 시뮬레이션 결과를 보여주는 도면.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 3은 본 발명의 실시 예에 따른 POR 회로의 구성을 보여주는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 POR 회로는 전류 미러 회로 (310), 인버터(320), BOD(Brown out detection) 비교기(330), BOD 제어 스위치 (340), 전류 제어 스위치(350)를 포함하여 구성된다.
상기 전류 미러 회로(310)는 전원(VDD)으로부터 공급된 전압에 따라 회로에 흐르는 전류의 비를 조절한다.
상기 인버터(320)는 상기 전류 미러 회로(310)와 전기적으로 연결되며, 상기 전류 미러 회로(310)의 출력에 따라 구동되어 POR 신호를 출력한다.
상기 BOD(Brown out detection) 비교기(330)는 상기 전류 미러 회로(110)와 전기적으로 연결되며, 전원(VDD)으로부터의 공급 전압과 기준 전압을 비교하여, 비교 결과에 따라 대응하는 전압 신호를 출력한다.
여기서, 상기 BOD 비교기(330)는 연산 증폭기(OP Amp)로 구성될 수 있다.
또한, 상기 BOD 비교기(330)의 일측 입력단자에는 BGR(bandgap reference)의 기준 전압이 입력되고, 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성될 수 있다.
이때, 바람직하게는 상기 BOD 비교기(330)의 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성되되, 공급 전원(VDD)으로부터의 전압이, 도시된 바와 같이, 저항을 통해 분할된(분배된) 전압이 입력되도록 구성된다.
또한, 상기 BOD 비교기(330)는 공급 전원(VDD)으로부터의 입력전압이 BGR의 기준 전압보다 낮을 경우 0V(zero voltage)를 출력하도록 구성될 수 있다.
또한, 상기 BOD 비교기(330)는 공급 전원(VDD)으로부터의 입력전압이 BGR의 기준 전압 이상일 경우, 출력으로 하이 전압(high voltage)을 유지하도록 구성될 수 있다.
상기 BOD 제어 스위치(340)는 상기 BOD 비교기(330)의 출력단과 전기적으로 연결되며, 상기 BOD 비교기(330)의 출력이 0V(zero voltage)일 때 구동되어 POR을 다시 동작시키는 역할을 한다. 여기서, 이와 같은 BOD 제어 스위치(340)는 반도체 스위칭 소자로 구성될 수 있다. 이때, 반도체 스위칭 소자는 바람직하게는 P채널형 MOSFET으로 구성된다.
전류 제어 스위치(350)는 상기 전류 미러 회로(310) 내에 설치되며, 상기 BOD 비교기(330)의 출력이 0V(zero voltage)일 때 구동되어 POR의 전류를 제어 및 공급하는 역할을 한다. 여기서, 이러한 전류 제어 스위치(350)는 상기 BOD 제어 스위치(340)와 마찬가지로 반도체 스위칭 소자로 구성될 수 있다. 이때, 역시 반도체 스위칭 소자는 바람직하게는 P채널형 MOSFET으로 구성된다.
그러면, 이상과 같은 구성을 갖는 본 발명에 따른 POR 회로의 동작에 대하여 간략히 설명해 보기로 한다.
전술한 바와 같이, 본 발명에 따른 POR 회로는 크게 POR(Power on Reset)회로 부분과 BOD(Brown out Detection) 회로 부분으로 구성되어 있다. POR 회로 부분이 전원이 인가될 때 동작하는 것이라면, BOD 회로 부분은 동작 중에 불안정한 전원이 입력되었을 경우 강제로 리셋시킬 수 있는 회로이다. 상기 BOD 회로 부분은 전술한 바와 같이, 연산 증폭기(OP amp)를 이용한 BOD 비교기(330)로 구성되고, BOD 비교기(330)의 일측 입력단자로는 BGR의 기준 전압(reference voltage)이 입력되고, 타측 입력단자로는 VDD가 저항을 통해 분배된 전압이 입력된다.
이상과 같은 상황에서, 만일 VDD가 흔들리면서 BGR 기준 전압보다 낮게 BOD 비교기(330)로 입력되면, BOD 비교기(330)는 출력단자를 통해 0V(zero voltage)를 출력하게 된다. 이에 따라, BOD 비교기(330)의 출력단자에 게이트 단자가 연결되어 있는 BOD 제어 스위치(340)(PMOS)가 강제로 구동되어(즉, 스위치 온되어), POR을 다시 동작시키게 된다.
VDD 전압이 일정하게 공급되고 있을 경우, BOD 비교기(330)는 동작하지 않고, BOD 비교기(330)의 출력은 하이 전압(High voltage)으로 유지된다. 따라서, 전류 미러 회로(310) 내에 설치되어 있는 전류 제어 스위치(350)(PMOS)는 오프 (OFF) 상태로 유지되고, 그 결과 전류 미러 회로(310) 내의 전류의 흐름을 차단하여 전류 미러 회로(310)의 동작 중의 전력 소모를 방지하게 된다. 이는 결국 BOD의 출력을 이용하여 저전력 소모 POR의 설계가 가능함을 의미한다.
VDD 전압이 일정값 이하로(즉, BGR 기준 전압 이하로) 공급되면, BOD 비교기 (330)의 출력단자를 통해 0V가 출력된다. 이에 따라 전류 미러 회로(310) 내의 전류 제어 스위치(350)(PMOS)가 구동되어(즉, 스위치 온되어) 전류 미러 회로(310)에 전류를 공급한다.
한편, 도 4는 본 발명에 따른 POR 회로에 VDD가 일정하게 공급되고 있을 때의 POR 출력과 전류의 시뮬레이션 결과를 보여주는 도면이고, 도 5는 본 발명에 따른 POR 회로에서 VDD가 일정값 이하로 떨어졌을 때의 POR 출력과 전류의 시뮬레이션 결과를 보여주는 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 POR 회로에 있어서는 VDD가 일정하게 공급되고 있을 때, 전술한 바와 같이 BOD 비교기(330)의 출력이 하이 전압 상태를 유지하고 있음에 따라 BOD 제어 스위치(340) 및 전류 제어 스위치(350)가 모두 오프 상태를 유지하게 되고, 그 결과 전류 미러 회로(310) 내에 전류가 흐르지 않아 전류값이 0을 나타내고, POR 출력 또한 0값을 나타내고 있음을 알 수 있다.
그러나, 도 5에 도시된 바와 같이, VDD가 일정값 이하로 떨어졌을 경우, 전술한 바와 같이 BOD 비교기(330)가 0V를 출력함에 따라 BOD 제어 스위치(340) 및 전류 제어 스위치(350)가 모두 온(ON)되어 전류값 및 POR 출력이 곧바로 일정 크기의 값을 나타내고 있음을 알 수 있다. 그런 후, VDD가 다시 일정하게 공급되면, 전류값 및 POR 출력 또한 0값을 나타내고 있음을 알 수 있다.
또한, 도 6은 종래 방식의 POR 회로와 본 발명에 따른 POR 회로에서의 소모되는 전류에 대한 시뮬레이션 결과를 보여주는 도면이다.
도 6에 도시된 바와 같이, 종래 방식의 POR 회로에서는 공급 전압의 균일 여부에 관계없이 일정한 크기의 전류가 지속적으로 소모되고 있으나, 본 발명에 따른 POR 회로에서는 전압이 일정하게 공급되고 있는 한, 전류가 소모되지 않음을 알 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 POR 회로는 일반 POR 회로에 BOD(Brown out detection) 회로를 부가하여 전력 소모가 작은 POR 회로를 구현함으로써, POR에서 소모되는 전력을 최소화할 수 있고, 이에 따라 저전력 IC의 설계를 가능하게 한다.
이상, 바람직한 실시 예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
310...전류 미러 회로 320...인버터
330...BOD(Brown out detection) 비교기 340...BOD 제어 스위치
350...전류 제어 스위치

Claims (10)

  1. 전원으로부터 공급된 전압에 따라 회로에 흐르는 전류의 비를 조절하는 전류 미러 회로;
    상기 전류 미러 회로와 전기적으로 연결되며, 상기 전류 미러 회로의 출력에 따라 구동되어 POR 신호를 출력하는 인버터;
    상기 전류 미러 회로와 전기적으로 연결되며, 전원으로부터의 공급 전압과 기준 전압을 비교하여, 비교 결과에 따라 대응하는 전압 신호를 출력하는 BOD(Brown out detection) 비교기;
    상기 BOD 비교기의 출력단과 전기적으로 연결되며, 상기 BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR을 다시 동작시키는 BOD 제어 스위치; 및
    상기 전류 미러 회로 내에 설치되며, 상기 BOD 비교기의 출력이 0V(zero voltage)일 때 구동되어 POR의 전류를 제어 및 공급하는 전류 제어 스위치를 포함하는 POR 회로.
  2. 제1항에 있어서,
    상기 BOD 비교기는 연산 증폭기(OP Amp)로 구성된 POR 회로.
  3. 제1항에 있어서,
    상기 BOD 비교기의 일측 입력단자에는 BGR(bandgap reference)의 기준 전압이 입력되고, 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성된 POR 회로.
  4. 제3항에 있어서,
    상기 타측 입력 단자에는 공급 전원(VDD)으로부터의 전압이 입력되도록 구성되되, 공급 전원(VDD)으로부터의 전압이 저항을 통해 분할된 전압이 입력되도록 구성된 POR 회로.
  5. 제3항에 있어서,
    상기 BOD 비교기는 상기 공급 전원(VDD)으로부터의 입력전압이 상기 BGR (bandgap reference)의 기준 전압보다 낮을 경우 0V(zero voltage)를 출력하도록 구성된 POR 회로.
  6. 제3항에 있어서,
    상기 BOD 비교기는 상기 공급 전원(VDD)으로부터의 입력전압이 상기 BGR (bandgap reference)의 기준 전압 이상일 경우, 출력으로 하이 전압(high voltage)을 유지하도록 구성된 POR 회로.
  7. 제1항에 있어서,
    상기 BOD 제어 스위치는 반도체 스위칭 소자로 구성된 POR 회로.
  8. 제7항에 있어서,
    상기 반도체 스위칭 소자는 P채널형 MOSFET인 POR 회로.
  9. 제1항에 있어서,
    상기 전류 제어 스위치는 반도체 스위칭 소자로 구성된 POR 회로.
  10. 제9항에 있어서,
    상기 반도체 스위칭 소자는 P채널형 MOSFET인 POR 회로.
KR1020120148432A 2012-12-18 2012-12-18 파워 온 리셋 회로 KR20140079008A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120148432A KR20140079008A (ko) 2012-12-18 2012-12-18 파워 온 리셋 회로
JP2013144760A JP2014121084A (ja) 2012-12-18 2013-07-10 パワーオンリセット回路
US13/957,382 US8766679B1 (en) 2012-12-18 2013-08-01 Power on reset (POR) circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148432A KR20140079008A (ko) 2012-12-18 2012-12-18 파워 온 리셋 회로

Publications (1)

Publication Number Publication Date
KR20140079008A true KR20140079008A (ko) 2014-06-26

Family

ID=50930184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148432A KR20140079008A (ko) 2012-12-18 2012-12-18 파워 온 리셋 회로

Country Status (3)

Country Link
US (1) US8766679B1 (ko)
JP (1) JP2014121084A (ko)
KR (1) KR20140079008A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074163A (ko) 2014-12-18 2016-06-28 삼성전기주식회사 파워 온 리세트 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105445529B (zh) * 2014-07-28 2018-06-15 无锡华润上华科技有限公司 具有时序控制功能的掉电检测电路
US9729138B1 (en) 2015-12-16 2017-08-08 Adesto Technologies Corporation Circuits and systems having low power power-on-reset and/or brown out detection
IT201600096568A1 (it) * 2016-09-27 2018-03-27 St Microelectronics Srl Comparatore di tensione hv con bassa sensibilita' alle variazioni di processi/temperatura e di alimentazione
CN109818411B (zh) * 2017-11-22 2022-04-29 辉芒微电子(深圳)股份有限公司 一种适用于电源突变的电源开关电路、芯片及供电***
KR20210097532A (ko) 2020-01-30 2021-08-09 삼성전자주식회사 구동 전압 감지 회로, 이를 포함하는 전자 장치 및 전자 시스템
KR20220103236A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 저전압 어택 감지기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894544B2 (en) * 2003-06-02 2005-05-17 Analog Devices, Inc. Brown-out detector
JP4686222B2 (ja) 2005-03-17 2011-05-25 株式会社東芝 半導体装置
JP2007228095A (ja) 2006-02-21 2007-09-06 Toshiba Lsi System Support Kk パワーオンリセット回路
KR20100071603A (ko) 2008-12-19 2010-06-29 삼성전자주식회사 파워 온 리셋 회로 및 그 구동 방법
KR101782137B1 (ko) 2010-11-08 2017-09-27 삼성전자주식회사 파워 온 리셋 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074163A (ko) 2014-12-18 2016-06-28 삼성전기주식회사 파워 온 리세트 회로

Also Published As

Publication number Publication date
US20140167823A1 (en) 2014-06-19
US8766679B1 (en) 2014-07-01
JP2014121084A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
US10418990B2 (en) Load driver
KR20140079008A (ko) 파워 온 리셋 회로
US9819173B2 (en) Overheat protection circuit and voltage regulator
KR100487536B1 (ko) 파워-온 리셋 회로
JP2007026337A (ja) 電圧レギュレータ
US9917513B1 (en) Integrated circuit voltage regulator with adaptive current bleeder circuit
JP5279544B2 (ja) ボルテージレギュレータ
KR20070120894A (ko) 저전압 검지 리세트 회로
JP2004280923A (ja) 内部電源回路
JP2010009547A (ja) シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路
US9190988B1 (en) Power management system for integrated circuit
US7321256B1 (en) Highly reliable and zero static current start-up circuits
JP2011048601A (ja) 基準電流電圧発生回路
KR20140104352A (ko) 레벨 시프트 회로
EP2176729A1 (en) Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply
JP2009277122A (ja) 電源電圧監視回路
JP2008083850A (ja) レギュレータ回路
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
JP2013232760A (ja) 出力ドライバ回路
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR20150123716A (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
JP2015103860A (ja) 電源切替制御回路および電源切替回路
CN114144742A (zh) 跨域功率控制电路
JP2017041139A (ja) Ｌｄｏ回路
JP5888954B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid