CN101485088B - 甚低功率的模拟补偿电路 - Google Patents

Abstract

本发明涉及一种补偿电路，用于对集成电路中的PVT变化提供补偿。通过使用低电压参考电流源，所述补偿电路从片上参考低电压源(V_DD)直接生成在PVT变化中恒定的参考电流(I_ref)，基于电流传送器的感测电路从跨过单个二极管接法的晶体管(M10)而施加的低电压源(V_DDE-V_DD)生成随PVT变化可变的检测电流(I_z)，低电压源(V_DDE-V_DD)与两个参考低电压源之间的电压差相对应。因此，在输出多个数字比特的电流模式模数转换器内对两路电流(I_ref、I_z)进行比较。随后，这些数字比特可以用于补偿I/O缓冲电路中的PVT变化。

Description

甚低功率的模拟补偿电路

技术领域

本发明涉及一种模拟补偿电路，更具体地，涉及一种甚低功率的模拟补偿电路，用于对集成电路内的工艺、电压和温度(PVT)变化提供补偿。

背景技术

输出缓冲电路(例如，输入/输出(I/O)电路)广泛用于促进数据和/或信号从给定芯片上的一个组件传送到另一个组件，或者从一块芯片传送到另一块芯片，其中使用链路或传送线路(如总线、印刷电路板(PCB)走线、或任何其他导电性的类似结构)对其进行路由。

由于集成电路(IC)的速度日益增长，今天这些链路作为传送线路，要求其特性阻抗(典型值范围从50欧到75欧)连续匹配于输出缓冲电路或发射机的阻抗，以避免不期望的反射和冲击激励(ringing)，反射和冲击激励导致抗噪性降低和定时偏移。

然而，缓冲电路可能经受电源电压、制造工艺和温度(PVT)的变化。例如，由IC制造导致的工艺变化可能影响阈值电压、通道长度和宽度、掺杂、载流子迁移率等。因此，这些变化不可避免，并导致偏离缓冲电路的最佳性能，从而需要采用PVT补偿技术。

此外，直接依赖于电容性开关操作的缓冲电路中的动态功耗以及由任何快速且同时的开关操作而导致的通过地和供电线路的干扰也将使得性能降低。

已经设计了一些现有技术解决方案来补偿缓冲电路中的PVT变化。例如，题为“Controlled Output Impedance Buffer Using CMOSTechnology”的美国专利No.6,087,853描述了一种感测PVT条件并且通过打开或关闭各种输出缓冲电路来将输出缓冲驱动器内的每个输出缓冲电路的输出阻抗与传送线路的阻抗进行匹配的方法。在将产生的漏极-源极电压转换为数字码之前，将独立于PVT的参考电流注入通过预定大小的晶体管来检测PVT条件。然而，这种方法的缺点在于：通过电压转换消耗了大量能量，并且以不太通用的方式生成参考电流。

另一示例是题为“Reference Current Source Having MOSTransistors”的美国专利No.2002/0109490A1，其描述了一种通过以反转方式将取决于PVT条件的另外两路电流相加而产生参考电流的方法。然而，这种方法依然表现出若干缺点。它不仅通过使用两个电压源和一个电压电流转换器而消耗大量能量，而且还通过使用集成电阻器来生成参考电流而消耗了面积。此外，这些集成电阻器在现代工艺中常常有很大变化。

图1示出了在现有技术中通常可以找到的用于缓冲电路15补偿电路10的框图。参考电压生成器11从外部电源(Vext)生成参考电压，通过电压电流转换器12将该参考电压转换为参考电流。然后，通过模数转换器14将该参考电流与随PVT变化可变的、由电流生成装置13所提供的电流进行比较。除了用于允许转换为电流的集成电阻器或高精度外部电阻器之外，生成这种参考电流的最常用的方式是使用带隙类型电压参考模块，该模块提供在PVT变化中恒定的、低于1.21V的带隙参考电压。然而，集成电阻器通常在现代工艺中表现出很大变化，并且覆盖芯片上的很多空间。使用高精度或微调的外部电阻器也具有增加制造成本的缺点。

发明内容

因此，优选地提供一种甚低功率的模拟补偿电路，用于对集成电路，尤其是缓冲电路内的工艺、电压和温度(PVT)变化提供补偿。

在第一方面，本发明提供了一种补偿电路，用于对集成电路内的工艺、电压和温度(PVT)变化中的至少一个提供补偿，所述补偿电路至少包括：

a)参考电路，用于生成在PVT变化中恒定的参考电流(I_ref)，所述参考电路被配置为从第一电压源(V_DD)直接生成所述参考电流(I_ref)，所述第一电压源(V_DD)位于所述集成电路内部并被配置为提供低电压源；

b)感测电路，包括输出端子(Z)，所述感测电路被配置为在所述输出端子(Z)提供随PVT变化可变的检测电流(I_z)，并通过所述检测电流(I_z)来感测所述PVT变化。

根据本发明第一方面的补偿电路包括：参考电路，用于从作为片上低电压源的第一电源直接生成在PVT变化中恒定的参考电流。由此，不需要用于生成带隙参考电压的带隙类型电压参考模块以及用于将所述带隙参考电压转换为参考电流的集成电阻器或高精度外部电阻器，这能够节省能量、芯片上的硅面积和成本。

根据本发明第一方面的补偿电路还包括：感测电路，用于通过由所述感测电路所生成的检测电流来感测PVT变化。由此，可以检测出PVT变化。

在第二方面，本发明提供了一种对集成电路的工艺、电压和温度(PVT)变化至少一个提供补偿的方法，所述方法至少包括以下步骤：

a)生成在PVT变化中恒定的参考电流(I_ref)，所述参考电流(I_ref)是从第一电压源(V_DD)直接生成的，所述第一电压源(V_DD)位于所述集成电路内部并被配置为提供低电压源；

b)通过随PVT变化可变的检测电流(I_z)来感测PVT变化，所述检测电流(I_z)是由感测电路提供的。

接下来将描述优选实施例，这些实施例也在从属权利要求中限定。除非明确地另外声明，否则这些实施例可以彼此组合。

因此，所述参考电路可以包括：至少一个与绝对温度成比例的(PTAT)电路，具有第一二极管元件以及第二二极管元件和第二电阻器的串联布置，按以下方式对所述PTAT电路进行配置：跨过所述第一二极管元件的电压与跨过所述串联布置的电压之间存在跨过所述第二电阻器的电压差。由此，可以通过所述第一和第二二极管元件生成正温度系数(PTC)电流。

此外，可选地，所述第一和第二二极管元件可以是二极管接法的晶体管，还可以由若干并联二极管元件的集合来替代所述第二二极管元件，从而能够对流过所述第二二极管元件的第二电流进行分流。

优选地，所述参考电路还包括：第一和第三电阻性元件，按以下方式来配置所述第一和第三电阻性元件：可以通过所述第一和第三电阻性元件来生成负温度系数(NTC)电流。

在另一实施例中，所述参考电路还包括：电流镜，由所述参考电压供电，并具有至少3个晶体管，用于将在PVT变化中恒定的第五电流镜像复制为在PVT变化中恒定的第六电流，反过来对第六电流进行镜像复制从而生成所述参考电路。

在另一实施例中，所述参考电路还包括：运算放大器，具有至少两个互补输入端子，所述运算放大器被配置为通过形成所述电流镜的晶体管的驱动输入来驱动所述电流镜。由于驱动输入的高阻抗，所述两个互补输入端子将由此而被保持在相同电位上。

此外，所述感测电路可以包括：电流传送器(如第一代电流传送器)，其参考端子连接到所述第一电压源或合适的参考电压，二极管接法的晶体管连接在所述电流传送器的输入端子与第二电压源之间。由于公知的电流传送器配置，因此所述输入端子和参考端子将被虚拟地短路，以生成跨过所述单个二极管接法的晶体管的低电压差，然后低电流将流过所述晶体管。这个电流将充分低，使得无需使用若干二极管接法的晶体管的串联布置来对其进行限制，晶体管工艺参数(阈值电压、载流子迁移率等)的变化范围相当大。此外，由于由所述单个二极管接法的晶体管来监测工艺参数、电源电压和温度的影响，因此所述电流传送器的功耗将大大降低。

所述补偿电路还可以包括：模数转换器，用于对所述参考电流与所述检测电流互相之间进行比较，并且将结果转换为多比特补偿码。

然后，缓冲电路可以使用该补偿码，以允许其适配其驱动强度。

附图说明

现将参照附图，基于优选实施例来描述本发明，其中：

图1示出了根据现有技术的用于缓冲电路的补偿电路的框图；

图2示出了根据本发明优选实施例的用于缓冲电路的补偿电路的框图；

图3示出了如在图2的补偿的缓冲电路中所使用的参考电流源的示意图；

图4示出了基于如在图2的补偿的缓冲电路中所使用的电流传送器的感测电路的示意图。

具体实施方式

图2是根据本发明优选实施例的用于缓冲电路500的补偿电路100的框图。低功率参考电流源200从参考低电压源V_DD(如数字核心电压源，例如，其出现在每片集成电路中，具有范围在1.0V左右的恒定值)直接生成参考电流I_ref，参考电流I_ref定义为在PVT变化中恒定的电流。感测电路300从低电压源(V_DDE-V_DD)生成检测电流I_z，检测电流I_z是随PVT变化可变的电流，感测电路300的配置是基于电流传送器310，所述低电压源(V_DDE-V_DD)与在参考高电压源V_DDE(如范围例如在1.8V至2.5V之间的高输入/输出(I/O)电压源)与较低的电压源(V_DD)之间的电压差ΔV相对应。随后，在任何时间通过电流模式的模数转换器(ADC)400内部的多个比较器对两路模拟电流I_ref、I_z进行比较，ADC 400可以是并行模数转换器(例如闪速转换器)，并输出多个数字比特以构成PVT补偿码。因此，I/O缓冲电路500的预驱动器和输出部分(未示出)可以使用这种码，以例如控制输出阻抗和/或转换速率。

图3描述了如在根据本发明的优选实施例的补偿电路100中所使用的参考电流源200的示意图。这种参考电流源200包括：至少一个电流镜电路220，电流镜电路220由具有相同极性的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4组成，并且其中，第一、第二和第三晶体管M1-M3具有互相相同但与第四晶体管M4不同的宽高比(W/L，W和L分别代表通道宽度(W)和长度(L))；与绝对温度成比例的(PTAT)电路230，PTAT电路230由第一二极管D1以及与第二二极管D2串联的第二电阻器R2构成，这些二级管中的每一个具有不同的大小，其中二极管D2的面积对二极管D1的面积的比值等于N；第一电阻器R1和第三电阻器R3；以及运算放大器210，其可以是CMOS放大器，即使用CMOS晶体管来设计的放大器，以使功耗最小化。

由第四晶体管M4自偏置的运算放大器210通过其耦合到4个晶体管M1-M4的栅极端子G的输出端子OUT来驱动电流镜电路220。运算放大器210具有2个互补输入端子，即位于电位Vin+的非反相输入端子IN+和位于电位Vin-的反相输入端子IN-。跨过第一二极管D1并联连接的第一电阻器R1具有连接到非反相端子IN+的第一端子以及连接到可以位于V_SS的负电源端子的第二端子。第一二极管D1的阳极端子连接到非反相端子，其阴极端子连接到V_SS。与第二二极管D2串联的第二电阻器R2具有连接到反相输入端子IN-的第三端子以及连接到第二二极管D2的阳极的第四端子。第二二极管D2的阴极连接到V_SS。第三电阻器R3跨过支路(R2，D2)并联连接，即位于第三端子与V_SS之间。四个晶体管M1-M4中每一个的源极S连接到正电源端子，该正电源端子可以位于恒定参考电平，如V_DD。第一晶体管M1的漏极连接到非反相输入端子IN+，而第二晶体管M2的漏极连接到反相输入端子IN-。流过第一晶体管M1的电流I₁分成通过第一二极管D1的电流I_1a和通过第一电阻器R1的电流I_1b。流过第二晶体管M2的电流I₂分成通过串联支路(R2，D2)的电流I_2a和通过第三电阻器R3的电流I_2b。由于电流镜布置中具有相同高宽比(W/L)的晶体管M1-M4，因此晶体管M1-M2供应相同量的电流I₁、I₂，电流I₁、I₂被镜像复制到第三晶体管M3，使得输出电流I_ref与I₁和I₂相同。

该参考电流源200的原理在于生产参考电流I_ref来补偿温度变化，参考电流I_ref是具有正温度系数(PTC)的电流I_1a、I_2a与具有负温度系数(NTC)的电流I_1b、I_2b之和(I_1a+I_1b，I_2a+I_2b)。

可以根据下式由公知的肖克莱(Shockley)理想二极管方程给出流过正向偏置二极管的电流I_f：

$I_f=I_s(e^{\frac{V_f}{V_T}}-1)---\left(1\right)$

其中，I_s称为饱和电流，V_f是具有负温度系数(NTC)的、跨过正向偏置二极管的电压，V_T是表现出正温度系数(PTC)的热电压，它由以下与温度T依赖关系来定义：

$V_T=\frac{\mathrm{kT}}{q}---\left(2\right)$

其中，q是基本电荷(1.602x10^-19C)，k是波尔兹曼常数(1.3807x10^-23J/K)，T是二极管PN结的绝对温度。

由于对V_f常常忽略VT，因此方程(1)可以进一步近似为：

据此我们可以推导出由下式给出的电压V_f：

$V_f=V_T\ln \frac{I_f}{I_s}---\left(4\right)$

电流I₁与I₂之间的等量关系可以表达为：

I_1a+I_1b＝I_2a+I_2b　　　　　　　(5)

在操作期间，运算放大器210迫使其两个互补输入端子IN+和IN-在稳态达到相同电位，得到：

V_in+＝V_in-                      (6)

根据通常实践和较容易的数字操作，可以将电阻器R1和R3设置为彼此相等，使得：

R1＝R3                                  (7)

在这些条件下，我们得到：

I_1b＝I_2b                        (8)

将等式(8)代入等式(5)，得到：

I_1a＝I_2a                    (9)

如图3所示，使用等式(4)，我们得到：

V_in-＝V_in+＝V_f1               (10)

$I_{1a}=I_{2a}=\frac{\mathrm{\Δ}{V}_f}{R_2}=\frac{V_{f1}-V_{f2}}{R_2}=\frac{V_T\ln \left(N\frac{I_{1a}}{I_{2a}}\right)}{R_2}=\frac{V_T\ln \left(N\right)}{R_2}---\left(11\right)$

$I_{1b}=I_{2b}=\frac{V_{f1}}{R_3}=\frac{V_T\ln \left(\frac{I_{1a}}{I_s}\right)}{R_3}---\left(12\right)$

其中，V_f1是跨过正向偏置二极管D1的电压，V_f2是跨过正向偏置二极管D2的电压降，N是二极管D2的面积对二极管D1的面积的比值。还需要注意的是，二级管D2可由N个并联连接的、具有与二极管D1相同大小的二极管D2_i的集合所替代，使得等于I_2a/N的电流通过每个二极管D2_i，其中N是大于或等于2的整数。

从等式(11)可以看出，由PTAT电路230提供的电流I_1a或I_2a表现出正温度系数(PTC)，电流I_1a或I_2a是正向偏置电压V_f1和V_f2之间电压差ΔV_f的函数，电压差ΔV_f也称为与绝对温度成比例的电压(V_PTAT)，与热电压V_T成比例。

从等式(12)可以看出，电流I_1b或I_2b是表现出负温度系数(NTC)的正向偏置电压V_f1的函数，其电压V_f1随着温度升高而降低。

因此，ΔV_f的PTC和内建电压V_f的NTC得到补偿，使得参考电流源200从其输出端子REF输出经温度补偿的参考电流I_ref(＝I_1a+I_1b＝I_2a+I_2b)。

此外，这种参考电流源200显示了相当低的对工艺参数改变的灵敏度。

此外，提供恒定参考电压V_DD的正电源优选地是内部低电压源，例如数字核心电压源，它出现在片上，即在每片集成电路上，具有通常在1.0V左右的范围的恒定值。

最后，参考电流源200可被认为是低电压带隙电流参考电路，该电路输出独立于PVT变化的参考电流I_ref。

应当注意的是，在此使用术语“二极管”来表示其表现类似正向偏置半导体PN结器件的任意器件。这种器件的典型示例是二极管接法的动态阈值P通道金属氧化物半导体场效应晶体管(P-MOSFET)，其n阱连接栅极，将栅极、n阱和漏极接地短路，而且所述P-MOSFET的源极为阳极，或是双极结型晶体管(BJT)的集电极和基极。

此外还应注意，虽然图3所示的晶体管M1-M4是P通道金属氧化物半导体(PMOS)类型的晶体管，但在将电流的方向以及电路200的其余器件的极性反转时，也可以使用N通道金属氧化物半导体(NMOS)晶体管。

还应注意，图3所示的晶体管M1-M4优选地是针对低电压操作而设计的晶体管，即表现出减小的阈值电压，例如原生晶体管(nativetransistor)。

图4示出了如在根据本发明的优选实施例的补偿电路100中所使用的参感测电路300的示意图。这种低功率感测电路300是基于电流传送器310，如第一代电流传送器(CCI)，其中，节点Y是有限阻抗节点，流入电流I_y流入节点Y。节点Y连接到正电源端子，该正电源端子可以位于恒定参考电平，例如V_DD。二极管接法的晶体管M10连接在节点X与位于V_DDE的另一正电源端子之间，晶体管M10具有和二极管接法的晶体管M8以及晶体管M7相同的极性，V_DDE高于V_DD(±1.0V)，对于输入/输出电压，其范围在1.8V至2.5V之间。由于由具有与二极管接法的晶体管M10相同高宽比(W/L)和反转极性的晶体管M5、M6和M9来形成电流镜布置，因此流过晶体管M10、M7、M6的电流I_x、流过晶体管M8、M5的电流I_y以及流过晶体管M9的检测电流I_z都是相同的，这与施加在节点Y上的电位无关。二极管接法的晶体管M8(通过其的电流与通过大小相同的晶体管M7的电流相同)确保跨过源极端子和栅极端子的电压VGS对于共享同一栅极端子G并因此形成电流镜的两个晶体管M8、M7相同。由于二极管接法的晶体管M8的源极端子S还连接到节点Y，这导致了节点X将位于与节点Y的相同的电位，即节点X和Y将被虚拟地短路。应注意，出现在节点X处的虚拟电位将不受电流I_x的值的影响，使得第一代电流传送器(CCI)具有零输入阻抗。最后，跨过单个二极管接法的晶体管M10施加位于V_DDE和V_DD的正电源之间的低电压差ΔV，使得低电流电平I_x流过晶体管M10，因此不需要若干二极管接法的晶体管的串联布置来合理地减小电流I_x。因此，由单个二极管接法的晶体管来监测工艺参数(阈值电压、载流子迁移率、……)、电源电压和温度的影响，使得所述电流传送器的功耗将大大降低。然后，将源于位于低阻抗水平的节点X的低电流I_x复制为检测电流I_z，检测电流I_z依赖于PVT变化，并由晶体管M9将其从位于高阻抗水平的节点Z提供给电流模式ADC 400。

应注意，虽然图4所示的第一组晶体管M7、M8、M10是PMOS型晶体管，并且第二组晶体管M5、M6、M9是NMOS型晶体管，但在将电路300的电流方向和其余器件的极性反转的同时，也可以通过反转的极性来实施这样的晶体管组的实现方式。

此外，应注意，本发明并不局限于任何特定缓冲电路。更合理地，本发明可以更一般地应用于希望提供用于至少对电路的工艺、电压和温度变化进行精确补偿的改进补偿技术的任何电路布置。

总之，已经描述了补偿电路100，补偿电路100用于在集成电路内对于工艺、电压和温度(PVT)变化提供补偿。通过使用低电压参考电流源200，补偿电路100从片上参考低电压源V_DD直接生成在PVT变化中恒定的参考电流I_ref，而基于电流传送器310的感测电路300从跨过单个二极管接法的晶体管M10而施加的低电压源(V_DDE-V_DD)生成随PVT变化可变的检测电流I_z，低电压源(V_DDE-V_DD)与两个参考低电压源之间的电压差相对应。因此，在输出多个数字比特的电流模式模数转换器400内对两路电流I_ref、I_z进行比较。随后，这些数字比特可以用于补偿I/O缓冲电路500中的PVT变化。

当解释本说明书及其关联的权利要求时，如“包括”、“结合”、“包含”、“是”和“具有”之类的表述应理解为非排他性的方式，即应理解为允许存在未显式定义的其它项或组件。对单数的引用也应理解为对复数的引用，反之亦然。

此外，也可以通过比在此描述的实施例中所提供的更少的组件来实施本发明，其中，一个组件执行多个功能。同样可以使用比附图中所描述的更多的元件来实施本发明，其中，由所提供的实施例中的一个组件所执行的功能分布在多个组件上。

本领域技术人员将容易理解，在不脱离本发明的范围的情况下，可以修改说明书中公开的各种参数，并且可以组合所公开的和/或要求保护的各个实施例。

约定权利要求中的参考标记不限定权利要求的范围，而是仅仅被***以增强权利要求的易读性。

Claims (16)

1.一种补偿电路，用于对集成电路内的工艺、电压和温度PVT变化中的至少一个提供补偿，所述补偿电路(100)至少包括：

a)参考电路(200)，用于生成在PVT变化过程中恒定的参考电流(I_ref)，所述参考电路(200)被配置为从第一电压源(VDD)直接生成所述参考电流(I_ref)，所述第一电压源(V_DD)位于所述集成电路内部并被配置为提供低电压源，其中所述参考电流是基于具有正温度系数的电流和具有负温度系数的另一电流的和生成的，以便补偿温度变化；

b)感测电路(300)，包括输出端子(Z)，所述感测电路(300)被配置为在所述输出端子(Z)提供随PVT变化可变的检测电流(I_Z)，并通过所述检测电流(I_Z)来感测所述PVT变化。

2.如权利要求1所述的补偿电路，其中，所述参考电路(200)至少包括：

与绝对温度成比例的PTAT电路(230)，包括第一二极管元件(D1)以及第二二极管元件(D2)与第二电阻器(R2)的串联布置(D2，R2)，所述第一二极管元件(D1)和所述串联布置(D2，R2)被配置为允许所述PTAT电路(230)通过跨过所述第一二极管元件(D1)的电压(V_f1)与跨过所述串联布置(D2，R2)的电压(V_f2)之间的跨过所述第二电阻器(R2)的电压差(V_f1-V_f2)来表现正温度系数PTC；

第一和第三电阻性元件(R1，R3)，所述第一和第三电阻性元件(R1，R3)分别与所述第一二极管元件(D1)和所述串联布置(D2，R2)并联，第一电流(I_1b)和第三电流(I_2b)分别通过第一和第三电阻性元件(R1，R3)，所述第一电流(I_1b)和第三电流(I_2b)通过与跨过所述第一二极管元件(D1)的所述电压(V_f1)成比例而均表现出负温度系数NTC；

电流镜(220)，包括驱动输入(G)和至少第一、第二和第三电流源，所述至少第一、第二和第三电流源由所述第一电压源(V_DD)来供电并分别具有第一、第二和第三晶体管(M1，M2，M3)，所述电流镜(220)被配置为：将通过所述第一晶体管(M1)的第五电流(I₁)复制到通过所述第二晶体管(M2)的第六电流(I₂)，并且将所述第六电流(I₂)复制到通过所述第三晶体管(M3)的所述参考电流(I₃，I_ref)，所述第五电流(I₁)和第六电流(I₂)在PVT变化中恒定；

运算放大器(210)，至少包括非反相输入端子(IN+)和反相输入端子(IN-)，所述运算放大器(210)连接到所述电流镜(220)和所述PTAT电路(230)，使得所述非反相输入端子(IN+)具有与跨过所述第一二极管元件(D1)的所述电压(V_f1)相同的电压电平(Vin+)，所述反相输入端子(IN-)具有与所述串联布置(D2，R2)相同的电压电平(Vin-)，所述运算放大器(210)被配置为通过所述驱动输入(G)驱动所述电流镜(220)。

3.如权利要求1或2所述的补偿电路，其中，所述感测电路(300)包括：

电流传送器(310)，用于从输入端子(X)向所述输出端子(Z)传送电流，所述电流传送器(310)还包括与参考电压源连接的参考端子(Y)；

二极管接法的晶体管(M10)，用于生成跨过其的低正向电压降(ΔV)，所述二极管接法的晶体管(M10)连接在第二电压源(V_DDE)与所述输入端子(X)之间。

4.如权利要求3所述的补偿电路，其中，所述电压降(ΔV)等于所述第二电压源(V_DDE)与所述参考电压源之间的电压差。

5.如权利要求3所述的补偿电路，其中，所述补偿电路(100)还包括：

模数转换器(400)，被配置为基于所述参考电流(I_ref)与所述检测电流(I_Z)之间的比较来在其输出提供多个数字比特。

6.如权利要求4所述的补偿电路，其中，所述补偿电路(100)还包括：

模数转换器(400)，被配置为基于所述参考电流(I_ref)与所述检测电流(I_Z)之间的比较来在其输出提供多个数字比特。

7.如权利要求5或6所述的补偿电路，其中，所述补偿电路(100)还包括：

缓冲电路(500)，被配置为在其输入接收所述多个数字比特。

8.如权利要求1所述的补偿电路，其中，所述第一电压源(V_DD)是数字核心电压源。

9.如权利要求4所述的补偿电路，其中，所述参考电压源是所述第一电压源(V_DD)。

10.如权利要求2所述的补偿电路，其中，所述第二二极管元件(D2)是N个并联连接的二极管元件(D2_i)的集合，其中，N是大于1的整数。

11.如权利要求2或10所述的补偿电路，其中，所述第五电流(I₁)被分成第一电流(I_1b)和流过所述第一二极管元件(D1)的第四电流(I_1a)，并且所述第六电流(I₂)被分为所述第三电流(I_2b)和流过所述串联布置(D2，R2)的第二电流(I_2a)。

12.如权利要求2所述的补偿电路，其中，所述第一二极管元件和第二二极管元件(D1，D2)中的每一个是二极管接法的晶体管。

13.如权利要求3所述的补偿电路，其中，所述电流传送器(310)是第一代电流传送器。

14.一种用于对集成电路内的工艺、电压和温度PVT变化中的至少一个提供补偿的方法，所述方法至少包括以下步骤：

a)生成在PVT变化中恒定的参考电流(I_ref)，所述参考电流(I_ref)是从第一电压源(V_DD)直接生成的，所述第一电压源(V_DD)位于所述集成电路内部并被配置为提供低电压源，其中所述参考电流是基于具有正温度系数的电流和具有负温度系数的另一电流的和生成的，以便补偿温度变化；

b)通过随PVT变化可变的检测电流(I_Z)来感测PVT变化，所述检测电流(I_Z)是由感测电路(300)提供的。

15.如权利要求14所述的方法，其中，所述方法还包括以下步骤：

对所述参考电流(I_ref)与所述检测电流(I_Z)进行比较；

向缓冲电路(500)输出多个数字比特以用于PVT补偿。

16.如权利要求14或15所述的方法，其中，所述感测步骤包括以下步骤：

从位于低阻抗水平的输入端子(X)向在高阻抗水平的输出端子(Z)传送电流，所述输入端子(X)位于与参考电压源相等的电压电平；

生成跨过二极管接法的晶体管(M10)的低正电压降(ΔV)，所述二极管接法的晶体管(M10)连接在第二电压源(V_DDE)和所述输入端子(X)之间。

Images