JPH0620073A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH0620073A JPH0620073A JP4197832A JP19783292A JPH0620073A JP H0620073 A JPH0620073 A JP H0620073A JP 4197832 A JP4197832 A JP 4197832A JP 19783292 A JP19783292 A JP 19783292A JP H0620073 A JPH0620073 A JP H0620073A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 帰還をかける構成をとり、かつ、減算器や、
近似でなく純粋な微分回路、積分回路が容易に構成でき
る、電流モードの演算増幅器。 【構成】 ２つの電流入力端子と１つの電圧出力端子と
２つの電流出力端子を持つ回路であって、２つの前記電
流入力端子の電位がその入力電流値によらず一定であ
り、前記電圧出力端子に、２つの入力電流の差に比例し
た電圧が出力され、２つの前記電流出力端子のうち１つ
に、前記電圧出力端子に流れる電流値と同じ電流が出力
され、他方の電流出力端子に２つの前記電流入力端子の
入力電流のうちの１つの入力電流と同じ電流が出力され
る演算増幅器。
近似でなく純粋な微分回路、積分回路が容易に構成でき
る、電流モードの演算増幅器。 【構成】 ２つの電流入力端子と１つの電圧出力端子と
２つの電流出力端子を持つ回路であって、２つの前記電
流入力端子の電位がその入力電流値によらず一定であ
り、前記電圧出力端子に、２つの入力電流の差に比例し
た電圧が出力され、２つの前記電流出力端子のうち１つ
に、前記電圧出力端子に流れる電流値と同じ電流が出力
され、他方の電流出力端子に２つの前記電流入力端子の
入力電流のうちの１つの入力電流と同じ電流が出力され
る演算増幅器。
Description
【０００１】
【産業上の利用分野】本発明は、電流の大きさで信号を
表す電流モード演算回路であって、各種のアナログ演算
に広く用いて好適な、電流モードの演算増幅器に関す
る。
表す電流モード演算回路であって、各種のアナログ演算
に広く用いて好適な、電流モードの演算増幅器に関す
る。
【０００２】
【従来の技術】種々の信号を処理する電子回路はほとん
どＩＣ（Integrated Circuit; 集積回路）になってい
る。電圧の大きさではなく、電流の大きさで信号を表す
「電流モード回路」は、電源電圧を下げることを可能に
したり、寄生容量の影響を受けにくいため高速演算の可
能性を持っているので、将来のＩＣ回路を実現するため
のアプローチとして注目され始めている。しかしなが
ら、電流モードでは、アナログ演算回路の基本ブロック
である演算増幅器に相当する回路は実現されていない。
どＩＣ（Integrated Circuit; 集積回路）になってい
る。電圧の大きさではなく、電流の大きさで信号を表す
「電流モード回路」は、電源電圧を下げることを可能に
したり、寄生容量の影響を受けにくいため高速演算の可
能性を持っているので、将来のＩＣ回路を実現するため
のアプローチとして注目され始めている。しかしなが
ら、電流モードでは、アナログ演算回路の基本ブロック
である演算増幅器に相当する回路は実現されていない。
【０００３】この演算増幅器を実現することを目的とし
て試みに構成された回路がある。第１の例として、図１
０、図１１に示す回路がある（Toumazou他,Analogue IC
Design:the current-mode approach,pp.104〜105,June
1990,Peter Peregrinus）。図１０にそのシンボルと機
能、図１１に回路構成例を示す。この回路はカレント・
コンベアと呼ばれている。カレント・コンベアは入力端
子が２つ（Ｘ，Ｙ）あり、出力端子が１つ（Ｚ）ある。
て試みに構成された回路がある。第１の例として、図１
０、図１１に示す回路がある（Toumazou他,Analogue IC
Design:the current-mode approach,pp.104〜105,June
1990,Peter Peregrinus）。図１０にそのシンボルと機
能、図１１に回路構成例を示す。この回路はカレント・
コンベアと呼ばれている。カレント・コンベアは入力端
子が２つ（Ｘ，Ｙ）あり、出力端子が１つ（Ｚ）ある。
【０００４】このカレント・コンベアのもつ機能を説明
する。入力端子Ｙは電圧入力端子であり、ここに任意の
電位ＶY を与える。Ｙ端子に流れるｉY は０である。入
力端子Ｘは電流入力端子である。Ｘ端子の電位ＶX は、
ＶY と同じ電位に保たれる。出力端子Ｚは電流出力端子
であり、その出力電流ｉZ は、Ｘ端子からの入力電流ｉ
X と符号が反対で絶対値が等しい（ｉZ ＝−ｉX ）。Ｚ
端子の電位ＶZ は任意にとることができ、実際には駆動
する負荷のインピーダンスと出力電流ｉZ の積で決ま
る。以上がカレント・コンベアの機能であるが、ｉZ ＝
ｉX としたカレント・コンベアもある。
する。入力端子Ｙは電圧入力端子であり、ここに任意の
電位ＶY を与える。Ｙ端子に流れるｉY は０である。入
力端子Ｘは電流入力端子である。Ｘ端子の電位ＶX は、
ＶY と同じ電位に保たれる。出力端子Ｚは電流出力端子
であり、その出力電流ｉZ は、Ｘ端子からの入力電流ｉ
X と符号が反対で絶対値が等しい（ｉZ ＝−ｉX ）。Ｚ
端子の電位ＶZ は任意にとることができ、実際には駆動
する負荷のインピーダンスと出力電流ｉZ の積で決ま
る。以上がカレント・コンベアの機能であるが、ｉZ ＝
ｉX としたカレント・コンベアもある。
【０００５】カレント・コンベアを用いた各種回路の例
を図１２、図１３に示す。図１２、図１３に示すよう
に、アナログ信号演算に多用される増幅器（図１２(a)
）、加算器（図１２(b) ）、微分器（図１３(a) ）、
積分器（図１３(b) ）が実現できる。しかしながら、問
題点が２つある。 （１）通常、回路はトランジスタを多数組み合わせて実
現されるが、トランジスタはもともと非線形特性をもつ
ため、カレント・コンベアもその特性は理想的なものか
らずれ、また、非線形特性をもつ。これらの特性のず
れ、非線形特性のため、カレント・コンベアを用いた各
種回路は歪みや誤差をもつ。この歪みや誤差を低減する
ためには、出力信号を入力へ帰還させることにより回路
に用いられているトランジスタの動作点を安定させる必
要がある。しかしながら、カレント・コンベアを用いた
各種回路では、出力から入力への帰還回路がないため、
歪みや誤差が大きくなる。 （２）電流入力端子が１つしかないため、アナログ信号
演算に不可欠な演算器が構成できない。
を図１２、図１３に示す。図１２、図１３に示すよう
に、アナログ信号演算に多用される増幅器（図１２(a)
）、加算器（図１２(b) ）、微分器（図１３(a) ）、
積分器（図１３(b) ）が実現できる。しかしながら、問
題点が２つある。 （１）通常、回路はトランジスタを多数組み合わせて実
現されるが、トランジスタはもともと非線形特性をもつ
ため、カレント・コンベアもその特性は理想的なものか
らずれ、また、非線形特性をもつ。これらの特性のず
れ、非線形特性のため、カレント・コンベアを用いた各
種回路は歪みや誤差をもつ。この歪みや誤差を低減する
ためには、出力信号を入力へ帰還させることにより回路
に用いられているトランジスタの動作点を安定させる必
要がある。しかしながら、カレント・コンベアを用いた
各種回路では、出力から入力への帰還回路がないため、
歪みや誤差が大きくなる。 （２）電流入力端子が１つしかないため、アナログ信号
演算に不可欠な演算器が構成できない。
【０００６】また、第２の例として、図１４、図１５に
示す回路がある（Toumazou他, "Operational Floating
Conveyor", Electronics Letters,Vol.27,No.8,p.651,1
991）。図１４にそのシンボルと機能、図１５に回路構
成例を示す。この回路はOperational Floating Conveyo
r と名付けられており、以下ＯＦＣと略記する。ＯＦＣ
は２つの入力端子（Ｘ，Ｙ）と、２つの出力端子（Ｗ，
Ｚ）をもつ。
示す回路がある（Toumazou他, "Operational Floating
Conveyor", Electronics Letters,Vol.27,No.8,p.651,1
991）。図１４にそのシンボルと機能、図１５に回路構
成例を示す。この回路はOperational Floating Conveyo
r と名付けられており、以下ＯＦＣと略記する。ＯＦＣ
は２つの入力端子（Ｘ，Ｙ）と、２つの出力端子（Ｗ，
Ｚ）をもつ。
【０００７】このＯＦＣのもつ機能を説明する。入力端
子Ｙは電圧入力端子であり、ここに任意の電位ＶY 与え
る。Ｙ端子に流れるｉY は０である。入力端子Ｘは電流
入力端子である。Ｘ端子の電位ＶX は、入力電流ｉX が
０の時ＶY と同じ電位に保たれ、ｉX が０でない時は、
ｉX に比例して変化する。出力端子Ｗは電圧出力端子で
あり、その出力電圧ＶW は、ｉX に比例し、その比例定
数をＺA とする。出力端子Ｚは電流出力端子であり、そ
の出力電流ｉZ は、Ｗ端子に流れる電流ｉW に等しい
（ｉZ ＝ｉW ）。Ｚ端子の電位ＶZ は任意にとることが
でき、実際には駆動する負荷のインピーダンスと出力電
流ｉZ の積で決まる。
子Ｙは電圧入力端子であり、ここに任意の電位ＶY 与え
る。Ｙ端子に流れるｉY は０である。入力端子Ｘは電流
入力端子である。Ｘ端子の電位ＶX は、入力電流ｉX が
０の時ＶY と同じ電位に保たれ、ｉX が０でない時は、
ｉX に比例して変化する。出力端子Ｗは電圧出力端子で
あり、その出力電圧ＶW は、ｉX に比例し、その比例定
数をＺA とする。出力端子Ｚは電流出力端子であり、そ
の出力電流ｉZ は、Ｗ端子に流れる電流ｉW に等しい
（ｉZ ＝ｉW ）。Ｚ端子の電位ＶZ は任意にとることが
でき、実際には駆動する負荷のインピーダンスと出力電
流ｉZ の積で決まる。
【０００８】ＯＦＣを用いた各種回路の例を図１６、図
１７に示す。図１６、図１７に示すように、増幅器（図
１６(a) ）、加算器（図１６(b) ）、微分器（図１７
(a) ）、積分器（図１７(b) ）が実現できる。しかしな
がら、問題点が２つある。 （１）微分器や積分器が純粋なものでなく近似的なもの
しか構成できない。そして、微分器はおおよそ１０／
（２πＣＲ）より大きい周波数でしか近似が成立しな
い。また、積分器は１／（２０πＣＲ）より小さい周波
数でしか近似が成立しない。通常、微分器は低い周波数
から高い周波数まで作用させ、場合によっては、極く高
い周波数では作用しないようにすることもあるが、低い
周波数では必ず作用させる。積分器は低い周波数から高
い周波数まで作用させ、場合によっては、極く低い周波
数では作用しないようにすることもあるが、高い周波数
では必ず作用させる。ＯＦＣを用いて構成した微分器や
積分器で近似できる周波数範囲は、微分器では高い方の
周波数範囲であり、また積分器では低い方の周波数範囲
であるため、いずれも通常作用させたい周波数範囲とは
その高低が逆になり、有効に使うことができない。 （２）電流入力端子が１つしかないため、減算器が構成
できない。
１７に示す。図１６、図１７に示すように、増幅器（図
１６(a) ）、加算器（図１６(b) ）、微分器（図１７
(a) ）、積分器（図１７(b) ）が実現できる。しかしな
がら、問題点が２つある。 （１）微分器や積分器が純粋なものでなく近似的なもの
しか構成できない。そして、微分器はおおよそ１０／
（２πＣＲ）より大きい周波数でしか近似が成立しな
い。また、積分器は１／（２０πＣＲ）より小さい周波
数でしか近似が成立しない。通常、微分器は低い周波数
から高い周波数まで作用させ、場合によっては、極く高
い周波数では作用しないようにすることもあるが、低い
周波数では必ず作用させる。積分器は低い周波数から高
い周波数まで作用させ、場合によっては、極く低い周波
数では作用しないようにすることもあるが、高い周波数
では必ず作用させる。ＯＦＣを用いて構成した微分器や
積分器で近似できる周波数範囲は、微分器では高い方の
周波数範囲であり、また積分器では低い方の周波数範囲
であるため、いずれも通常作用させたい周波数範囲とは
その高低が逆になり、有効に使うことができない。 （２）電流入力端子が１つしかないため、減算器が構成
できない。
【０００９】
【発明が解決しようとする課題】本発明は、帰還をかけ
る構成をとり、かつ、減算器や、近似でなく純粋な微分
回路、積分回路が容易に構成できる、電流モードの演算
増幅器を提供しようとするものである。
る構成をとり、かつ、減算器や、近似でなく純粋な微分
回路、積分回路が容易に構成できる、電流モードの演算
増幅器を提供しようとするものである。
【００１０】
【課題を解決するための手段】本発明は、２つの電流入
力端子と１つの電圧出力端子と２つの電流出力端子をも
つ回路であって、２つの前記電流入力端子の電位がその
入力電流値によらず一定であり、前記電圧出力端子に、
２つの入力電流の差に比例した電圧が出力され、２つの
前記電流出力端子のうち１つに、前記電圧出力端子に流
れる電流値と同じ電流が出力され、他方の電流出力端子
に２つの前記電流入力端子の入力電流のうちの１つの入
力電流と同じ電流が出力されることを特徴とする。
力端子と１つの電圧出力端子と２つの電流出力端子をも
つ回路であって、２つの前記電流入力端子の電位がその
入力電流値によらず一定であり、前記電圧出力端子に、
２つの入力電流の差に比例した電圧が出力され、２つの
前記電流出力端子のうち１つに、前記電圧出力端子に流
れる電流値と同じ電流が出力され、他方の電流出力端子
に２つの前記電流入力端子の入力電流のうちの１つの入
力電流と同じ電流が出力されることを特徴とする。
【００１１】
【作用】以下、図面を用いて本発明の作用を説明する。
図１に本発明の演算増幅器のシンボルと機能を示す。こ
の回路は２つの入力端子（Ｘ，Ｙ）と、３つの出力端子
（Ｗ，Ｚ，ＩXOUT）をもつ。２つの入力端子Ｘ，Ｙはい
ずれも電流入力端子である。入力端子の電位ＶX ，ＶY
は、いずれも入力電流ｉX ，ｉY の値にかかわらず一定
の電位に保たれる。原理的にはＶX ，ＶY は、どの電位
に固定されてもよいが、回路特性解析の容易さなどから
接地電位に等しく保たれるのが好ましい。出力端子Ｗは
電圧出力端子であり、その出力電圧ＶW は、２つの入力
電流の値の差、ｉX −ｉY に比例し、その比例定数をＺ
A とする。出力端子Ｚは電流出力端子であり、その出力
電流ｉZ は、Ｗ端子に流れる電流ｉW に等しい。Ｚ端子
の電位ＶZ は任意にとることができ、実際には駆動する
負荷のインピーダンスと出力電流ｉZ の積で決まる。出
力端子ＩXOUTは電流出力端子であり、出力電流ｉXOUTは
Ｘ端子の入力電流ｉX に等しい（ｉZ ＝ｉW ）。ＩXOUT
端子の電位は任意にとることができ、実際には駆動する
負荷のインピーダンスと出力電流ｉXOUTの積で決まる。
図１に本発明の演算増幅器のシンボルと機能を示す。こ
の回路は２つの入力端子（Ｘ，Ｙ）と、３つの出力端子
（Ｗ，Ｚ，ＩXOUT）をもつ。２つの入力端子Ｘ，Ｙはい
ずれも電流入力端子である。入力端子の電位ＶX ，ＶY
は、いずれも入力電流ｉX ，ｉY の値にかかわらず一定
の電位に保たれる。原理的にはＶX ，ＶY は、どの電位
に固定されてもよいが、回路特性解析の容易さなどから
接地電位に等しく保たれるのが好ましい。出力端子Ｗは
電圧出力端子であり、その出力電圧ＶW は、２つの入力
電流の値の差、ｉX −ｉY に比例し、その比例定数をＺ
A とする。出力端子Ｚは電流出力端子であり、その出力
電流ｉZ は、Ｗ端子に流れる電流ｉW に等しい。Ｚ端子
の電位ＶZ は任意にとることができ、実際には駆動する
負荷のインピーダンスと出力電流ｉZ の積で決まる。出
力端子ＩXOUTは電流出力端子であり、出力電流ｉXOUTは
Ｘ端子の入力電流ｉX に等しい（ｉZ ＝ｉW ）。ＩXOUT
端子の電位は任意にとることができ、実際には駆動する
負荷のインピーダンスと出力電流ｉXOUTの積で決まる。
【００１２】この回路を用いて、増幅器、加算器、減算
器、微分器、積分器を構成した例をそれぞれ図３(a),
(b),(c) 、図４(a),(b) に示す。いずれも出力端子Ｗか
ら入力端子Ｙへ帰還がかけられているため、歪みや誤差
が小さい。また、入力端子が２つあるため、容易に減算
器が構成できる。また、本発明の回路では、２つの入力
電流のうちの１つであるｉX を出力端子ＩXOUTより出力
できるため、微分器、積分器を構成した時、純粋な微分
器、積分器が構成できる。また、図４(c) に示すよう
に、反転増幅器（符号が逆転する増幅器）も容易に構成
できる。
器、微分器、積分器を構成した例をそれぞれ図３(a),
(b),(c) 、図４(a),(b) に示す。いずれも出力端子Ｗか
ら入力端子Ｙへ帰還がかけられているため、歪みや誤差
が小さい。また、入力端子が２つあるため、容易に減算
器が構成できる。また、本発明の回路では、２つの入力
電流のうちの１つであるｉX を出力端子ＩXOUTより出力
できるため、微分器、積分器を構成した時、純粋な微分
器、積分器が構成できる。また、図４(c) に示すよう
に、反転増幅器（符号が逆転する増幅器）も容易に構成
できる。
【００１３】ここで、本発明の演算増幅器を用いた回路
では、歪みや誤差が小さくなることを説明する。演算増
幅器自体の特性は、図１に示されている。この演算増幅
器が非線形性をもつということは、ＺA が一定でなく、
たとえば、ｉX 、ｉY によって変化することである（こ
の演算増幅器が非線形性をもたなければ、ＺA は一定で
ある）。ここで、たとえば、図３(a) のように増幅器を
構成した場合を考えてみる。この増幅器の理想的な増幅
度は、 １＋（Ｒ2 ／Ｒ1 ） である。厳密に記述すると、 ［１＋（Ｒ2 ／Ｒ1 ）］／［１＋（Ｒ2 ／ＺA ）］ となる。ここで、通常、 （Ｒ2 ／ＺA ）＜１０-4 となるように、Ｒ2 やＺA を設定する。従って、 １＋（Ｒ2 ／ＺA ） は通常ほとんど１に近く、増幅度は、 １＋（Ｒ2 ／Ｒ1 ） としてよい。
では、歪みや誤差が小さくなることを説明する。演算増
幅器自体の特性は、図１に示されている。この演算増幅
器が非線形性をもつということは、ＺA が一定でなく、
たとえば、ｉX 、ｉY によって変化することである（こ
の演算増幅器が非線形性をもたなければ、ＺA は一定で
ある）。ここで、たとえば、図３(a) のように増幅器を
構成した場合を考えてみる。この増幅器の理想的な増幅
度は、 １＋（Ｒ2 ／Ｒ1 ） である。厳密に記述すると、 ［１＋（Ｒ2 ／Ｒ1 ）］／［１＋（Ｒ2 ／ＺA ）］ となる。ここで、通常、 （Ｒ2 ／ＺA ）＜１０-4 となるように、Ｒ2 やＺA を設定する。従って、 １＋（Ｒ2 ／ＺA ） は通常ほとんど１に近く、増幅度は、 １＋（Ｒ2 ／Ｒ1 ） としてよい。
【００１４】たとえば、ここで、ＺA が５０％変化した
とする（通常、線形であると認められるためには、非線
形性が１％以下であることが必要である。これから考え
ると、ＺA が５０％変化するということは非線形性が極
めて大きい場合を想定していることがわかる）。ＺA が
５０％変動しても、 （Ｒ2 ／ＺA ）＜１０-3 であるため、増幅度の変動は０．１％以下となる。従っ
て、非線形性は０．１％以下と充分抑えられ、増幅器の
特性は線形性を保つことができる。
とする（通常、線形であると認められるためには、非線
形性が１％以下であることが必要である。これから考え
ると、ＺA が５０％変化するということは非線形性が極
めて大きい場合を想定していることがわかる）。ＺA が
５０％変動しても、 （Ｒ2 ／ＺA ）＜１０-3 であるため、増幅度の変動は０．１％以下となる。従っ
て、非線形性は０．１％以下と充分抑えられ、増幅器の
特性は線形性を保つことができる。
【００１５】以上のように、非線形性をもつ演算増幅器
を用いても、出力から入力へ帰還をかけることで、十分
線形性の良い特性が得られる。つまり、歪みを低減する
ことができる。また、演算増幅器単体の増幅度であるＺ
A の値も上述のように、 （Ｒ2 ／ＺA ）＜１０-4 を満たせばよいので、ある一定の値である必要はない。
従って、演算増幅器単体の設計自由度も高く、また、こ
の演算増幅器を用いて構成した回路の特性は、演算増幅
器のＺA の絶対値の影響を受けないので回路特性が安定
している。
を用いても、出力から入力へ帰還をかけることで、十分
線形性の良い特性が得られる。つまり、歪みを低減する
ことができる。また、演算増幅器単体の増幅度であるＺ
A の値も上述のように、 （Ｒ2 ／ＺA ）＜１０-4 を満たせばよいので、ある一定の値である必要はない。
従って、演算増幅器単体の設計自由度も高く、また、こ
の演算増幅器を用いて構成した回路の特性は、演算増幅
器のＺA の絶対値の影響を受けないので回路特性が安定
している。
【００１６】カレント・コンベアを用いた回路では、出
力から入力への帰還がないため、もし、カレント・コン
ベアの特性が、それがそのまま回路特性に表れる。つま
り、たとえばカレント・コンベアが５０％の非線形性を
もてば、カレント・コンベアを用いた回路は、同じく５
０％の非線形性をもつ。また、カレント・コンベアの特
性の絶対値が直接カレント・コンベアを用いた回路特性
に影響するため、回路特性を安定させにくい。
力から入力への帰還がないため、もし、カレント・コン
ベアの特性が、それがそのまま回路特性に表れる。つま
り、たとえばカレント・コンベアが５０％の非線形性を
もてば、カレント・コンベアを用いた回路は、同じく５
０％の非線形性をもつ。また、カレント・コンベアの特
性の絶対値が直接カレント・コンベアを用いた回路特性
に影響するため、回路特性を安定させにくい。
【００１７】ＯＦＣのＸ入力端子の電位ＶX は、常に一
定ではなく、端子からの入力電流ｉX によって変化す
る。Ｗ端子からの帰還がかかっていれば、ｉX が十分小
さくなり、Ｘ入力端子の電位ＶX は一定に保たれる。し
かし、ＶX が一定に保たれるのはＷ端子からの帰還がか
かってからであるので、どうしても、入力に対する応答
が遅れてしまい、ひいては、周波数特性が劣化し、歪み
が大きくなる。これに対して、本発明の演算増幅器の２
つの入力端子の電位ＶX 、ＶY はその入力電流ｉX 、ｉ
Y によらず一定であるので、ＯＦＣのように周波数特性
が劣化することはなく、歪みは小さくなる。
定ではなく、端子からの入力電流ｉX によって変化す
る。Ｗ端子からの帰還がかかっていれば、ｉX が十分小
さくなり、Ｘ入力端子の電位ＶX は一定に保たれる。し
かし、ＶX が一定に保たれるのはＷ端子からの帰還がか
かってからであるので、どうしても、入力に対する応答
が遅れてしまい、ひいては、周波数特性が劣化し、歪み
が大きくなる。これに対して、本発明の演算増幅器の２
つの入力端子の電位ＶX 、ＶY はその入力電流ｉX 、ｉ
Y によらず一定であるので、ＯＦＣのように周波数特性
が劣化することはなく、歪みは小さくなる。
【００１８】また、出力電流がｉZ がＷ端子に流れる電
流ｉｗと絶対値が等しく符号が反対、すなわち、ｉZ ＝
−ｉW であっても、この本発明の演算増幅器の出力や、
この演算増幅器を用いて構成した、例えば、増幅器、加
算器、減算器、微分器、積分器などの回路の出力の符号
が反対になるだけであり、作用は全く同じである。
流ｉｗと絶対値が等しく符号が反対、すなわち、ｉZ ＝
−ｉW であっても、この本発明の演算増幅器の出力や、
この演算増幅器を用いて構成した、例えば、増幅器、加
算器、減算器、微分器、積分器などの回路の出力の符号
が反対になるだけであり、作用は全く同じである。
【００１９】
実施例１。図１にシンボルと機能を、図２に回路構成図
を示す。ＣＭＯＳ（Complementary Metal Oxide Semico
nductor ）ＩＣ技術を用い、トランジスタはＰＭＯＳ
（P-channel MOS ）トランジスタ、ＮＭＯＳ（N-channe
l MOS ）トランジスタを用いた。入力端子の電位ＶX 、
ＶY は、回路特性解析の容易さなどから接地電位に等し
く保たれるようにした。この回路を用いて、増幅器、加
算器、減算器、微分器、積分器、反転増幅器を構成した
回路をそれぞれ図３(a),(b),(c) 、図４(a),(b),(c) に
示す。いずれも出力端子Ｗから入力端子Ｙへ帰還がかけ
られているため、歪みや誤差が小さい。また、容易に減
算器が構成でき、微分器、積分器を構成した時、純粋な
微分器、積分器が構成できる。
を示す。ＣＭＯＳ（Complementary Metal Oxide Semico
nductor ）ＩＣ技術を用い、トランジスタはＰＭＯＳ
（P-channel MOS ）トランジスタ、ＮＭＯＳ（N-channe
l MOS ）トランジスタを用いた。入力端子の電位ＶX 、
ＶY は、回路特性解析の容易さなどから接地電位に等し
く保たれるようにした。この回路を用いて、増幅器、加
算器、減算器、微分器、積分器、反転増幅器を構成した
回路をそれぞれ図３(a),(b),(c) 、図４(a),(b),(c) に
示す。いずれも出力端子Ｗから入力端子Ｙへ帰還がかけ
られているため、歪みや誤差が小さい。また、容易に減
算器が構成でき、微分器、積分器を構成した時、純粋な
微分器、積分器が構成できる。
【００２０】実施例２。実施例２では、Bipolar ＩＣ技
術を用い、トランジスタはｐｎｐトランジスタ、ｎｐｎ
トランジスタを用いた。図５に示すように、図２のＰＭ
ＯＳトランジスタをｐｎｐトランジスタで置き換え、Ｎ
ＭＯＳトランジスタをｎｐｎトランジスタで置き換え
た。機能ブロック図は図１に示すようになり、実施例１
と同じ機能をもつ。 Bipolarトランジスタは、ＭＯＳト
ランジスタに比べてより高速で動作するため、実施例２
の回路は実施例１の回路より高い周波数まで動作した。
術を用い、トランジスタはｐｎｐトランジスタ、ｎｐｎ
トランジスタを用いた。図５に示すように、図２のＰＭ
ＯＳトランジスタをｐｎｐトランジスタで置き換え、Ｎ
ＭＯＳトランジスタをｎｐｎトランジスタで置き換え
た。機能ブロック図は図１に示すようになり、実施例１
と同じ機能をもつ。 Bipolarトランジスタは、ＭＯＳト
ランジスタに比べてより高速で動作するため、実施例２
の回路は実施例１の回路より高い周波数まで動作した。
【００２１】実施例３。実施例３では、ＣＭＯＳＩＣ技
術を用いた。実施例３の回路構成図を図８に示す。実施
例１の中で用いられているカレント・ミラーを図６に示
すようにウィルソン・カレント・ミラーに変更した。ウ
ィルソン・カレント・ミラーは実施例１の中で用いられ
ている、通常のカレント・ミラーに比べ、精度が良いた
め、実施例３の回路は実施例１の回路より高精度となっ
た。また、Bipolar ＩＣ技術を用いた場合でも、同様に
通常のカレント・ミラーをウィルソン・カレント・ミラ
ーに変更することにより高精度にすることができる。
術を用いた。実施例３の回路構成図を図８に示す。実施
例１の中で用いられているカレント・ミラーを図６に示
すようにウィルソン・カレント・ミラーに変更した。ウ
ィルソン・カレント・ミラーは実施例１の中で用いられ
ている、通常のカレント・ミラーに比べ、精度が良いた
め、実施例３の回路は実施例１の回路より高精度となっ
た。また、Bipolar ＩＣ技術を用いた場合でも、同様に
通常のカレント・ミラーをウィルソン・カレント・ミラ
ーに変更することにより高精度にすることができる。
【００２２】実施例４。実施例４では、ＣＭＯＳＩＣ技
術を用いた。実施例４の回路構成図を図９に示す。実施
例１の中で用いられているカレント・ミラーを図７に示
すようにタンデム・カレント・ミラーに変更した。タン
デム・カレント・ミラーは実施例３の中で用いられてい
る、ウィルソン・カレント・ミラーよりもさらに精度が
良いため、実施例４の回路は実施例３の回路よりさらに
高精度となった。また、BipolarＩＣ技術を用いた場合
でも、同様にウィルソン・カレント・ミラーをタンデム
・カレント・ミラーに変更することにより、さらに高精
度にすることができる。
術を用いた。実施例４の回路構成図を図９に示す。実施
例１の中で用いられているカレント・ミラーを図７に示
すようにタンデム・カレント・ミラーに変更した。タン
デム・カレント・ミラーは実施例３の中で用いられてい
る、ウィルソン・カレント・ミラーよりもさらに精度が
良いため、実施例４の回路は実施例３の回路よりさらに
高精度となった。また、BipolarＩＣ技術を用いた場合
でも、同様にウィルソン・カレント・ミラーをタンデム
・カレント・ミラーに変更することにより、さらに高精
度にすることができる。
【００２３】
【発明の効果】本発明によれば、帰還をかける構成をと
り、かつ、近似でなく純粋な微分回路、積分回路が容易
に構成できる、電流モードの演算増幅器が実現できる。
この演算増幅器により純粋な微分回路、積分回路、ま
た、減算器、反転増幅器が容易に構成でき、さらに、重
みつき加減算回路や計装増幅器が簡単な構成で容易に実
現できるため、この電流モード演算増幅器を用いた回路
の性能を容易に向上できる。また、一般に電流モード回
路は利得が高くても演算速度が遅くならないため、この
電流モード演算増幅器を用いて、回路の処理能力を大き
く向上できる。ひいては、電流モード演算増幅器を用い
た回路を使用する各種システム・機器の機能・能力を向
上することができる。
り、かつ、近似でなく純粋な微分回路、積分回路が容易
に構成できる、電流モードの演算増幅器が実現できる。
この演算増幅器により純粋な微分回路、積分回路、ま
た、減算器、反転増幅器が容易に構成でき、さらに、重
みつき加減算回路や計装増幅器が簡単な構成で容易に実
現できるため、この電流モード演算増幅器を用いた回路
の性能を容易に向上できる。また、一般に電流モード回
路は利得が高くても演算速度が遅くならないため、この
電流モード演算増幅器を用いて、回路の処理能力を大き
く向上できる。ひいては、電流モード演算増幅器を用い
た回路を使用する各種システム・機器の機能・能力を向
上することができる。
【図１】本発明の演算増幅器の構成図である。
【図２】本発明の演算増幅器の構成図である。
【図３】本発明の演算増幅器を用いた各種回路構成図で
ある。
ある。
【図４】本発明の演算増幅器を用いた各種回路構成図で
ある。
ある。
【図５】本発明の変形例の説明図である。
【図６】本発明の変形例の説明図である。
【図７】本発明の変形例の説明図である。
【図８】実施例３、および、実施例４の回路構成図であ
る。
る。
【図９】実施例３、および、実施例４の回路構成図であ
る。
る。
【図１０】従来技術であるカレント・コンベアの説明図
である。
である。
【図１１】従来技術であるカレント・コンベアの説明図
である。
である。
【図１２】カレント・コンベアを用いた各種回路構成例
である。
である。
【図１３】カレント・コンベアを用いた各種回路構成例
である。
である。
【図１４】他の従来技術であるＯＦＣの説明図である。
【図１５】他の従来技術であるＯＦＣの説明図である。
【図１６】ＯＦＣを用いた各種回路構成例である。
【図１７】ＯＦＣを用いた各種回路構成例である。
【符号の説明】 Ｘ、Ｙ、Ｗ、Ｚ、ＩXOUT 入出力端子の名称 ＶX 、ＶY 、ＶW 、ＶZ 入出力端子の電位 ｉX 、ｉY 、ｉW 、ｉZ 、ｉXOUT 入出力端子に流れ
る電流 ＺA 比例定数
る電流 ＺA 比例定数
Claims (1)
- 【請求項１】 ２つの電流入力端子と１つの電圧出力端
子と２つの電流出力端子をもつ回路であって、 ２つの前記電流入力端子の電位がその入力電流値によら
ず一定であり、 前記電圧出力端子に、２つの入力電流の差に比例した電
圧が出力され、 ２つの前記電流出力端子のうち１つに、前記電圧出力端
子に流れる電流値と同じ電流が出力され、他方の電流出
力端子に２つの前記電流入力端子の入力電流のうちの１
つの入力電流と同じ電流が出力されることを特徴とする
演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197832A JPH0620073A (ja) | 1992-06-30 | 1992-06-30 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197832A JPH0620073A (ja) | 1992-06-30 | 1992-06-30 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620073A true JPH0620073A (ja) | 1994-01-28 |
Family
ID=16381089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197832A Withdrawn JPH0620073A (ja) | 1992-06-30 | 1992-06-30 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620073A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374341A (en) * | 1991-11-22 | 1994-12-20 | Techno Excel Kabushiki Kaisha | Water electrolyzer |
| US5378339A (en) * | 1992-01-30 | 1995-01-03 | Techno Excel Kabushiki Kaisha | Water electrolyzer |
| JP2002299971A (ja) * | 2001-03-28 | 2002-10-11 | Council Scient Ind Res | 低電圧、低電力および高性能のｉｉ型電流コンベヤのための模擬回路レイアウト |
| JP2009535829A (ja) * | 2006-05-03 | 2009-10-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 超低電力アナログ補償回路 |
-
1992
- 1992-06-30 JP JP4197832A patent/JPH0620073A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374341A (en) * | 1991-11-22 | 1994-12-20 | Techno Excel Kabushiki Kaisha | Water electrolyzer |
| US5378339A (en) * | 1992-01-30 | 1995-01-03 | Techno Excel Kabushiki Kaisha | Water electrolyzer |
| JP2002299971A (ja) * | 2001-03-28 | 2002-10-11 | Council Scient Ind Res | 低電圧、低電力および高性能のｉｉ型電流コンベヤのための模擬回路レイアウト |
| JP2009535829A (ja) * | 2006-05-03 | 2009-10-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 超低電力アナログ補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777515A (en) | Operational amplifier apparatus | |
| US5872446A (en) | Low voltage CMOS analog multiplier with extended input dynamic range | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| JPH077340A (ja) | 全差動増幅器 | |
| EP0337444B1 (en) | Mos voltage to current converter | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| US5323120A (en) | High swing operational transconductance amplifier | |
| US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
| US20080169847A1 (en) | Driver and driver/receiver system | |
| EP0643478A1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
| KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| US4872209A (en) | Integratable amplifier circuit having frequency responsive negative feedback | |
| US6563369B1 (en) | Active current mirror circuit | |
| EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
| JPH0620073A (ja) | 演算増幅器 | |
| KR100219037B1 (ko) | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 | |
| US5184087A (en) | Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source | |
| KR970005289B1 (ko) | 차동 증폭기 | |
| Srinivasan et al. | Linear current-to-voltage and voltage-to-current converters | |
| Ibaragi et al. | A CMOS analog multiplier free from mobility reduction and body effect | |
| JPH05283952A (ja) | 差動演算増幅器 | |
| Bowers | The so-called current-feedback operational amplifier-technological breakthrough or engineering curiosity? | |
| US3435365A (en) | Monolithically fabricated operational amplifier device with self-drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |