CN101473433A - 功率放大器装置 - Google Patents
功率放大器装置 Download PDFInfo
- Publication number
- CN101473433A CN101473433A CNA2007800233067A CN200780023306A CN101473433A CN 101473433 A CN101473433 A CN 101473433A CN A2007800233067 A CNA2007800233067 A CN A2007800233067A CN 200780023306 A CN200780023306 A CN 200780023306A CN 101473433 A CN101473433 A CN 101473433A
- Authority
- CN
- China
- Prior art keywords
- power amplifier
- substrate
- platform device
- interconnect substrate
- amplifier apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Amplifiers (AREA)
Abstract
功率放大器模块包括层压衬底,层压衬底包括热过孔和端子以及平台器件,平台器件具有半导体材料的互连衬底。在第一侧为该衬底提供电互连,并且采用相反的第二侧将该衬底安装在层压衬底上。导电连接通过衬底从第一侧延伸至第二侧。将功率放大器附着到衬底的第二侧。通过互连衬底的导电连接之一是针对功率放大器的接地路径,利用半导体材料提供热路径。对于互连衬底存在最佳厚度,在所述最佳厚度下实现了正常的接地以及可接受的热耗散。
Description
技术领域
本发明涉及一种功率放大器装置,包括:互连衬底,适于利用其第二侧安装在载体上;以及功率放大器器件,所述功率放大器器件附着在互连衬底第一侧;以及包括第一功率放大器。
背景技术
这样的功率放大器装置用于将移动电话中的信号放大,以便使得能够按照所需频率将射频(RF)信号传输至基站。这里,第一功率放大器器件通常包括几个放大级,这些放大级处于有效分立的半导体器件中。在所述放大级中的两个放大级之间提供阻抗匹配。放大器装置可以包括针对另一频带设计的另外的功率放大器。为第一功率放大器的输出提供输出匹配。输出还与一个或更多个波段转换开关(bandswitch)耦合,其中,若干接收路径发射路径被并入朝向天线的信号线,并且被适当地彼此隔离。通常,在波段转换开关与天线的输出之间存在带通滤波器。存在功率控制电路以对功率放大器装置的操作加以控制。这可以是分立的集成电路,所述分立的集成电路不必是装置的一部分。
为了提高效率,已经对这样的功率放大器装置研究了许多年,以便应付大量的频带以及使RF信号传输最佳化。这从而在诸如US6112061、EP1220460、WO2005052599、US6965837之类的专利申请中得以说明。这里一个重要的趋势是,具体地对无源部件越来越多的集成。这允许小型化、较好的RF性能、以及使能够实现进一步的改进,如对新颖拓扑的使用。近年来,发展具体涉及使能对匹配和滤除期望频率的可调性。具体地,这是采用RF MEMS部件实施的。例如,提出了通过使用体声波滤波器来改进滤波。
发明内容
在发展过程中为了进一步集成无源部件,发现有必要对功率放大器装置进行实质性修改以实现进一步的改进。这是本发明的目的。
采用公开文本中提到的类型的功率放大器装置实现了所述目的,其中互连衬底包括半导体材料,并且为互连衬底提供从第一侧延伸至第二侧的第一导电连接,使得该导电连接是第一功率放大器的接地路径,而通过半导体材料提供热学路径,所述热学路径通向互连衬底的第二侧从而朝向载体。
根据本发明的装置包括半导体衬底,所述半导体衬底具有从第一侧延伸至第二侧的垂直互连。具体地,本发明基于这种认识,采用该认识能够满足热学和电学要求:采用短的并且于是充分受控的接地路径来满足电学要求,而半导体衬底(具体地基于硅的衬底)是高效的散热器。
具体地,期望半导体衬底具有热容,该热容足够以时间和空间将功率耗散中的任何突发至少平均(average out)到特定的级别。然后,远离功率放大器的互连衬底第二侧的温度变化很小或仅仅有限,从而有效地减少了与互连衬底与衬底下面的(通常基于聚合物的)载体之间的微分热膨胀有关的问题。耗散的功率的空间分布取决于衬底的热传导性。时间分布还取决于衬底的热容。具体地,由于短突发内的操作和大功率耗散,使得时间上的平均与功率放大器有关。
此外,本发明的装置提供了对功率放大器的改进的操作。这里,改进是信号失真的减小和/或对效率的提高,利用较低的结点温度使能所述改进。由于改进的散热,使得降低了功率电器的结点温度。
在有利的实施例中,互连衬底具有厚度,该厚度使能第一连接具有至多30mΩ的阻抗。此外,对于RF功率放大器的操作而言重要的特征是,充分接地。如果接地路径太长,则功率放大器中接地的有效阻抗与理想接地之间存在很大偏差。此外,该偏差可能依靠使用中的精确频率以及工作温度。此外,有效阻抗可能在独立接地路径之间变化。显然,至多30mΩ的阻抗适于功率放大器的正常操。合适地,阻抗至多是25mΩ,有利地,在15-20mΩ范围内。在电压3V以及每个互连最大电流1A的情况下,损耗是30mV,这是1%并且是刚好可接受的。此外,采用根据本发明的装置实现可以达到该值。如果在放大器模块的某一位置与接地之间需要更大的电流,则合适的是应用更多的垂直互连。
合适地,互连衬底的厚度在0.1-0.3mm的范围内。这满足要求并且还是机械稳定的。更优选地,厚度在0.12-0.28mm的范围内,以及进一步优选地,在0.17-0.23mm的范围内。这具体适于互联衬底中的、通过湿蚀刻制成的过孔。这样的过孔具有锥形形状,并且直径随着与互联衬底的第一侧的距离的增大而增大。
在另外的实施例中,互连衬底的热容至少是0.5mJ/K。该值对于在功率放大器操作中存储在信号传输脉冲期间耗散的热而言是足够的。合适地,热容至少是1mJ/K,更合适地甚至更大。这样的热容旨在需要至少2mm2的表面积以服从采用GSM标准的传输。
以下将讨论另外的实施例,包括:
为功率放大器的级间匹配提供不同的接地路径;
在互连衬底的第二侧耦合接地路径。从而这样的耦合具有好的结果,而不在功率放大器操作中产生不稳定性,并且是正常可制造的。同时,还可以使这种耦合的接地接近功率放大器,因为这减小了接地电平的不期望的变化。;
将层压衬底集成到装置中。这样的层压衬底允许提供标准封装轮廓(outline)。还使能集成更大的无源部件(具体地,电感器)。
将无源部件集成到平台器件、层压衬底以及功率电器自身中。允许将无源部件隔开,使得能够针对每个具体应用实现最佳的滤波和匹配;
将多级功率放大器限定为功率电器器件的一部分,合适地,针对另一频带的附加功率放大器。平台器件非常适于克服功率放大器以及有关前端的渐增的复杂度。逐渐地,对前端的要求确定了传输和接收无线信号的总体性能。这样的要求包括:好的线性性以在指定的噪声级别的限制下实现足够的效率,以及在放大器与基站之间的最小距离。此外,针对无线传输的不同标准的数目增大,用户期望利用单个类型的设备来处理许多标准。简单地,这是在单个的、可重新配置的前端中实现的。本发明的平台器件适于:高频互连、无源部件、以及用于装配其它器件的载体衬底。该功能性非常适于多频带操作。此外,由于正常的热耗散,可以将功率放大器的结点温度降低,这允许更高的效率。
附图说明
将关于附图对本发明的这些和其它方面作进一步说明,其中不将附图绘制为缩放并且附图纯粹是图示性的,在不同附图中相同的参考数字表示相同的特征,附图中:
图1以截面图的形式示出了本发明的装置的;
图2-4以截面图示的形式出了制造平台器件的若干阶段,所述平台器件是在本发明的装置中使用的;
图5-7示出了互连衬底的相关热性质的图。
具体实施方式
图1以截面图的形式示出了本发明的、具有无源IC 100的装置200的第一实施例。该无源IC 100包括第一侧101和第二侧102,为所述无源IC 100提供由半导体材料制成的互连衬底140。衬底140包括从第一侧101延伸至第二侧102的垂直互联130。将IC 100的第二侧102附着在具有粘合剂105的载体衬底150的第一侧151。接合线90从无源IC 100上的接合焊盘95延伸至载体衬底150上相应的接合焊盘155。电垂直互连160通过载体衬底150延伸至载体衬底150第二侧152上的端子170,所述第二侧152远离第一侧151在第一侧151对面。热垂直互连161延伸至第二侧的至少一个热端子171。载体衬底150还包括一个或更多个电感器158,所述电感器158至少在大多数情况下与第一侧151上的接合焊盘155耦合。
除了互连120和接合焊盘95之外,还在无源IC 100的第一侧101上限定了无源元件111-113。为这些接合焊盘中的一些接合焊盘提供至载体衬底150的接合线90,为其它接合焊盘提供至电器件50的焊球(solderball),其中电器件50被装配在无源IC 100顶部。可选地,例如可以利用接合线、TAB-箔等在任何电器件50与无源IC 100之间提供另一连接。电器件50的示例包括功率放大器、功率控制集成电路、开关、带通滤波器(如体效应声波滤波器)、以及阻抗匹配网络,具体地阻抗匹配网络具有以MEMS-元件或变容二极管(varactor)形式的可变电容器。在采用倒装芯片(flip-chip)技术将功率放大器应用于平台器件100的情况下,这具体针对功率耗散(dissipation)。从而,这适于热耗散以及适于确保功率放大器的输出与平台器件之间的低欧姆连接。在后一种情况下,可以使用凸起阵列以便将单个触点耦合至平台器件。有利地,发现可以将凸起装配在垂直互连的顶部(还称作过孔上凸起(bump over via)),如果所述过孔上凸起是凸起(via)阵列的一部分的话。由于互连的机械缺点,所以不建议在垂直互连上应用隔离的凸起。这具体适于未完全填充有任何材料的湿-蚀刻(wet-etched)过孔。
半导体材料的衬底140具有已调节过的电阻率,以便允许在衬底140上限定高质量的电感器。具体地,例如,通过注入诸如氩、氖、氮之类的掺杂剂,或通过采用电子束(e-beam)进行照射,至少在衬底140的一部分中将电阻率增大。合适的电阻率是大于1kΩ/的电阻率。
参见图2-4,将参考对无源IC 100的制造对无源IC 100的结构进行更详细的讨论。
图2-4示出了根据第一实施例的对无源IC 100的制造。在第一侧101上限定绝缘层104。在衬底140上蚀刻沟并且利用电材料141和导电材料142填充沟,以限定电容器111。由于该电容器111的形状使得该电容器具有相对高的电容密度(具体地,25-100nF/mm2或甚至更大)。沟的形状取决于可以最佳化的设计。可选地,如在未预先公开的申请PH005852(EP 06300422.0)中描述过的,它可以包括衬底中空腔内的柱式结构。合适地,电材料包括氮化物,最适合地,电材料包括氮氧氮层叠。采用本领域技术人员已知的方式采用导电粒子来掺杂沟的表面143,以起到电容器极电极的作用。合适地,传导材料142是以现有方式掺杂的多晶硅。此外,有利地而不是必要地,在沟外的部在选择的区域提供传导材料142。在该示例中,某一区域用作电阻器112,另一区域用作阻挡层(barrier layer)131,所述阻挡层131将是通过互连衬底140的垂直互连130的一部分。采用本领域技术人员已知的方式按照期望的图案提供电介质材料144,以限定至无源部件111、112的触点。
图3示出了在提供了金属化结构120之后的第二阶段中的无源IC100,包括导电和电绝缘图案。金属化结构120包括附加电容器113。该电容器比沟电容器111具有更低的电容密度,通常在RF应用中需要该电容器,即使采用更好的击穿电压和低欧姆的电极更精确地限定它。在分立的层中为电阻器111提供触点111A。采用另外的金属层121扩展了金属化结构120。金属层121具有大厚度(即,合适地,超过1微米),以限定以RF频率正常工作的电感器。此外,该厚度必须大于在使用中的频率下电流的穿透深度(penetration depth)的两倍。该穿透深度取决于金属层121的材料,所述金属层121的材料可以是:诸如铝、铜、金之类的金属,诸如铝铜、铝硅、铝镁之类的合金,或甚至掺杂的多晶硅。示出了金属层121被另外的电介质层122所覆盖。将打开或去除该另外的电介质层122,以便可以访问金属层121中的任何接合焊盘(未示出)。
图4示出了在对无源IC 100的制造中的另外的阶段。这里,通过对来自第二侧102的通孔135进行湿化学蚀刻以及随后提供的导电材料132,制造垂直互连130。在对通孔135的制造中,利用半导体衬底140前侧的蚀刻停止层来使蚀刻结束。这可以是传统的绝缘层104(如氮化物或氧化物),然而可选地可以是金属层。
将导电材料132沉积在蚀刻的通孔135的壁上以及沉积在金属化结构120的任何暴露的金属上。优选地,不完全填充通孔135。具体地在热循环期间或另外的装配步骤期间,这防止由于衬底140与通孔135中金属的微分热膨胀(differential thermal expansion)导致在半导体衬底140中形成裂缝。
有利地,该导电材料132包括阻挡层,所述阻挡层防止在衬底材料(例如硅)与垂直互连顶部暴露的金属化结构(例如铝或铝合金)之间形成不期望的合金。在实践中发现,使用钛作为阻挡层不能给出合适的结果,这是因为钛引起在铝和硅和/或钛之间的反应。这里使用镍与另外的传导层(如,银、铝、铝合金、铜、钯、氮化钛或金)的层叠。有利地发现,得到的垂直互连具有低阻抗并且不遭受互连130的镍层内的磁流。
关于衬底的散热器(heat spreader)功能
根据本发明的第一方面,通过衬底140的垂直互连130为装配在前侧101上的功率放大器提供接地路径,将衬底140用作热路径。具体地,发现存在针对互连衬底的最佳厚度,在所述最佳厚度的情况下得到正常的接地以及可接受的热耗散。对于具有湿蚀刻通孔的硅衬底的情况,该最佳厚度在100至300微米的范围内。如果衬底140具有小于100微米的厚度,则半导体衬底140顶部的任何电感器的质量因子下降到适当级别以下。此外,发现总体热电阻增大。如果衬底具有大于300微米的厚度,则垂直互连130的寄生电感增大到可接受的级别以上,并且RF接地性能将变差。在干蚀刻通孔的情况下,厚度可以如同400微米那样大。
显然,如果衬底具有比衬底内热的有效分布更大的侧向宽度,则该最佳厚度是尤其恰当的。当然,这适于本发明的平台器件。
此外,发现根据本发明第一方面对平台器件100的使用导致了RF功率放大器50器件的更低结点(junction)温度。此外,这种更低的结点温度使得功率放大器器件的操作得以改进。发现功率放大器的线性性对于工作温度以及正常的电接地都非常敏感。通过使用本构造实现了以上两点。实际上,在平台器件上的功率放大器的情况下,装置的热电阻Rth比将放大器直接装配在层压(laminate)载体衬底150的情况下的装置热电阻小。由于存在平台器件100及其半导体衬底140,所以热非常快地流“出”。因此,由于结点温度Tj是Rth的函数,结点温度Tj更低。
这种改进的散热归因于以下事实:功率放大器不是以最大功率连续操作的部件。可以将功率放大器的操作看做是具体在与基站连接时以及在放大信号时出现的一系列功率突发(power burst)。通常,这导致了通过将放大器加热和冷却引起的大的温度变化。现在通过将半导体衬底用作散热器,使温度保持相对恒定。此外,作为散热器的操作是有利的,这是因为通常几乎不出现“稳定状态”,在所述稳定状态下将平台器件100的半导体衬底140完全加热。为此,从平台器件100的衬底140至层压载体衬底150的热传递不是很重要。显然,这还取决于所使用的通信标准以及调制方案(例如,GSM、W-CDMA、蓝牙,等等)。
改进的散热不仅对放大器的效率作出贡献,还防止由于在衬底与其中的导电连接(过孔)之间热膨胀系数的不同导致裂缝。附加效果涉及层压的膨胀和收缩。层压具有与半导体衬底不同的热膨胀系数(CTE),这在封装中(例如,在细间距球栅阵列封装(fine pitch ball gridarry package)中)是已知的情况。已知,由于与芯片相比层压的不同收缩,使得在热循环期间的冷却阶段对于封装的稳定性是最成问题的。现在,采用本发明,几乎没有冷却,并且还几乎没有快速的冷却,局部最大温度在采用半导体材料的层压的界面处降低。简言之,这对热循环的可靠性作出了贡献。
显然,垂直互连的阻抗取决于连接的实际长度。在一个实施例中,通过从半导体衬底的后侧(rear side)进行湿化学蚀刻,以及通过随后将得到的表面金属化,制造互连。这种湿蚀刻导致了锥形通孔。衬底厚度的任何变化将导致衬底前侧的通孔(以及采用通孔的互连)的横截面积的偏差。因此,具体地该横截面积的尺寸与垂直互连的阻抗有关。当使用处于所选择的范围内(具体地在优选的范围内)的衬底厚度时,垂直互连的阻抗的该偏差对器件的正常功能有着微不足道的影响。
合适地,垂直互连不仅为放大器提供单个接地路径,还提供多个接地路径。将这些接地路径电耦合至功率放大器中的不同级,如输入和输出以及任何中间级。需要针对RF功率放大器(PA)使用多个接地,以便确保放大器的充分稳定性。在RF电路中,互连还具有相关阻抗(relevant impedance)。在没有多个接地的情况下,一个级中接地阻抗的偏差(例如,由于功率放大器操作导致的)将限定另一级中的接地电平。这引入不可控制的伪迹,所述伪迹扰乱了放大器的高效操作。此外,这种耦合的接地可以用作附加反馈以及放大器内循环的产生,其中将放大后的电流反馈至放大器的输入。这是不期望的,因为这可能引起击穿。
现在,根据本发明,发现根据RF观点,从垂直互连的前侧端至相邻垂直互连的前侧端的路径的阻抗足够使得接地彼此独立。这还适于以下情况:当垂直互连的金属化实际上在垂直互联衬底140的整个第二侧102上延伸时,(例如,不将第二侧102上的金属化图案化)。此外,该不存在图案化的优点在于,金属化倾向于改进从半导体衬底至粘合剂的热传递,所述粘合剂处于平台器件100与载体衬底150之间。
关于无源部件
平台100包括不同类型的电感器和电容器以及还包括电阻器。每种类型的电感器和电容器具有其自己的特性,可以在对平台器件的RF设计中针对不同的功能元件来开发电感器和电容器:
沟电容器,具有高电容密度(具体地约10nF/mm2,合适地在20nF/mm2以上)以及相对击穿电压。这些对于去耦合应用是有用的。
平板电容器,具有处于中间金属化层中的上电极。这对精确限定电容器作出贡献。合适地,该平板电容器的电容密度在100至200pF/mm2之间。按照WO2001061847中授权的一样构造该平板电容器。该电容器非常适于RF应用。
底部金属层中的电感器,该电感器的优点是相对高分辨率的图案化,这使能提供许多匝。然而,金属层的厚度是相对有限的(例如,0.2至0.6微米的量级),使得质量因子是有限的。例如该电感器适于RF扼流圈(choke)应用。
顶部金属层中的电感器,该电感器具有的优点是相对高的质量因子,这是因为选择了比在0.8至2.5GHz之间的相对高频率下电流的穿透深度的两倍大的厚度。此外,该电感器具有的优点是,可以将该电感器限定为互联线的一部分。合适地,以U形提供这样的电感器。将该电感器限定在与接合焊盘所在的层相同的层中。
中间金属层中的电感器(厚度约为1微米)。
由于该多种可用类型的无源元件以及多个接地的可用性,使得平台器件使能替换所有离散的元件,其中所述多个接地采用通过衬底延伸的垂直互连。此外,这使能在不增大功率放大器模块的尺寸的情况下提高功能性。
具体地,平台器件是功率放大器器件,这是因为功率放大器使用高功率(例如,大于3W),所述高功率比诸如收发器、显示器等之类的许多其它器件的功率大。此外,阻抗匹配需要多个大尺寸的无源部件,其中功率放大器以及在天线处需要所述阻抗匹配。此外,平台器件允许针对多于一个频带提供功率放大器以及阻抗匹配。
关于功率放大器
具体地,将功率放大器设计为适于RF应用,如在900MHz以上直到3GHz的频带。该频谱包括GSM、CDMA、W-LAN、WiMAX、802.11以及其它通信标准。这里信号放大的非线性性非常快速地引起噪声或效率的巨大降低。
可以采用倒装片布置将功率放大器放置在互连衬底上。这以最小损耗(loss)使能从接地至PA的线性连接。
例如,在诸如Qubic之类的SiGe技术中论证了功率放大器。有利地,可以对功率放大器上的电源以及接地路径选择(rounting)进行电路布置(lay out),以便通过良好分布(例如,星形连接(star connection))来改进功率和接地性能。一个改进在电路布置侧,另一改进在过孔自身中:能够将这些过孔设计为改进接地电感(ground inductance)以及热传递(例如,通过在过孔中使用铜)。
可以在平台器件上提供若干放大器。这样的构造适于多频带功率放大器模块。
在功率放大器与互连衬底之间使用具有小间距的焊球。这是可行的,因为在在这两个部件的CTE之间不存在差别。结果是小型化。
关于平台器件
在一个实施例中,平台器件限定了从至功率放大器的输入一直通向至天线的输出的电路元件(除了其中的某些特定功能以外)。
功率放大器通常包括多个级,在该示例中包括3级。在功率放大器的级之间实施级间阻抗匹配。在最终放大级之后,信号通过输出匹配、天线开关、低通滤波器以及阻抗匹配网络。天线开关使能在发射与接收频带之间的切换。在天线开关与至低噪放大器的输出之间存在另外的互连,所述低噪放大器用于放大所接收的信号。在该示例中,将低通滤波器与阻抗匹配网络集成到单个功能块中。如果平台器件适于以多于一个频带来处理信号,则还提供频带开关。具体地,这样的频带开关存在于功率放大器与天线开关之间。
级间阻抗匹配包括LC网络,其中将电容器连接在信号线中,将电感器耦合在信号线与接地之间。在合适的示例中,这样的LC网络包括3个电感器和2个电容器。
在本装置中,在平台器件上以及在载波衬底中,可以将电容器和电感器限定在功率放大器器件中。在合适实施例中,在平台器件上提供级间匹配的电感器中的至少一个电感器。这具有的优点是使功率放大器器件的尺寸最小。在例如采用焊接突起(solder bump)以倒装片定向将功率放大器装配到平台器件的实施例中,将电感器合适地限定在功率放大器对面的区域内。这是可行的,因为电感器用作RF扼流圈,对于RF扼流圈而言质量因子并不非常相关。为了使噪声最小,对放大器进行设计使得与所述电感器重叠的区域保持无敏感部件。然而,在功率放大器器件中提供级间匹配的电容器。因为采用比平台器件更高的分辨率来限定功率放大器器件,所以可以为放大器器件中的电容器提供相对高的电容密度。此外,将电容器集成在放功率放大器中减小了至电容器的互连的长度,以及互连所具有的任何寄生电感。
对于输出匹配而言情况是不同的。功率放大器中的阻抗非常低,具体地只有几欧姆,而RF应用中低标准阻抗等级被定义为50Ω。这里,输出匹配使能转换。由于尺寸要求,使得优选地在载波衬底中实施转换。这还允许使用电感器,所述电感器彼此顶部具有耦合的线圈。此外,将平台器件上从放大器的输出至输出匹配的互连限定为非常低欧姆的互连。此外,采用多个焊接凸起来进行放大器与平台器件的连接。为互连给定足够的宽度,而平台器件后侧的接地的金属面为互连提供带状线(stripline)特征。利用接合线使能连接至载体衬底。
对于低通滤波器,要求具有低损耗以及防止通过衬底的任何寄生耦合。此外,指定的容限低。因此,主要在对于衬底而言正常的方向上出现寄生耦合。该耦合是由磁场引起的,而电场至少基本上不存在。这种寄生耦合的来源是载体衬底与平台器件之间的任何接合线以及通过衬底的垂直互连。为了改进低通滤波器,将电感器限定在平台器件中,而在天线开关与至天线的输出之间不存在任何接合线。
尽管该示例示出了在载体衬底150中提供电感器,然而可以将电感器限定在分立的器件中以便减小载体衬底150的复杂度。这样,可以将引线框(lead frame)而不是层压用作载体衬底150。例如,如本身根据WO-A 2003/85729已知的,分立的器件是集成在包封模具(encapsulating)中的金属层。
合适地,平台器件使能根据至少两个分立的频带来处理信号。这样,可以将功率放大器器件以及功率控制器件设计为针对这两个频带进行操作。具体地,功率放大器器件包括针对第一频带的第一部分以及针对第二频带的第二部分,所述部分是独立的平切没有任何相互的连接。合适地,将针对功率控制信号的互连限定在这两部分之间的平台器件上的区域中。在针对不同频带的部分之间的功率放大器器件中限定隔离区域。然后平台器件上的功率控制互连可以在该隔离区域以下延伸。
关于无源的ESD保护
为了保护平台器件免受可能在装配期间出现的静电放电脉冲,平台器件包括专用保护。具体地,平台器件中的小电容器对ESD脉冲非常敏感。可以将这样的电容器实现为平板电容器,然而可选地实现为衬底中的沟电容器。在平台器件中很难集成二极管或其它有源元件。由于衬底的高电阻率使得容易出现单独有源元件之间的串扰,除非实现对元件的具体屏蔽。
根据本发明的该方面,通过在平台器件内在电容器输出与接地连接之间的电阻器将电容器ESD保护,所述电阻器具有足够高的电阻值以便防止RF接地出现任何巨大扰动。由于对电阻器的选择,在使用平台器件期间在电阻器上不存在DC电压。如果需要的话,能够将附加电容器与电阻串联。这里术语“电容器输出”用于限定在完成装配之后连接到接地的输出。
ESD峰值的减小是巨大的。如根据机器模型(machine model)给出的,对于50V ESD脉冲峰值电压的减小是四倍(从80至20V)。如根据人体模型给出的,对于300V ESD脉冲峰值电压的减小甚至更多。在没有电阻器的情况下,发现峰值电压在200V以上。在远远大于200ns的时间帧内保持峰值电压。采用电阻器,峰值电压小于20V,在10ns之后已经开始耗散。
已经发现,这种在内部接地与外部接地之间的耦合对平台器件的RF特性有边缘扰动。在900MHz下接地阻抗略微更高(1.5对1.1欧姆阻抗值)。内部与外部接地之间的耦合随频率增大,在1GHz下约50dB,在3.0GHz下小于30dB。这些是耦合的可接受级别。
合适地,ESD保护的电阻值至少是从接合焊盘至外部接地之间的连接的阻抗的10倍。例如,在接合线的情况下,在约2GHz的频率下这样的连接阻抗是6Ω。然后合适地,电阻值大于60Ω,例如高达200Ω。
可以将ESD电阻器设计为允许跟随有ESD脉冲的峰值电流流过。如果ESD电阻器旨在防止在装配期间或装配之前对ESD事件的破坏,则ESD脉冲的电压以及跟随的电流相对低,并且在所掺杂的多晶硅中的电阻器足够了,而TiWN的电阻器是可用候选之一。如果希望将SD保护级别从2kV改进至4kV,则应该针对3A的峰值电流来设计电阻器。
具体地,如本申请中讨论的,该ESD保护适于平台器件。在这种用于RF功率应用的平台器件中,不能通过正常接地来将输入级去耦合或接地,因为这将在输入与输出之间引入过多的耦合,所述过多的耦合引起不稳定性。然而,这不限于此,并且可以有利地用于包括ESD敏感器件(如具体地沟电容器)在内的任何器件。
实施例
参考图2-4图示的平台器件100用于实践。以0.6mm的间距提供垂直互连,所述垂直互连在衬底140的第一侧104具有5*5微米的面积。垂直互连由铜制成,衬底140具有厚度0.2mm。
将平台器件100装配到载体150、具有内部热过孔和电感器的多层层压,并且在模拟中对平台器件100进行测试。通过将线接合的功率放大器与采用倒装片技术提供的功率放大器相比较,发现具有倒装片功率放大器和载体的装置比线接合的功率放大器性能好得多。
图5示出了作为独立垂直互连130之间的间距的函数的热电阻Rth。图示出了与衬底140的不同厚度d有关的若干线。对于从上至下的线,厚度d是0.15mm、0.20mm以及0.25mm。图示出了热电阻随间距的增大而减小。这是根据期望的,因为过孔的热传导能力不如半导体衬底的一样。图还示出了热电阻通常随厚度的增大而减小。尽管对0.5mm的间距而言厚度不具有很大的影响,然而与0.15mm的厚度相比,对于0.25mm的厚度,对于1.4mm的间距而言该影响的间距是6%。
还进行测试以便关于放大器限定垂直互连130的对准(alignment)。根据结果,在结点(junction)温度上的局部效果是明显的。因此有利的是,垂直互联130与功率放大器最终级的中心不成一直线。在优选实施例中,垂直互连130与功率放大器器件中的功率放大器的最终级的边沿或角成一直线。
图6示出了对于包括层压载体150在内的装置的、作为互连衬底140的厚度d的函数的热电阻Rth,其中将所述层压载体100附着到平台器件100的第二侧102。采用独立垂直互连之间的0.6mm的间距,并且针对应用在平台器件100与层压载体150之间的不同模片固定粘合剂,进行实践。发现散热功能随着衬底140的厚度而改进。该改进的散热减小了层压载体的热电阻,并且减少了在互连衬底与层压载体之间的粘合剂。然而,当互连衬底的厚度进一步增大时,由于垂直互连的形状导致粘合剂的接触面积显著减小:存在0.2mm左右的最佳厚度。三条线针对具有不同的热传导性的模片固定粘合剂示出了结果。上面的线示出了具有1.6W/m.k的传导性k的粘合剂,中间的线6.6W/m.k,下面的线11.6W/m.k。清楚地,具有高热传导性(11.6W/m.k)的粘合剂的热电阻几乎与具有平均热传导性(6.6W/m.k)的粘合剂的热电阻相同。这意味着,如果模片固定的至少是6W/m.k,则模片固定不再是热耗散中的限制因素。
图7示出了热阻抗Rth,所述Rth是互连衬底的厚度d以及垂直互连之间的间距P的函数。因为设定了互联衬底的尺寸,所以垂直互连之间的间距P确定了互联衬底的数目。根据图显然的是,采用0.1至0.2mm之间的厚度d,最佳间距在0.6-1.2mm的范围内。有利地,该范围内的热特性实质上是平坦的。
Claims (12)
1、一种功率放大器装置,包括:
平台器件,配置有第一侧和第二侧,所述平台器件包括半导体材料的互连衬底,并且适于以其第二侧安装在载体上,第一导电连接通过所述互连衬底从器件的第一侧延伸至器件的第二侧,
功率放大器器件,被附着到所述平台器件的第一侧并且包括第一功率放大器;
其中
通过所述互连衬底的第一导电连接是第一功率放大器的接地路径,而通过所述衬底的半导体材料提供热学路径。
2、根据权利要求1所述的功率放大器装置,其中,所述互连衬底具有厚度,该厚度使得所述第一连接具有至多30mΩ的电阻。
3、根据权利要求1或2所述的功率放大器装置,其中,所述互连衬底具有至少0.5mJ/K的热容。
4、根据前述任一权利要求所述的功率放大器装置,其中,所述互连衬底的厚度在0.12-0.28mm的范围内。
5、根据权利要求1或2所述的功率放大器装置,其中,所述第一功率放大器具有第一和第二级,所述第一和第二级两者配置有独立的接地路径。
6、根据权利要求1或2所述的功率放大器装置,其中,所述放大器的独立接地路径在所述平台器件的第二侧上电连接。
7、根据权利要求1或6所述的功率放大器装置,其中,所述载体是所述装置的一部分,并且包括接触焊盘,所述接触焊盘用于将所述装置耦合至外部载体或部件,电连接从载体延伸至平台器件。
8、根据权利要求7所述的功率放大器装置,其中,所述电连接包括从载体延伸至平台器件第一侧的信号连接。
9、根据权利要求7或8所述的功率放大器装置,其中,所述载体是层压衬底。
10、根据权利要求1所述的功率放大器装置,其中,采用倒装片装配技术将功率放大器器件附着到平台器件。
11、根据权利要求1所述的功率放大器装置,其中,所述平台器件包括第一侧上的至少一个互连,以将所述功率放大器器件的输出与另外的器件的输入相连,所述另外的器件存在于所述互连衬底中或被装配到所述互连衬底上。
12、根据权利要求1或11所述的功率放大器装置,其中,所述平台器件还包括无源部件,所述无源部件是一个或更多个匹配电路的一部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06115751.7 | 2006-06-20 | ||
EP06115751 | 2006-06-20 | ||
PCT/IB2007/052290 WO2008007258A2 (en) | 2006-06-20 | 2007-06-15 | Power amplifier assembly |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101473433A true CN101473433A (zh) | 2009-07-01 |
CN101473433B CN101473433B (zh) | 2011-12-07 |
Family
ID=38896024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800233067A Expired - Fee Related CN101473433B (zh) | 2006-06-20 | 2007-06-15 | 功率放大器装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8067840B2 (zh) |
EP (1) | EP2041789A2 (zh) |
JP (1) | JP5060550B2 (zh) |
CN (1) | CN101473433B (zh) |
WO (1) | WO2008007258A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104737452A (zh) * | 2012-10-17 | 2015-06-24 | 株式会社村田制作所 | 高频模块 |
CN111342807A (zh) * | 2018-12-18 | 2020-06-26 | 天津大学 | 具有增大的过孔面积的滤波器和电子设备 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2923650B1 (fr) * | 2007-11-08 | 2010-09-03 | Commissariat Energie Atomique | Composant electronique a connexions par billes decouplees mecaniquement. |
TWI370530B (en) * | 2008-05-21 | 2012-08-11 | Advanced Semiconductor Eng | Semiconductor package having an antenna |
US8847351B2 (en) | 2009-06-29 | 2014-09-30 | Qualcomm Incorporated | Integrated power amplifier with load inductor located under IC die |
JP5412372B2 (ja) * | 2010-04-30 | 2014-02-12 | 株式会社フジクラ | 半導体実装装置 |
US8440012B2 (en) | 2010-10-13 | 2013-05-14 | Rf Micro Devices, Inc. | Atomic layer deposition encapsulation for acoustic wave devices |
US8313985B2 (en) * | 2010-10-21 | 2012-11-20 | Rf Micro Devices, Inc. | Atomic layer deposition encapsulation for power amplifiers in RF circuits |
DE102011085650B4 (de) * | 2011-11-03 | 2022-09-01 | Robert Bosch Gmbh | Befestigung eines Steuergerätes für ein Getriebesteuermodul an einer Trägerplatte |
US10074600B2 (en) | 2012-03-30 | 2018-09-11 | Ati Technologies Ulc | Method of manufacturing interposer-based damping resistor |
DE102013101315A1 (de) * | 2013-02-11 | 2014-08-14 | Endress + Hauser Gmbh + Co. Kg | Verfahren zur Verlötung eines Anschlusselement |
US9041206B2 (en) * | 2013-03-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method |
US9472410B2 (en) * | 2014-03-05 | 2016-10-18 | Applied Materials, Inc. | Pixelated capacitance controlled ESC |
KR20160024262A (ko) * | 2014-08-25 | 2016-03-04 | 삼성전기주식회사 | 공통 모드 필터 및 그 제조 방법 |
US20160095221A1 (en) * | 2014-09-27 | 2016-03-31 | Qualcomm Incorporated | Integration of electronic elements on the backside of a semiconductor die |
US9548288B1 (en) * | 2014-12-22 | 2017-01-17 | Apple Inc. | Integrated circuit die decoupling system with reduced inductance |
US9378778B1 (en) | 2015-06-14 | 2016-06-28 | Darryl G. Walker | Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture |
US10535585B2 (en) | 2017-08-23 | 2020-01-14 | Semiconductor Components Industries, Llc | Integrated passive device and fabrication method using a last through-substrate via |
US10147721B1 (en) | 2017-12-20 | 2018-12-04 | Advanced Micro Devices, Inc. | Method and apparatus for dynamic calibration of on-die-precision-resistors |
US20210313293A1 (en) * | 2020-04-03 | 2021-10-07 | Cree, Inc. | Rf amplifier devices and methods of manufacturing |
US11837457B2 (en) | 2020-09-11 | 2023-12-05 | Wolfspeed, Inc. | Packaging for RF transistor amplifiers |
US11670605B2 (en) | 2020-04-03 | 2023-06-06 | Wolfspeed, Inc. | RF amplifier devices including interconnect structures and methods of manufacturing |
WO2022102689A1 (ja) * | 2020-11-13 | 2022-05-19 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
WO2022118645A1 (ja) * | 2020-12-02 | 2022-06-09 | 株式会社村田製作所 | 集積回路及び高周波モジュール |
CN116670817A (zh) * | 2020-12-02 | 2023-08-29 | 株式会社村田制作所 | 集成电路和高频模块 |
US20230018448A1 (en) * | 2021-07-14 | 2023-01-19 | Qualcomm Incorporated | Reduced impedance substrate |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594175A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 電界効果半導体装置 |
US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
JP3004578B2 (ja) | 1995-05-12 | 2000-01-31 | 財団法人工業技術研究院 | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ |
JPH09260405A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
GB2325082A (en) | 1997-05-08 | 1998-11-11 | Motorola Ltd | Thermal via arrangement |
WO1999000997A1 (en) | 1997-06-27 | 1999-01-07 | Koninklijke Philips Electronics N.V. | Power supply switching in a radio communication device |
JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
JP5231702B2 (ja) | 2000-02-15 | 2013-07-10 | エヌエックスピー ビー ヴィ | 電子装置 |
JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
JP4256575B2 (ja) * | 2000-08-15 | 2009-04-22 | パナソニック株式会社 | バイアホールを備えた高周波受動回路および高周波増幅器 |
JP2002110865A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 回路装置 |
US6462950B1 (en) | 2000-11-29 | 2002-10-08 | Nokia Mobile Phones Ltd. | Stacked power amplifier module |
FI20002881A (fi) | 2000-12-29 | 2002-06-30 | Nokia Corp | Järjestely ja menetelmä radiolähettimen häviöiden vähentämiseksi |
US6657296B2 (en) | 2001-09-25 | 2003-12-02 | Siliconware Precision Industries Co., Ltd. | Semicondctor package |
US6952047B2 (en) * | 2002-07-01 | 2005-10-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
JP4165133B2 (ja) | 2002-07-03 | 2008-10-15 | 富士通株式会社 | 回路基板およびその製造方法 |
JP3999710B2 (ja) * | 2002-08-01 | 2007-10-31 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
FI114057B (fi) | 2002-10-18 | 2004-07-30 | Nokia Corp | Menetelmä ja järjestely kuorman epäsovituksen havaitsemiseksi, sekä sellaista käyttävä radiolaite |
US6825559B2 (en) * | 2003-01-02 | 2004-11-30 | Cree, Inc. | Group III nitride based flip-chip intergrated circuit and method for fabricating |
US7409188B2 (en) | 2003-11-26 | 2008-08-05 | Nokia Corporation | Method and apparatus for lowering power use by a ranging receiver |
US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
JP2005302873A (ja) | 2004-04-08 | 2005-10-27 | Mitsubishi Electric Corp | 半導体装置、電子機器および半導体装置の製造方法 |
US7674719B2 (en) * | 2005-08-01 | 2010-03-09 | Panasonic Corporation | Via hole machining for microwave monolithic integrated circuits |
JP2009535835A (ja) | 2006-05-02 | 2009-10-01 | エヌエックスピー ビー ヴィ | 改良された電極を備える電気デバイス |
US7608906B2 (en) * | 2007-11-13 | 2009-10-27 | Teledyne Licensing, Llc | Simultaneous unipolar multispectral integrated technology (SUMIT) detectors |
-
2007
- 2007-06-15 US US12/305,693 patent/US8067840B2/en not_active Expired - Fee Related
- 2007-06-15 CN CN2007800233067A patent/CN101473433B/zh not_active Expired - Fee Related
- 2007-06-15 EP EP07825818A patent/EP2041789A2/en not_active Withdrawn
- 2007-06-15 WO PCT/IB2007/052290 patent/WO2008007258A2/en active Application Filing
- 2007-06-15 JP JP2009516034A patent/JP5060550B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104737452A (zh) * | 2012-10-17 | 2015-06-24 | 株式会社村田制作所 | 高频模块 |
US9337797B2 (en) | 2012-10-17 | 2016-05-10 | Murata Manufacturing Co., Ltd. | High frequency module |
CN104737452B (zh) * | 2012-10-17 | 2017-05-24 | 株式会社村田制作所 | 高频模块 |
CN111342807A (zh) * | 2018-12-18 | 2020-06-26 | 天津大学 | 具有增大的过孔面积的滤波器和电子设备 |
CN111342807B (zh) * | 2018-12-18 | 2023-12-15 | 天津大学 | 具有增大的过孔面积的滤波器和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US8067840B2 (en) | 2011-11-29 |
WO2008007258A3 (en) | 2008-04-10 |
WO2008007258A2 (en) | 2008-01-17 |
CN101473433B (zh) | 2011-12-07 |
US20100059879A1 (en) | 2010-03-11 |
JP5060550B2 (ja) | 2012-10-31 |
JP2009541985A (ja) | 2009-11-26 |
EP2041789A2 (en) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101473433B (zh) | 功率放大器装置 | |
CN101473437B (zh) | 集成电路以及采用该集成电路的装置 | |
US9589927B2 (en) | Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof | |
EP3096353B1 (en) | Rf amplifier output circuit device with integrated current path | |
US9748185B2 (en) | Semiconductor devices with impedance matching-circuits | |
JP6054276B2 (ja) | 非半導体基板内に少なくとも部分的に配置された高q変圧器 | |
US9692363B2 (en) | RF power transistors with video bandwidth circuits, and methods of manufacture thereof | |
JP3941911B2 (ja) | 集積rf性能を備えたマルチチップモジュール | |
US9438184B2 (en) | Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof | |
CN101517719B (zh) | 制造半导体基板中的垂直接触的方法 | |
US9337774B2 (en) | Packaged RF amplifier devices and methods of manufacture thereof | |
US20040080917A1 (en) | Integrated microwave package and the process for making the same | |
EP3503387B1 (en) | Rf power transistors with impedance matching circuits, and methods of manufacture thereof | |
CN108206677B (zh) | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 | |
JP2009504040A (ja) | 電気素子 | |
JP2005026368A (ja) | 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール | |
CN103426844A (zh) | 宽带全密封微波器件封装 | |
CN218867104U (zh) | 异构封装基板和模组 | |
US10211794B1 (en) | Silicon shielding for baseband termination and RF performance enhancement | |
CN113261200B (zh) | 高频功率晶体管和高频功率放大器 | |
JP2005197843A (ja) | 多層基板及びパワーアンプモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20130615 |