CN101459111A - 浅沟槽隔离区形成方法及介质层形成方法 - Google Patents
浅沟槽隔离区形成方法及介质层形成方法 Download PDFInfo
- Publication number
- CN101459111A CN101459111A CNA2007100944982A CN200710094498A CN101459111A CN 101459111 A CN101459111 A CN 101459111A CN A2007100944982 A CNA2007100944982 A CN A2007100944982A CN 200710094498 A CN200710094498 A CN 200710094498A CN 101459111 A CN101459111 A CN 101459111A
- Authority
- CN
- China
- Prior art keywords
- plasma
- reparation
- dielectric layer
- deposition
- layering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离区形成方法，包括：在所述半导体基底上形成浅沟槽；以沉积－刻蚀－沉积工艺沉积隔离分层，所述隔离分层覆盖所述浅沟槽；对沉积所述隔离分层后的半导体基底执行等离子体修复操作；重复执行沉积隔离分层的操作及其后的等离子体修复操作，以形成填充所述浅沟槽的隔离层。可减少所述浅沟槽隔离区内夹层缺陷的产生。本发明提供了一种介质层形成方法，可减少所述介质层内夹层缺陷的产生。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离区形成方法及介质层形成方法。
背景技术
随着集成电路集成度的增加，用以隔离半导体器件中有源区的隔离区的尺寸必须不断地缩小。传统工艺中用于隔离有源区的区域氧化法(LOCOS)由于在有源区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’sbeak)的形状，而使得在半导体器件中有源区之间有效的隔离长度受到限制。由于可避免上述区域氧化法的缺点，浅沟槽隔离(Shallow Trenchlsolation，STI)工艺近年来被广泛应用于半导体器件中有源区之间的隔离。
为保证STI的填充效果，通常应用具有同步沉积-刻蚀能力的高密度等离子体化学气相淀积(HDPCVD)工艺进行STI氧化物填充。如2006年8月16日公开的公开号为“CN 1819123A”的中国专利申请中提供的一种用于改进间隙填充应用的高产能HDP-CVD处理方法中所涉及的，为获得良好的间隙填充能力，通常采用多级沉积-刻蚀相结合的方法填充间隙，即，采用沉积-刻蚀-沉积-刻蚀-......-沉积-刻蚀-沉积(deposition-etch-deposition-etch-......-deposition-etch-deposition，DEP)的方法填充间隙。
实践中，如图1所示，在半导体基底10上形成所述浅沟槽12后，经历每一级沉积-刻蚀过程均会形成具有一定厚度的隔离分层20，如图2所示，应用多级沉积-刻蚀相结合的方法形成的浅沟槽隔离层30包含至少两层所述隔离分层20，各所述隔离分层20间顺序形成，应紧密相接，共同形成均匀、致密的浅沟槽隔离层30。
然而，实际生产发现，如图3所示，应用多级沉积-刻蚀相结合的方法形成的各所述隔离分层20间具有夹层缺陷40，所述夹层缺陷40将影响器件的电学性能及可靠性。如何减少所述夹层缺陷的产生成为本领域技术人员亟待解决的问题。
发明内容
本发明提供了一种浅沟槽隔离区形成方法，可减少所述浅沟槽隔离区内夹层缺陷的产生；本发明提供了一种介质层形成方法，可减少所述介质层内夹层缺陷的产生。
本发明提供的一种浅沟槽隔离区形成方法，包括：
在所述半导体基底上形成浅沟槽；
以沉积-刻蚀-沉积工艺沉积隔离分层，所述隔离分层覆盖所述浅沟槽；
对沉积所述隔离分层后的半导体基底执行等离子体修复操作；
重复执行沉积隔离分层的操作及其后的等离子体修复操作，以形成填充所述浅沟槽的隔离层。
可选地，所述沉积-刻蚀-沉积工艺利用高密度等离子体化学气相淀积工艺进行；可选地，执行等离子体修复操作时应用的修复气体包含氢气、氮气、氧气或氩气；可选地，所述修复气体的流量范围为100～500sccm；可选地，所述等离子体修复操作所需等离子体解离功率范围为1000～5000瓦；可选地，所述等离子体修复操作所需等离子体溅蚀功率范围为500～3000瓦。
本发明提供的一种介质层形成方法，包括：
提供半导体基底；
以沉积-刻蚀-沉积工艺沉积介质层分层，所述介质层分层覆盖所述半导体基底；
对沉积所述介质层分层后的半导体基底执行等离子体修复操作；
重复执行沉积介质层分层的操作及其后的等离子体修复操作，以形成所述介质层。
可选地，所述沉积-刻蚀-沉积工艺利用高密度等离子体化学气相淀积工艺进行；可选地，执行等离子体修复操作时应用的修复气体包含氢气、氮气、氧气或氩气；可选地，所述修复气体的流量范围为100～500sccm；可选地，所述等离子体修复操作所需等离子体解离功率范围为1000～5000瓦；可选地，所述等离子体修复操作所需等离子体溅蚀功率范围为500～3000瓦。
与现有技术相比，上述技术方案具有以下优点：
上述技术方案提供的浅沟槽隔离区形成方法，通过在每一级沉积-刻蚀操作后增加等离子体修复步骤，以去除经由任一级沉积-刻蚀操作形成的部分隔离层的表层，而形成隔离分层；继而，减少形成于部分隔离层表面经历刻蚀操作后形成的副产物；进而，减少与后续形成的隔离分层间所述夹层缺陷的产生；
上述技术方案提供的浅沟槽隔离区形成方法的可选方式，通过选择氮气或氢气作为等离子修复气体，利用其可与上述位于部分隔离层表面的副产物发生化学反应生成可挥发性物质的性质，可应用化学作用去除经由任一级沉积-刻蚀操作形成的部分隔离层的表层；
上述技术方案提供的浅沟槽隔离区形成方法的可选方式，通过选择氧气或氩气作为等离子修复气体，利用其可与上述位于部分隔离层表面的副产物发生物理溅射的性质，可应用物理反应机制去除经由任一级沉积-刻蚀操作形成的部分隔离层的表层；
上述技术方案提供的介质层形成方法，通过在每一级沉积-刻蚀操作后增加等离子体修复步骤，以去除经由任一级沉积-刻蚀操作形成的部分介质层的表层，而形成介质分层；继而，减少形成于部分介质层表面经历刻蚀操作后形成的副产物；进而，减少与后续形成的介质分层间所述夹层缺陷的产生；
上述技术方案提供的介质层形成方法的可选方式，通过选择氮气或氢气作为等离子修复气体，利用其可与上述位于部分介质层表面的副产物发生化学反应生成可挥发性物质的性质，可应用化学作用去除经由任一级沉积-刻蚀操作形成的部分介质层的表层；
上述技术方案提供的介质层形成方法的可选方式，通过选择氧气或氩气作为等离子修复气体，利用其可与上述位于部分介质层表面的副产物发生物理溅射的性质，可应用物理反应机制去除经由任一级沉积-刻蚀操作形成的部分介质层的表层。
附图说明
图1为说明现有技术中应用单级沉积-刻蚀工艺形成的隔离分层的结构示意图；
图2为说明现有技术中应用多级沉积-刻蚀工艺形成的浅沟槽隔离层的结构示意图；
图3为说明现有技术中应用多级沉积-刻蚀工艺形成的具有夹层缺陷的浅沟槽隔离层结构示意图；
图4为说明本发明实施例的形成浅沟槽隔离区的流程示意图；
图5为说明本发明实施例的半导体基底结构示意图；
图6为说明本发明实施例的形成浅沟槽后的半导体基底结构示意图；
图7为说明本发明实施例的在浅沟槽内形成隔离分层后的半导体基底结构示意图；
图8为说明本发明实施例的执行等离子体修复操作后的半导体基底结构示意图；
图9为说明本发明实施例的在浅沟槽内形成隔离层后的半导体基底结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图4所示，应用本发明提供的方法形成浅沟槽隔离区的步骤包括：
步骤401：结合图4和图5所示，提供半导体基底100。
所述半导体基底100为已定义器件有源区且表面具有钝化层或顺次形成的隔离层与钝化层的半导体衬底(substrate)。所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。
所述半导体基底100可利用传统的双阱工艺获得，即经由氧化生长、离子注入及退火等工序形成具有对应NMOS和PMOS晶体管有源区的半导体衬底。所述钝化层可利用低压化学气相淀积(LPCVD)设备，在高温(约750摄氏度)条件下，经由氨气和二氯硅烷反应生成氮化硅(Si3N4)获得。所述钝化层材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合；所述氧化层可利用热氧化工艺获得，所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述钝化层的过程包含沉积、研磨及检测等步骤；形成所述氧化层的过程可包含热氧化及检测步骤，具体可应用任何传统的工艺，在此不再赘述。
步骤402：结合图4和图6所示，在所述半导体基底100上形成浅沟槽120，以在所述浅沟槽120内沉积隔离层后形成浅沟槽隔离区，所述隔离层包含至少两层隔离分层。
形成所述浅沟槽120的步骤包括：在半导体基底上形成图形化的抗蚀剂层，所述半导体基底表面具有钝化层；以所述图形化的抗蚀剂层为掩模，刻蚀所述钝化层；以刻蚀后的所述钝化层为硬掩模，刻蚀部分所述半导体基底。
或者，形成所述浅沟槽120的步骤包括：在半导体基底上形成图形化的抗蚀剂层，所述半导体基底表面具有顺次形成的隔离层与钝化层；以所述图形化的抗蚀剂层为掩模，刻蚀所述钝化层；以刻蚀后的所述钝化层为硬掩模，顺序刻蚀所述隔离层和部分所述半导体基底。
在所述浅沟槽120内沉积隔离层的步骤包括预先形成垫氧化层的操作；所述形成垫氧化层的操作可利用热氧化工艺或现场水汽生成(in situsteam generation，ISSG)工艺进行；形成所述垫氧化层的操作可修复形成所述浅沟槽时造成的半导体基底晶格损伤；还可减少后续沉积过程涉及的等离子体对所述浅沟槽侧壁及底壁造成的损伤。
实际生产中，通常采用沉积-刻蚀-沉积工艺形成所述隔离层，所述沉积-刻蚀-沉积工艺可利用高密度等离子体化学气相淀积(HDP)工艺进行。
所述沉积-刻蚀-沉积工艺为：首先，沉积部分所述隔离层；继而，刻蚀部分已形成的隔离层(本文件内，将刻蚀后形成的部分隔离层称为隔离分层)；进而，顺序沉积隔离分层，以形成隔离层。
步骤403：结合图4和图7所示，以沉积-刻蚀-沉积工艺沉积隔离分层140，所述隔离分层140覆盖所述浅沟槽120。
形成所述隔离分层140时涉及的沉积操作的工艺条件包括：反应气体包括硅烷(SiH4)和氧气(O2)，所述硅烷的顶部流量范围为10～1000立方厘米/分钟(sccm)，如20sccm、30sccm、50sccm或70sccm；所述硅烷的侧向流量范围为50～150sccm，如70sccm、90sccm、110sccm或130sccm；所述氧气的流量范围为100～300sccm，如120sccm、150sccm、200sccm或250sccm；缓冲气体包含氢气(H2)和氦气(He)，所述氢气和氦气也可同时作为溅蚀气体，所述氢气的流量范围为50～200sccm，如70sccm、90sccm、130sccm或150sccm；所述氦气的流量范围为100～500sccm，如200sccm、300sccm、350sccm或400sccm；所需等离子体解离功率(SRF)范围为5000～10000瓦(W)，如6000W、7000W、8000W或9000W；所需等离子体溅蚀功率(BRF)范围为1000～5000W，如2000W、3000W、3500W或4000W。涉及的反应温度可为450～550摄氏度，如500摄氏度。
形成所述隔离分层140时涉及的刻蚀操作的工艺条件包括：反应气体包括三氟化氮(NF3)，所述三氟化氮的流量范围为100～300sccm，如120sccm、150sccm、200sccm或250sccm；缓冲气体包含氢气(H2)和氦气(He)，所述氢气和氦气也可同时作为溅蚀气体，所述氢气的流量范围为50～200sccm，如70sccm、90sccm、130sccm或150sccm；所述氦气的流量范围为100～300sccm，如120sccm、150sccm、170sccm或200sccm；所需等离子体解离顶向功率(SRF top)范围为1000～3000瓦(W)，如1200W、1500W、2000W或2500W；所需等离子体解离侧向功率(SRF side)范围为3000～10000瓦(W)，如4000W、5000W、6000W或8000W；所需等离子体溅蚀功率(BRF)范围为500～3000W，如700W、1000W、1500W或2000W。涉及的反应温度可为400～500摄氏度，如450摄氏度。
在上述沉积操作和刻蚀操作之间还可包含过渡步骤，以使沉积过程涉及的反应气体反应完全；涉及的工艺条件包括：过渡气体包括氧气(O2)，所述氧气的流量范围为100～300sccm，如120sccm、150sccm、200sccm或250sccm；缓冲气体包含氢气(H2)和氦气(He)，所述氢气和氦气也可同时作为溅蚀气体，所述氢气的流量范围为50～200sccm，如70sccm、90sccm、130sccm或150sccm；所述氦气的流量范围为100～500sccm，如200sccm、300sccm、350sccm或400sccm；所需等离子体解离功率(SRF)范围为1000～5000瓦(W)，如2000W、2500W、3000W或4000W；所需等离子体溅蚀功率(BRF)可为0或工艺上可行的任意值，如1000～5000W，具体可为2000W、3000W、3500W或4000W。涉及的反应温度可为450～550摄氏度，如500摄氏度。
步骤404：对沉积所述隔离分层后的半导体基底执行等离子体修复操作，经历所述修复操作后获得的具有隔离分层142的半导体基底102如图8所示。
实际生产发现，在形成的所述隔离分层与后续隔离分层之间通常具有内部结构异于隔离分层的夹层，所述夹层缺陷将影响器件的电学性能及可靠性；本发明的发明人分析后认为，所述夹层缺陷是由于形成的部分隔离层表面具有聚合物缺陷造成的。如何去除在形成部分隔离层后表面具有的聚合物，成为本发明解决的主要问题。
本发明的发明人经历分析与实践后认为，对沉积所述隔离分层后的半导体基底执行等离子体修复操作，成为去除所述聚合物的指导方向。
涉及的工艺条件包括：修复气体可包含氢气(H2)或氮气(N2)，所述氢气或氮气的流量范围为100～500sccm，如150sccm、200sccm、250sccm或350sccm；所需等离子体解离功率(SRF)范围为1000～5000瓦(W)，如2000W、2500W、3000W或4000W；所需等离子体溅蚀功率(BRF)范围为500～3000W，如700W、1000W、1500W或2000W。涉及的反应温度可为450～550摄氏度，如500摄氏度。
所述等离子体修复操作的持续时间根据工艺条件及产品要求确定，对于65纳米及其以下工艺，所述等离子体修复操作的持续时间可为5～15秒，如8秒、10秒或12秒。
本发明的发明人分析后认为，所述聚合物缺陷为经历刻蚀操作后形成的包含刻蚀气体所含元素的副产物；通常，刻蚀气体中包含氟(F)，致使所述聚合物中包含氟，利用所述氢气或氮气修复所述聚合物时，离子化所述氢气或氮气后获得包含氢或氮的等离子，所述等离子易与所述聚合物中包含的氟发生化学反应，继而可减少甚至消除所述聚合物缺陷，进一步可减少后续夹层缺陷的产生。
所述修复气体还可包含氧气(O2)或氩气(Ar)，本发明的发明人分析后认为，氧气或氩气作为修复气体时，由于其粒子颗粒较大，可通过溅蚀作用减少甚至消除所述聚合物缺陷；涉及的工艺条件包括：所述氧气或氩气的流量范围为100～500sccm，如150sccm、200sccm、250sccm或350sccm；所需等离子体解离功率(SRF)范围为1000～5000瓦(W)，如2000W、2500W、3000W或4000W；所需等离子体溅蚀功率(BRF)范围为500～3000W，如700W、1000W、1500W或2000W。涉及的反应温度可为450～550摄氏度，如500摄氏度。
所述等离子体修复操作的持续时间根据工艺条件及产品要求确定，对于65纳米及其以下工艺，所述等离子体修复操作的持续时间可为5～15秒，如8秒、10秒或12秒。
步骤405：结合图4和图9所示，对已经历等离子体修复操作的半导体基底102重复执行沉积隔离分层的操作及其后的等离子体修复操作，以形成填充所述浅沟槽的隔离层160。
应用沉积-刻蚀-沉积工艺沉积包含至少两层隔离分层的隔离层时，在形成每一隔离分层后，均需执行等离子体修复操作；所述隔离层包含的隔离分层的具体数目根据生产要求确定。
需说明的是，所述沉积-刻蚀-沉积工艺不限于利用高密度等离子体化学气相淀积(HDP)工艺进行；所述沉积-刻蚀-沉积工艺中涉及的沉积及刻蚀操作均可应用现行半导体制程中的任一传统沉积及刻蚀工艺，如化学气相淀积工艺和等离子体刻蚀工艺。
此外，应用沉积-刻蚀-沉积工艺沉积金属前介质层或其他层间介质层时，本发明方法仍然适用。即，本发明还提供了一种介质层形成方法，应用本发明提供的方法形成介质层的步骤包括：提供半导体基底；以沉积-刻蚀-沉积工艺沉积介质层分层，所述介质层分层覆盖所述半导体基底；对沉积所述介质层分层后的半导体基底执行等离子体修复操作；对已经历等离子体修复操作的半导体基底重复执行沉积介质层分层的操作及其后的等离子体修复操作，以形成所述介质层。
对于金属前介质层，在半导体衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后，形成半导体基底。所述金属前介质层覆盖所述栅极结构及源区和漏区，并填满位于所述栅极结构间的线缝；所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。
对于其他层间介质层，在半导体衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后，进而沉积第一层间介质层，随后形成第1层通孔及沟槽后，顺序沉积第二层间介质层、第二层通孔及沟槽，......，直至沉积第N-1层间介质层后，继续形成第N-1层通孔及沟槽后，形成半导体基底。
显然，数目N可为任意自然数，如1、3、5、7或9等，所述层间介质层的具体数目根据产品要求确定。
所述等离子体修复操作涉及的工艺条件包括：修复气体可包含氢气(H2)、氮气(N2)、氧气(O2)或氩气(Ar)，所述修复气体的流量范围为100～500sccm，如150sccm、200sccm、250sccm或350sccm；所需等离子体解离功率(SRF)范围为1000～5000瓦(W)，如2000W、2500W、3000W或4000W；所需等离子体溅蚀功率(BRF)范围为500～3000W，如700W、1000W、1500W或2000W。涉及的反应温度可为450～550摄氏度，如500摄氏度。
所述等离子体修复操作的持续时间根据工艺条件及产品要求确定，对于65纳米及其以下工艺，所述等离子体修复操作的持续时间可为5～15秒，如8秒、10秒或12秒。
本发明的发明人分析后认为，利用所述氢气或氮气修复所述聚合物时，离子化所述氢气或氮气后获得包含氢或氮的等离子，所述等离子易于与所述聚合物中包含的氟及氮发生化学反应而减少甚至消除所述聚合物缺陷；而利用氧气或氩气作为修复气体时，由于其粒子颗粒较大，可通过溅蚀作用减少甚至消除所述聚合物缺陷；进一步可减少后续夹层缺陷的产生。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (12)
1.一种浅沟槽隔离区形成方法，其特征在于，包括：
在半导体基底上形成浅沟槽；
以沉积-刻蚀-沉积工艺沉积隔离分层，所述隔离分层覆盖所述浅沟槽；
对沉积所述隔离分层后的半导体基底执行等离子体修复操作；
重复执行沉积隔离分层的操作及其后的等离子体修复操作，以形成填充所述浅沟槽的隔离层。
2.根据权利要求1所述的浅沟槽隔离区形成方法，其特征在于：所述沉积-刻蚀-沉积工艺利用高密度等离子体化学气相淀积工艺进行。
3.根据权利要求1或2所述的浅沟槽隔离区形成方法，其特征在于：执行等离子体修复操作时应用的修复气体包含氢气、氮气、氧气或氩气。
4.根据权利要求1或2所述的浅沟槽隔离区形成方法，其特征在于：所述修复气体的流量范围为100～500sccm。
5.根据权利要求1或2所述的浅沟槽隔离区形成方法，其特征在于：所述等离子体修复操作所需等离子体解离功率范围为1000～5000瓦。
6.根据权利要求1或2所述的浅沟槽隔离区形成方法，其特征在于：所述等离子体修复操作所需等离子体溅蚀功率范围为500～3000瓦。
7.一种介质层形成方法，其特征在于，包括：
提供半导体基底；
以沉积-刻蚀-沉积工艺沉积介质层分层，所述介质层分层覆盖所述半导体基底；
对沉积所述介质层分层后的半导体基底执行等离子体修复操作；
重复执行沉积介质层分层的操作及其后的等离子体修复操作，以形成所述介质层。
8.根据权利要求7所述的介质层形成方法，其特征在于：所述沉积-刻蚀-沉积工艺利用高密度等离子体化学气相淀积工艺进行。
9.根据权利要求7或8所述的介质层形成方法，其特征在于：执行等离子体修复操作时应用的修复气体包含氢气、氮气、氧气或氩气。
10.根据权利要求7或8所述的介质层形成方法，其特征在于：所述修复气体的流量范围为100～500sccm。
11.根据权利要求7或8所述的介质层形成方法，其特征在于：所述等离子体修复操作所需等离子体解离功率范围为1000～5000瓦。
12.根据权利要求7或8所述的介质层形成方法，其特征在于：所述等离子体修复操作所需等离子体溅蚀功率范围为500～3000瓦。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100944982A CN101459111A (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法及介质层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100944982A CN101459111A (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法及介质层形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101459111A true CN101459111A (zh) | 2009-06-17 |
Family
ID=40769874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100944982A Pending CN101459111A (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法及介质层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459111A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247649A (zh) * | 2013-05-07 | 2013-08-14 | 上海华力微电子有限公司 | 减小图像传感器电学互扰的方法 |
| CN103426818A (zh) * | 2013-08-05 | 2013-12-04 | 上海华力微电子有限公司 | 修复金属互连层工艺中等离子体损伤的方法 |
| CN105514021A (zh) * | 2014-10-17 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种形成harp层间介质层的方法 |
| KR20180010315A (ko) * | 2015-06-19 | 2018-01-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 물리 기상 증착 프로세스를 통해 유전체 막들을 증착하기 위한 방법들 |
| CN110265353A (zh) * | 2019-06-28 | 2019-09-20 | 芯盟科技有限公司 | 沟槽隔离结构及其形成方法 |
| CN113025991A (zh) * | 2021-02-26 | 2021-06-25 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| CN113035769A (zh) * | 2021-02-25 | 2021-06-25 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
-
2007
- 2007-12-13 CN CNA2007100944982A patent/CN101459111A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247649A (zh) * | 2013-05-07 | 2013-08-14 | 上海华力微电子有限公司 | 减小图像传感器电学互扰的方法 |
| CN103426818A (zh) * | 2013-08-05 | 2013-12-04 | 上海华力微电子有限公司 | 修复金属互连层工艺中等离子体损伤的方法 |
| CN105514021A (zh) * | 2014-10-17 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种形成harp层间介质层的方法 |
| CN105514021B (zh) * | 2014-10-17 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种形成harp层间介质层的方法 |
| KR20180010315A (ko) * | 2015-06-19 | 2018-01-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 물리 기상 증착 프로세스를 통해 유전체 막들을 증착하기 위한 방법들 |
| CN108064411A (zh) * | 2015-06-19 | 2018-05-22 | 应用材料公司 | 经由物理气相沉积工艺沉积介电膜的方法 |
| KR102513422B1 (ko) | 2015-06-19 | 2023-03-22 | 어플라이드 머티어리얼스, 인코포레이티드 | 물리 기상 증착 프로세스를 통해 유전체 막들을 증착하기 위한 방법들 |
| CN110265353A (zh) * | 2019-06-28 | 2019-09-20 | 芯盟科技有限公司 | 沟槽隔离结构及其形成方法 |
| CN110265353B (zh) * | 2019-06-28 | 2021-06-04 | 芯盟科技有限公司 | 沟槽隔离结构及其形成方法 |
| CN113035769A (zh) * | 2021-02-25 | 2021-06-25 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113025991A (zh) * | 2021-02-26 | 2021-06-25 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| US11942320B2 (en) | 2021-02-26 | 2024-03-26 | Changxin Memory Technologies, Inc. | Method of manufacturing semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727119B2 (en) | Process integration approach of selective tungsten via fill | |
| CN102237272B (zh) | 半导体装置和半导体装置制造方法 | |
| CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
| CN101459111A (zh) | 浅沟槽隔离区形成方法及介质层形成方法 | |
| KR20110008209A (ko) | 붕소 질화물 및 붕소-질화물 유도 물질들 증착 방법 | |
| US20120282756A1 (en) | Thin Film Filling Method | |
| US7825004B2 (en) | Method of producing semiconductor device | |
| KR20140024386A (ko) | 퇴적물 제거 방법 | |
| US20070238254A1 (en) | Method of etching low dielectric constant films | |
| US11967525B2 (en) | Selective tungsten deposition at low temperatures | |
| TW201405808A (zh) | 具有垂直閘極之半導體元件及其製造方法 | |
| CN101789377B (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
| CN101447472B (zh) | 刻蚀停止层、双镶嵌结构及其形成方法 | |
| CN101645408B (zh) | 焊盘及其形成方法 | |
| US9406544B1 (en) | Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications | |
| CN101593723B (zh) | 通孔形成方法 | |
| CN101640175B (zh) | 半导体结构的制造方法 | |
| TWI334621B (zh) | ||
| CN101459113B (zh) | 浅沟槽隔离区形成方法 | |
| CN101740498B (zh) | 具有接触刻蚀停止层的半导体器件及其形成方法 | |
| US20070128553A1 (en) | Method for forming feature definitions | |
| JP2008305921A (ja) | 半導体装置及びその製造方法 | |
| US7179707B2 (en) | Method of forming gate electrode in semiconductor device | |
| CN102054734A (zh) | 提高晶圆沟道填充能力的方法 | |
| CN102376573B (zh) | Nmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090617 |