CN101373762A - 功率半导体模块 - Google Patents
功率半导体模块 Download PDFInfo
- Publication number
- CN101373762A CN101373762A CN200810173727.4A CN200810173727A CN101373762A CN 101373762 A CN101373762 A CN 101373762A CN 200810173727 A CN200810173727 A CN 200810173727A CN 101373762 A CN101373762 A CN 101373762A
- Authority
- CN
- China
- Prior art keywords
- battery lead
- lead plate
- bus
- type surface
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Connection Of Batteries Or Terminals (AREA)
Abstract
功率半导体模块,包括:半导体封装体1A、第一母线2a、第二母线2b以及焊接控制部件S1。半导体封装体1A包括:功率半导体元件5、第一电极板6和第二电极板7。第一母线2a为通过第一焊料构件50焊接到第一电极板的主表面上的导电构件。第二母线2b为通过第二焊料构件焊接到第二电极板的主表面上的导电构件。焊接控制部件S1被提供到第一母线主表面和第二母线主表面中的每一个上,并且控制焊点厚度,其中第一电极板焊接到第一母线,第二电极板焊接到第二母线。
Description
相关申请的交叉引用
本申请基于并且要求于2007年8月16日提交的在先日本专利申请No.2007-212307的优先权,在此并入其整个内容作为参考。
技术领域
本发明涉及一种包含母线的功率半导体模块,该母线为导电构件并且焊接到包含例如IGBT的功率半导体元件的片状半导体器件的两侧。
背景技术
广泛使用的功率半导体元件包括IGBT(绝缘栅双极晶体管),IEGT(注入增强晶体管),以及MOS-FET(金属氧化物半导体场效应晶体管)。功率半导体元件形成为类似片状形状。功率半导体元件包括第一功率端子和在其主表面上的控制端子,以及在它的背表面上的第二功率端子。当功率半导体元件是IGBT元件时,第一功率端子为发射极电极,第二功率端子为集电极电极,以及控制端子为栅电极。
日本专利申请KOKAI公开号No.2003-10064或2002-164485公开了用于形成采用这种安装在衬底上的功率半导体元件的半导体器件的技术。根据这种技术,半导体元件的第二功率端子焊接到在衬底的表面侧上的电极,并且半导体元件的第一功率端子和控制端子采用具有铝引线的引线接合法连接到在衬底表面上的电极。
在引线接合法中,一次接合一条引线,因而需要许多接合时间。在引线接合法中,引线具有类似环形形状,因而具有长引线长度,导致增加引线电感。此外,引线的技术问题是它对振动敏感,以及具有切断或接近短路的高可能性。
因而,提供了一些方法:将铝薄片接合到半导体元件的第一功率端子;以及将半导体元件的第一功率端子与平板或导线焊接使得引出它作为电极。尤其是,半导体元件的第一功率端子由可用于焊点(solder joints)的材料形成。用于将该端子与平板或导线焊接的方法已经引起公众的注意。来自控制端子的引出(lead-out)金属线通过引线接合法连接到该端子。
在包括多个半导体器件(以下称为半导体封装体)的半导体模块中,多个半导体封装体在作为散热板的基板上呈直线排列。然后,半导体封装体衬底的背表面接合到基板上。这种半导体模块安装到功率控制器(例如反相器,转换器等)上。
然而,在上述的半导体模块中,仅仅每一个半导体封装体的一个表面与基板接触。因而,不能获得足够的散热。每一个半导体封装体的衬底背表面接合在基板上,导致与基板有关的半导体封装体的大的安装面积以及增大了半导体模块的尺寸。
为了克服以上缺点,半导体封装体呈直线排列,作为导电构件的母线被安装并夹在半导体封装体的主表面和背表面之间,以及将这些元件提供到基板上。
更详细地,提供焊料构件来覆盖半导体封装体的主表面和背表面的至少一个以及其中提供半导体封装体的母线的表面。将片状半导体封装体竖立以便其处于垂直的姿势,并且母线的侧表面对齐到主表面和背表面以便被临时保持,并且将该封装体容纳至加热炉中并在其中加热。焊料构件融化以便将半导体封装体焊接到母线。
当通过焊料构件将半导体封装体焊接到母线时仍然存在问题。即,当片状半导体封装体被竖立为垂直姿势时,所述半导体封装体的主表面和背表面以及被焊接母线的侧表面将是垂直平面。在重力的作用下,在加热炉中通过加热融化的焊料构件的一部分从半导体封装体的较低端流出直到母线的较低端。即,在加热炉中通过加热融化的焊料构件的一部分很可能展开至半导体封装体的较低端。
为了防止焊料流出,考虑降低焊料构件的数量。然而,在这种情况下,气泡可能形成在形成于半导体封装体和母线之间的焊料层中,因而不能获得安全和高可靠性的焊点。
因而,当半导体封装体竖立为垂直姿势以便被焊接到母线时,很难获得在半导体封装体和母线之间的焊料的最适宜的接合厚度,因而导致焊点结构的低可靠性。
发明内容
为了达到上述目的,提供了一种功率半导体模块,其包括:包含功率半导体元件的半导体器件,提供在功率半导体元件的一个表面上的第一电极板,提供在功率半导体元件的另一个表面上的第二电极板,以及提供在功率半导体元件和第一电极板之间的绝缘衬底;第一母线,其为通过第一焊料构件焊接到包含在半导体器件中的第一电极板的主表面的导电构件;第二母线,其为通过第二焊料构件焊接到包含在半导体器件中的第二电极板的主表面的导电构件;以及焊接控制装置,其提供到第一母线的主表面和第二母线的主表面中的每一个上,其中第一电极板焊接到第一母线,第二电极板焊接到第二母线,以及其控制第一焊料构件和第二焊料构件中的每一个的焊点厚度。
此外,为了达到以上目的,功率半导体模块包括:包含功率半导体元件的半导体器件,提供在功率半导体元件的一个表面上的第一电极板,提供在功率半导体元件的另一个表面上的第二电极板,以及提供在功率半导体元件和第一电极板之间的绝缘衬底,并且半导体器件包括突出部,突出部的一部分超出第一电极板和第二电极板的每一个的外边缘向外突出,以及突出部的一部分也包括用于在突出部处连接到功率半导体元件的控制电极的外部连接端子;第一母线,其边缘与包含在半导体器件中的第一电极板的主表面的外边缘对准,并且其为通过第一焊料构件焊接到第一电极板的主表面的导电构件;第二母线,其边缘与包含在半导体器件中的第二电极板的主表面的外边缘对准,并且其为通过第二焊料构件焊接到第二电极板的主表面的导电构件;以及焊接控制装置,其提供在半导体器件中并且控制第一焊料构件和第二焊料构件中的每一个的焊点厚度。
此外,为了达到上述目的,功率半导体模块包括:包含功率半导体元件的半导体器件,提供在功率半导体元件的一个表面上的第一电极板,提供在功率半导体元件的另一个表面上的第二电极板,以及提供在功率半导体元件和第一电极板之间的绝缘衬底;第一母线,其为通过第一焊料构件焊接到包含在半导体器件中的第一电极板的主表面上的导电构件;第二母线,其为通过第二焊料构件焊接到包含在半导体器件中的第二电极板的主表面上的导电构件;以及金属球,其混合在第一焊料构件和第二焊料构件中的每一个中并且具有与焊点厚度相同的直径和高于第一焊料构件和第二焊料构件熔点的熔点。
本发明的优点将阐明在下面的说明中,并且从说明中部分将是明显的,或者可以通过本发明的实践学会。本发明的优点可以通过以下特别指出的手段和结合的方式来实现和获得。
附图说明
被并入并且构成说明书的一部分的附图说明了本发明的实施例,并且与上面给出的一般描述和下面给出的实施例的详细说明一起用于说明本发明的原理。
图1A是根据本发明一个实施例的功率半导体模块的一部分的平面图;
图1B是根据本发明该实施例的功率半导体模块的一部分的正视图;
图2A是用于说明根据该实施例的母线至半导体封装体的焊接的透视图;
图2B是用于说明根据该实施例的母线至半导体封装体的焊接的透视图;
图3是用于说明在根据焊接控制部件的第一实施例中母线至半导体封装体的焊接的透视图;
图4A是在根据焊接控制部件的第二实施例中母线的局部正视图;
图4B是用于说明在根据焊接控制部件的第二实施例中母线至半导体封装体的焊接的局部正视图;
图5A是在根据焊接控制部件的第三实施例中母线的局部正视图;
图5B是用于说明在根据焊接控制部件的第三实施例中母线至半导体封装体的焊接的局部正视图;
图6A是母线的局部正视图,示出了根据焊接控制部件的第三实施例的变体;
图6B是用于说明母线至半导体封装体的焊接的局部正视图,并且示出了根据焊接控制部件的第三实施例的变体;
图7A是用于说明在根据焊接控制部件的参考实例中母线至半导体封装体的焊接的侧视图;
图7B是用于说明在根据该焊接控制部件的该参考实例中母线至半导体封装体的焊接的侧视图;
图8A是在根据焊接控制部件的第四实施例中母线的局部透视图;
图8B是用于说明在根据焊接控制部件的第四实施例中母线至半导体封装体的焊接的侧视图;
图9A是在根据焊接控制部件的第五实施例中半导体封装体的透视图;
图9B是用于说明在根据焊接控制部件的第五实施例中母线至半导体封装体的焊接的局部正视图;
图10A是在根据焊接控制部件的第六实施例中半导体封装体的透视图;
图10B是用于说明在根据焊接控制部件的第六实施例中母线至半导体封装体的焊接的局部正视图;
图11A是在根据焊接控制部件的第七实施例中半导体封装体的透视图;
图11B是用于说明在根据焊接控制部件的第七实施例中母线至半导体封装体的焊接的局部正视图;
图12A是在根据焊接控制部件的第八实施例中半导体封装体的透视图;
图12B是用于说明在根据焊接控制部件的第八实施例中母线至半导体封装体的焊接的侧视图;
图13A是在根据焊接控制部件的第九实施例中半导体封装体的透视图;
图13B是用于说明在根据焊接控制部件的第九实施例中,母线至半导体封装体的焊接的在放大比例下的侧视图;以及
图14是用于说明在根据焊接控制部件的第十实施例中,母线至半导体封装体的焊接的在放大比例下的侧视图。
具体实施方式
现在将参考附图描述本发明的实施例。
图1A是局部被省略的功率半导体模块M的平面图,而图1B是局部被省略的功率半导体模块M的正视图。
该功率半导体模块M包括多个功率半导体器件(以下称为“功率半导体封装体”)1A和多个整流半导体器件(以下称为“整流半导体封装体”)1B。功率半导体模块M包括第一母线2a和第二母线2b,绝缘体3和散热板4。如此提供第一和第二母线2a和2b以便半导体封装体1A和1B被夹在并保持在它们中间,以及第一和第二母线2a和2b电连接到导电构件。为了支撑第一和第二母线2a和2b绝缘体3由绝缘片,绝缘板等形成。散热板4交叠在该绝缘体3上。
功率半导体封装体1A和整流半导体封装体1B在第一和第二母线2a和2b的纵向方向上交替地呈直线排列。如下所述,功率半导体封装体1A和整流半导体封装体1B通过第一焊料构件焊接到第一母线2a的一个侧表面上,并且通过第二焊料构件焊接到第二母线2b的一个侧表面上。
每一个功率半导体封装体1A由其中一个层叠在另一个上的功率半导体元件5(诸如IGBT元件),第一电极板6,第二电极板7和绝缘衬底8形成。第一电极板6提供在功率半导体元件5的主表面上。第二电极板7提供在功率半导体元件5的背表面上,即主表面的相反表面上。绝缘衬底8提供在功率半导体元件5和第一电极板6之间。
功率半导体元件5是其上安装IGBT的IGBT元件。功率半导体元件5形成为类似片状的板的形状,使得其具有相对于第一电极板6,第二电极板7和绝缘衬底8中的每一个的外边缘而在里面的外边缘。在功率半导体元件5的主表面上,提供有作为发射极电极的第一功率端子和作为栅电极的控制端子。此外,作为集电极电极的第二功率端子提供在背表面上,即主表面的相反表面上。
绝缘衬底8包括越过功率半导体元件5、第一和第二电极板6和7中每一个的外边缘而突出的突出部K。该突出部K包括外部连接端子以便通过引线连接到半导体元件5的控制端子。
即,突出部K从第一和第二电极板6和7以及绝缘衬底8的外边缘和从第一和第二母线2a和2b的上边缘向上突出,处于其中半导体封装体1A被夹并焊接在第一和第二母线2a和2b之间的状态。因而,控制引线能在不使用引线接合的情况下突出在该封装体外面。
隔离物9提供在第二电极板7和绝缘衬底8之间,以便在第二电极板7和绝缘衬底8之间保持预定的距离。例如,四个隔离物9提供在它们之间,并在相对于功率半导体元件5外边缘的外部的位置处位于封装体1A的各自四个拐角上。
每一个功率半导体封装体1A都包括隔离物9,因而在第二电极板7和绝缘衬底8之间保持预定的距离并且安全地防止功率半导体元件5由于外力的损害。结果是,能改善半导体封装体1A的元件可靠性。
每一个整流半导体封装体1B都包括整流半导体元件100(例如二极管元件),第一电极板101和第二电极板102,它们电连接到整流半导体元件100并且将整流半导体元件100夹并保持在它们之间。每一个整流半导体封装体1B都包括用于在第一和第二电极板101和102的轴之间保持预定距离的隔离物103,并且形成为片状形状。隔离物103在相对于整流半导体元件100外边缘的外部的位置处位于第一电极板101的各自四个拐角上。
第一和第二母线2a和2b由非常高导电性的构件(例如铜构件)形成,并且每一个都形成为方形柱形形状。第一和第二母线2a和2b对于功率半导体封装体1A和整流半导体封装体1B通常分别起到电极构件的功能。第一和第二母线2a和2b具有导热性,并且也起散热的作用。
这种情况下,第一母线2a通过包含在其中的第一焊料构件焊接到包含在功率半导体封装体1A中的第一电极板6以便电连接到其上,并且起发射极电极块的作用。第二母线2b通过第二焊料构件焊接到包含在功率半导体封装体1A中的第二电极板7以便电连接到其上,并且起集电极电极块的作用。
多个这种功率半导体模块M的组合实现了,例如工业反相器,用于火车/电动汽车的反相器,或功率控制器(诸如转炉)等。
现在将对半导体封装体和母线之间的焊接进行描述。
图2A是其中功率半导体封装体1A和整流半导体封装体1B焊接到第一母线2a的状态的透视图,以及图2B是其中半导体封装体1A和1B都通过第一和第二母线2a和2b焊接并被第一和第二母线2a和2b保持的状态的透视图。
如上所述,功率半导体封装体1A和整流半导体封装体1B在第一和第二母线2a和2b的纵向方向上交替地排列在相同的直线上,并且焊接到第一和第二母线2a和2b的垂直面表面2d上。即,具有片状形状的半导体封装体1A和1B中的每一个都以竖起它的主表面和面对主表面的背表面的方式形成以便处于垂直姿势。进一步,主表面通过第一焊料构件焊接到第一母线2a的垂直面表面2d,同时背表面通过第二焊料构件焊接到第二母线2b的垂直面表面2d。
事实上,包含在功率半导体封装体1A中的第一电极板6和包含在整流半导体封装体1B中的第一电极板101通过第一焊料构件焊接到第一母线2a的垂直面表面2d。进一步,包含在功率半导体封装体1A中的第二电极板7和包含在整流半导体封装体1B中的第二电极板102焊接到第二母线2b的垂直面表面2d。
因而,片状形状的半导体封装体1A和1B中的每一个都被竖立成垂直姿势而同时它的主表面被竖立,并且其被夹和保持在第一母线2a和第二母线2b之间,并通过第一和第二焊料构件焊接,从而形成功率半导体模块M。
半导体封装体1A和1B以及第一和第二母线1a和2b在它们的垂直面表面焊接。因而,在本发明中,第一和第二母线2a和2b,半导体封装体1A,第一和第二焊料构件50中的任意一个包含用于最优化焊点厚度的焊接控制部件(焊接控制装置)。
现在将对用于功率半导体封装体1A的焊接进行描述。用于整流半导体封装体1B的焊接以相同的方式执行。因而,用于整流半导体封装体1B的焊接将不再描述。第一和第二母线2a和2b以相同的方式处理。仅仅在图中描述一个母线,并示为“母线2”。
图3是母线2(即包括第一实施例中所述的焊接控制部件(焊接控制装置)的第一母线2a和第二母线2b中的每一个)的局部透视图。
第一母线2a的垂直面表面2d和第二母线2b的垂直面表面2d被图3所示的作为焊接控制部件S1的焊料阻挡膜10覆盖。该焊料阻挡膜10具有20至30μm的厚度,并且通过印刷形成。关于焊料阻挡膜10的材料和类型没有限制。在此同样也适用于以下的内容。
焊料阻挡膜10包括多个装配部分11,每一个在预定的间隔具有矩形形状的开口(图3仅仅显示了其中一个)。换句话说,焊料阻挡膜10整个覆盖母线2的垂直面表面2d,除了装配部分11。
提供在第一母线2a中的装配部分11形成为具有与半导体封装体1A的第一电极板6的主表面相同的表面尺寸,同时提供在第二母线2b中的装配部分11形成为具有与半导体封装体1A的第二电极板7的主表面相同的表面尺寸。
提供在第一母线2a中的装配部分11被第一焊料构件50涂敷,同时提供在第二母线2b中的装配部分11被第二焊料构件50涂敷。
第一和第二焊料构件50可以是任何材料,例如Sn-Pb共晶焊料、无铅焊料、富Pb高温焊料等。另外,焊料可以是根据装配部分11的形状切割的薄片、其上根据印刷方法执行印刷的焊膏、或形成为镀膜或通过气相淀积形成的焊料。在此同样也适用于以下的内容。
在焊接工艺中,半导体封装体1A的第一电极板6与覆盖第一母线2a的垂直面表面2d的焊料阻挡膜10的装配部分11对准,使得其被暂时保持在中间。此外,半导体封装体1A的第二电极板7与覆盖第二母线2b的垂直面表面2d的焊料阻挡膜10的装配部分11对准,使得其被暂时保持在中间。
在这种状态中,半导体封装体1A以及第一和第二母线2a和2b容纳在加热炉中以便在其中加热。在已经过去预定的时间段之后,第一焊料构件50融化,导致第一电极板6和第一母线2a被焊接。同时,第二焊料构件50融化,导致第二电极板7和第二母线2b被焊接。
在重力的影响下,融化的焊料构件50趋向保持在半导体封装体1A和装配部分11的较低端。然而,即使融化的焊料构件50展开使得其润湿装配部分11外广阔的范围,但是焊料构件安全地被防止展开或流出,因为焊料阻挡膜10包围装配部分11的周围。
因而,装配部分11提供在覆盖第一母线2a的垂直面表面2d的焊料阻挡膜10中,作为焊接控制部件S1,其中该装配部分11为具有与第一电极板6的主表面相同尺寸的开口。此外,装配部分11提供在覆盖第二母线2b的垂直面表面2d的焊料阻挡膜10中,作为焊接控制部件S1,其中该装配部分11为具有与第二电极板7的主表面相同尺寸的开口。焊料池(solder pool)仅仅形成在需要通过该焊接控制部件S1焊接的区域中,产生用于半导体封装体1A至第一和第二母线2a和2b的焊接的最适宜的焊点厚度(50至100μm),并且也改善焊点的可靠性。
与以上实施例不同,如果包含在焊接控制部件S1中的焊料阻挡膜10的装配部分11的尺寸与半导体封装体1A的第一和第二电极板6和7的主表面的不同,以及如果它的尺寸小于第一和第二电极板6和7,则不能提供足够的焊点面积。在这种情况下,有损害焊接的可靠性的可能性。
图4A是第二实施例的包含具有焊接控制部件(焊接控制装置)S2的第一和第二母线2a和2b的母线2的局部正视图,并且图4B是半导体封装体1A焊接到其上的母线2的局部正视图。
如图4A所示,第一母线2a的垂直面表面2d和第二母线2b的垂直面表面2d被图4A和4B所示的作为焊接控制部件S2的焊料阻挡膜10覆盖。
每个都包含具有矩形形状的开口的多个装配部分12以预定的间隔提供在焊料阻挡膜10中(图4A和4B仅仅示出了它们中的一个)。换句话说,焊料阻挡膜10整个覆盖在母线2的垂直面表面2d上,除了装配部分12。
提供在第一母线2a中的装配部分12形成为具有大于半导体封装体1A的第一电极板6的主表面尺寸的尺寸,如图4A中通过一长虚双短虚线所示。提供在第二母线2b中的装配部分12形成为具有大于半导体封装体1A的第二电极板7的主表面尺寸的尺寸,如图4A中通过一长虚双短虚线所示。
详细地,在制作焊点时,第一电极板6的上边缘的位置与第一母线2a的上边缘的位置对准,以及第二电极板7的上边缘的位置与第二母线2b的上边缘的位置对准。装配部分12的左右宽度尺寸大于每个电极板6和7的左右宽度尺寸。此外,装配部分12的下边缘低于每个电极板6和7的下边缘。
如图4B所示,提供在第一母线2a的焊料阻挡膜10中的装配部分12覆盖有第一焊料构件50。提供在第二母线2b的焊料阻挡膜10中的装配部分12覆盖有第二焊料构件50。
半导体封装体1A的第一电极板6与在第一母线2a中的焊料阻挡膜10的装配部分12对准,使得其被临时保持在中间。此时,第一电极板6的上边缘的位置与第一母线2a的上边缘的位置对准。然而,装配部分12的左右宽度尺寸大于第一电极板6的左右宽度尺寸,并且装配部分12的下边缘低于第一电极板6的下边缘。
此外,包含在面对半导体封装体1A的主表面的背表面中的第二电极板7与在第二母线2b中的焊料阻挡膜10的装配部分12对准,使得其被临时保持在中间。此时,第二电极板7的上边缘的位置与第二母线2b的上边缘的位置对准。装配部分12的左右宽度尺寸大于第二电极板7的左右宽度尺寸,并且装配部分12的下边缘低于第二电极板7的下边缘。
半导体封装体1A以及第一和第二母线2a和2b容纳在加热炉中使得在其中加热。在已经过了预定的时间之后,第一焊料构件50熔化。然后,第一电极板6和第一母线2a被焊接。同时,第二焊料构件50也熔化,并且第二电极板7和第二母线2b被焊接。
空间形成在第一和第二电极板6和7的左右侧边缘及下边缘与装配部分12的左右侧边缘及下边缘之间。因而,被加热的第一和第二焊料构件50熔化使得第一电极板6和第一母线2a的整个表面被安全地焊接,并且第二电极板7和第二母线2b的整个表面被安全地焊接,其后被熔化的焊料构件50渗出到形成在电极板6和7与装配部分12的边缘之间的空间中。
被熔化的焊料构件50在重力的影响下趋于保留在形成在电极板6和7的下边缘与装配部分12的下边缘之间的空间中。然而,即使被熔化的焊料构件50展开到装配部分12之外,焊料阻挡膜10也防止了其展开或流出。
因而,装配部分12(其为具有大于第一电极板6的主表面的尺寸的开口)提供在覆盖第一母线2a的垂直面表面2d的焊料阻挡膜10中作为焊接控制部件S2,同时,装配部分12(其为具有大于第二电极板7的主表面的尺寸的开口)提供在覆盖第二母线2b的垂直面表面2d的焊料阻挡膜10中。结果是,焊料池仅仅形成在需要焊接的区域中,导致用于半导体封装体1A至第一和第二母线2a和2b的焊接的最适宜的焊点厚度(50至100μm)并且也改善了焊点的可靠性。
图5A是第三实施例的包含第一母线2a和第二母线2b的母线2的局部正视图,每一个第一母线2a和第二母线2b具有焊接控制部件(焊接控制装置)S3,同时图5B是显示焊接到母线2的半导体封装体1A的局部正视图。
如图5A所示,第一母线2a的垂直面表面2d和第二母线2b的垂直面表面2d被焊料阻挡膜10覆盖,该焊料阻挡膜10为图5A和5B所示的焊接控制部件S3。
多个装配部分13a和13b以预定的间隔提供在第一母线2a的焊料阻挡膜10中。换句话说,焊料阻挡膜10整个覆盖第一母线2a的垂直面表面2d,除了装配部分13a和13b。图5A和5B仅仅显示了一对装配部分13a和13b。
多个装部分13a和13b以预定的间隔提供在第二母线2b的焊料阻挡膜10中。换句话说,焊料阻挡膜10整个覆盖第二母线2b的垂直面表面2d,除了装配部分13a和13b。图5A和5B仅仅显示了一对装配部分13a和13b。
在母线2a和2b两者中,装配部分13a被提供在从垂直面表面2d的上边缘在向上/向下方向上到垂直面表面2d的大约一半处,并且两个装配部分平行地安排在左右两边。装配部分13b提供在装配部分13a的下侧的分离的位置处,并且这个下边缘提供在远离垂直面表面2d的下端的预定间隔处。两个装配部分13b平行地安排在左右两边。
以下,上侧装配部分13a被称为“第一装配部分”,同时下侧装配部分13b被称为“第二装配部分”。第一装配部分13a之间的间隔等于第二装配部分13b之间的间隔,并且相等的间隔提供在第一装配部分13a和第二装配部分13b之间。
即,具有一致宽度的近似十字形的焊料阻挡膜10***在第一装配部分13a之间,以及第二装配部分13b之间,以及也***在第一装配部分13a和第二装配部分13b之间。
垂直地形成在第一装配部分13a之间以及也形成在第二装配部分13b之间的焊料阻挡膜10的部分称为“垂直分割部(partition part)”10a。水平地形成在第一装配部分13a的下边缘与第二装配部分13b的上边缘之间的焊料阻挡膜10的部分称为“水平分割部”10b。
特别地,水平分割部10b水平地将第一装配部分13a和第二装配部分13b划分为两级(stage)。即,焊料阻挡膜10覆盖其上焊接第一电极板6的第一母线2a的主表面,分割在第一电极板6被焊接的位置中具有大于第一电极板6的主表面的尺寸的装配区域(第一和第二装配部分13a和13b),并且具有用于将装配区域分割为多个区域的分割区(水平分割部10b)。
此外,焊料阻挡膜10覆盖其上焊接第二电极板7的第二母线2b的主表面,分割在第二电极板7被焊接的位置中具有大于第二电极板7的主表面的尺寸的装配区域(第一和第二装配部分13a和13b),并且具有用于将装配区域分割为多个区域的分割区(水平分割部10b)。
如图5B所示,提供第一焊料构件50用于涂敷提供在第一母线2a的焊料阻挡膜10中的第一装配部分13a和第二装配部分13b。提供第二焊料构件50用于涂敷提供在第二母线2b的焊料阻挡膜10中的第一装配部分13a和第二装配部分13b。
半导体封装体1A的第一电极板6的上边缘与在第一母线2a中的垂直面表面2d的上边缘对准,并且在第一电极板6的横向方向上的中心部分与垂直分割部10a对准。进一步,第二电极板7的上边缘与在第二母线2b中的垂直面表面2d的上边缘对准,并且在第二电极板7的横向方向上的中心部分与垂直分割部10a对准。
在这种状态中,每个第一装配部分13a的左侧和右侧部从第一和第二电极板6和7的左边缘和右边缘突出。第二装配部分13b的左侧部和下部,或右侧部和下部从第一和第二电极板6和7的左边缘、下边缘和右边缘突出。
第一装配部分13a的从第一和第二电极板6和7突出的部分具有一般为像“I”的形状。在彼此相反的方向上,第二装配部分13b的从第一和第二电极板6和7突出的部分具有一般为像“L”的形状。大部分的垂直分割部10a和水平分割部10b被第一和第二电极板6和7覆盖。
因而,半导体封装体1A的第一电极板6与在第一母线2a中的焊料阻挡膜10的第一和第二装配部分13a和13b对准,使得被临时保持在其之间。进一步,半导体封装体1A的第二电极板7与在第二母线2b中的焊料阻挡膜10的第一和第二装配部分13a和13b对准,使得被临时保持在其之间。
在这种状况中,半导体封装体1A以及第一和第二母线2a和2b容纳在加热炉中使得在其中被加热。在已经过去预定的时间之后,第一和第二焊料构件50熔化使得第一电极板6的主表面被焊接到第一母线2a,并且第二电极板7的主表面被焊接到第二母线2b。
空间形成在第一和第二电极板6和7的左、右边缘与第一装配部分13a的左、右边缘之间。空间形成在第一电极板6和第二电极板7的左、右边缘及下边缘与第二装配部分13b的左、右边缘及下边缘之间。
因而,被加热的第一和第二焊料构件50熔化以便第一电极板6和第一母线2a的整个表面被安全地焊接,并且第二电极板7和第二母线2b的整个表面被安全地焊接,其后渗出到形成在电极板6和7与第一和第二装配部分13a和13b的边缘之间的空间中。
在重力的影响下,被熔化的焊料构件50趋于在形成在从电极板6和7突出的第一装配部分13a和第二装配部分13b之间的空间中保留很多。然而,即使被熔化的焊料构件50展开在第一和第二装配部分13a和13b外,焊料阻挡膜10也防止了该构件展开或流出。
即,即使在重力的影响下熔化在第一装配部分13a中的焊料构件50流出到第二装配部分13b,形成在焊料阻挡膜10中的水平分割部10b使全部的焊料构件50停留在第一装配部分13a的范围中。
在重力的影响下,被熔化的焊料构件50趋于保持在上侧并在下侧保留很多。在本实施例中,大的第一装配部分13a被安排在上侧,同时小的第二装配部分13b被安排在下侧。结果是,第一装配部分13a的从半导体封装体1A突出的部分大于第二装配部分13b的。因而,第一装配部分13a的焊点厚度与第二装配部分13b的近似相同。
因而,作为焊接控制部件S3的焊料阻挡膜10用水平分割部10b分隔第一和第二装配部分13a和13b,因而在需要焊接的区域中形成焊料池,产生最优化的焊点厚度,并且也改善了焊点的可靠性。
图6A是作为上述第三实施例的修改的包含焊接控制部件(焊接控制装置)S3a的母线2的局部正视图,以及图6B是其中半导体封装体1A焊接到母线2的状态的局部正视图。
与第三实施例的上述焊接控制部件S3的不同之处在于第一装配部分13a和第二装配部分13b(提供在覆盖第一母线2a和第二母线2b的垂直面的焊料阻挡膜10中)仅仅被水平分割部10b分隔,并且因此不提供垂直分割部10a。
即,焊料阻挡膜10的水平分割部10b水平地将第一装配部分13a和第二装配部分13b分隔到两级中。第一装配部分13a的位置与上述的相同,并且由于没有垂直分割部10a而具有比上述更大的尺寸。第二装配部分13b的位置也与上述的相同,并且由于没有垂直分割部10a而具有比上述更大的尺寸。在两种情况下,从半导体封装体1A突出的面积和形状与上述的相同,因而达到相同的功能效果。
如上所述,当半导体封装体1A通过第一和第二焊料构件50被焊接到第一和第二母线2a和2b时,片状半导体封装体1A被竖立为垂直姿势。被焊接到本半导体封装体1A的主表面的第一母线2a的装配部分形成在母线的垂直面表面2d上。类似地,被焊接到面对其主表面的本半导体封装体1A的背表面上的第二母线2b的装配部分形成在母线2b的垂直面表面2d上。
此外,突出部K提供在包含在半导体封装体1A中的绝缘衬底8上,并且需要从第一和第二母线2a和2b突出。在这种情况下,为了让突出部K从第一和第二母线2a和2b的上边缘突出,半导体封装体1A的上边缘与母线2a和2b的垂直面表面2d的上边缘对准。为了这个目的,在半导体封装体1A的下边缘与母线2a和2b的下边缘之间提供了空间。
因为半导体封装体1A与第一和第二母线2a和2b的焊接表面都具有平坦的垂直面,并且因为没有用于临时固定半导体封装体1A的装置,当焊接半导体封装体1A时,很难垂直地将半导体封装体1A与母线2a和2b对准。
即使一个半导体封装体1A被准确地对准,多个半导体封装体1A被焊接到在纵向方向上长的母线2a和2b,因而可能导致另一个半导体封装体1A的位置偏离。
第一和第二焊料构件***在半导体封装体1A与母线2a和2b之间,并且加热使得融化,从而在重力的影响下流出。因为母线2a和2b安装在工作表面上,它们的位置保持相同。然而,半导体封装体1A被简单地夹并浮在母线2a和2b之间。因而,它的位置改变的可能性很高。
因而需要提供用于安全地支撑所有的多个半导体封装体1A的装置使得它们的位置不被改变,尤其是在焊接工艺中。
如图7A所示,一个用于支撑半导体封装体的装置是具有相应于半导体封装体1A的浮动长度的长度尺寸的隔离物P。每一个半导体封装体1A被支撑在该隔离物P上。与半导体封装体1A一起,隔离物被夹并保持在第一母线2a和第二母线2b之间。
隔离物P由合成树脂(例如玻璃环氧树脂、酚醛塑料、Teflon(注册商标)或聚酰亚胺),或耐热金属材料(例如不锈钢或铝)形成。能选择任何这种材料因为他们不能被焊接。在半导体封装体1A被焊接到母线2a和2b之后,隔离物P被拔出以便用于下次焊接,如图7B所示。
在这种状态中,半导体封装体1A安装在隔离物P上并***在母线2a和2b之间,从而即使焊料构件50融化也有利地防止了半导体封装体1A的位置偏离。
然而,隔离物P是一个被分离地提供的组件,并且需要许多工艺来制造和管理它。此外,隔离物P要求与母线2a和2b相同的长度尺寸,要求与半导体封装体1A相同的宽度尺寸,并且具有非常短的长度,因而在截面上具有极其小的尺寸。因而,在实际的焊接处理中很难利用隔离物。
在第四实施例中,第一母线2a和第二母线2b具有用于在半导体封装体1A的焊接期间提供最优化焊点厚度并促进定位的焊接控制部件S4。
图8A是第四实施例中具有焊接控制部件(焊接控制装置)S4的每个第一母线2a和第二母线2b的局部透视图,以及图8B是其中半导体封装体1A焊接到母线2a和2b的状态的侧视图。
焊接控制部件(焊接控制装置)S4提供在第一和第二母线2a和2b的末端上。该焊接控制部件S4是提供在第一母线2a中的垂直面表面2d下端上的第一突出体15,并且是提供在第二母线2b中的垂直面表面2d下端上的第二突出体15。
从第一母线2a的垂直面表面2d的上边缘到第一突出体15的上边缘的距离La近似等于从第一电极板6的垂直方向上的一个边缘到其另一边缘的长度尺寸L。从第二母线2b的垂直面表面2d的上边缘到第二突出体15的上边缘的距离Lb近似等于从第二电极板7的垂直方向上的一个末端到其另一末端的长度尺寸L。实际上,除了第一突出体15之外第一母线2a的垂直面表面2d被整个地开槽(notched),同时除了第二突出体15之外第二母线2b的垂直面表面2d被整个地开槽。
在从位于母线2a和2b的垂直平面表面2d上的第一和第二突出体15的上侧上,半导体封装体1A的装配部分被焊料阻挡膜10覆盖。该装配部分被焊料构件涂敷,并且半导体封装体1A以两个装配部分彼此面对的方式对准。
如图8B所示,当半导体封装体1A被焊接在第一和第二母线2a和2b之间时,第一和第二母线2a和2b的垂直面表面2d被安排成彼此相对。此时,提供在母线2a和2b的下端上的第一和第二突出体15彼此之间不接触,并且被安排成彼此之间具有预定的距离。
即,如果突出体15彼此接触并具有相面对表面(facing surfaces)的平整度的低精度,则母线2a和2b被朝向彼此而倾斜,因而不能保持它们的平行。需要达到极其高精度的平整度,因而对工艺步骤有影响。因此,突出体15的相面对平面的平整度的精度减小使得防止对工艺步骤的影响和将相面对平面彼此分开。
半导体封装体1A放置在各自的母线2a和2b的第一和第二突出体15上。具体地,半导体封装体1A被竖立在垂直姿势,并且第一电极板6放置在提供在第一母线2a中的第一突出体15上,以及第二电极板7放置在提供在第二母线2b中的第二突出体15上。
从第一母线2a的垂直面表面2d的上边缘到第一突出体15的上边缘的距离La近似等于在第一电极板6的垂直方向上的长度尺寸L。因而,母线2a的上边缘近似与第一电极板6的上边缘重合。
同时,从第二母线2b的垂直面表面2d的上边缘到第二突出体15的上边缘的距离Lb近似等于在第二电极板7的垂直方向上的长度尺寸L。因而,母线2b的上边缘的位置近似与第二电极板7的上边缘的重合。
即,当将半导体封装体1A与每个母线2a和2b的垂直面表面2d对准时,半导体封装体1A被简单地放在第一和第二突出体15上,因此促进了在垂直方向上半导体封装体1A的定位。
在半导体封装体1A和母线2被放置在加热炉中并在其中加热之后,焊料构件50熔化。第一电极板6通过第一焊料构件50被焊接到第一母线2a,同时第二电极板7通过第二焊料构件50被焊接到第二母线2b。此外,形成在装配部分周围的焊料阻挡膜防止了焊料构件50展开。
即使被熔化的焊料构件50的一部分从半导体封装体1A的下端流出,它的下止点(bottom dead center)也能通过第一和第二突出体15设置。换句话说,因为提供了第一和第二突出体15,在它们的上截面上形成了焊料池,从而防止焊料构件50从每个突出体15向母线2a和2b的下端表面流出。
因而,第一突出体15被提供在第一母线2a的下端上作为焊接控制部件S4,同时第二突出体15被提供在第二母线2b的下端上。结果是,通过简单地将半导体封装体1A放置在第一和第二突出体15上,能够促进在垂直方向上半导体封装体1A的定位。
在被设置为下止点的突出体15上焊料池能安全地形成在需要被焊接的区域中,从而提供最优化的焊点厚度和获得改善的焊接可靠性。
图9A是半导体封装体1A的透视图,用于说明第五实施例,以及图9B是焊接到母线2的半导体封装体1A的局部正视图。在本实施例中,半导体封装体1A包括焊接控制部件(焊接控制装置)S5。
如上所述,包含在半导体封装体1A中的绝缘衬底8包括从第一电极板6和第二电极板7的外边缘1f向外突出的突出部K。该突出部K包括用于连接到功率半导体元件5的控制电极的外部连接端子。
包含在半导体封装体1A中的第一电极板6、第二电极板7以及绝缘衬底8在平面透视图中形成为矩形形状,并且包括形成在与突出部K的突出方向相反的方向上的加工边缘部1j,并且提供在与每个第一母线2a和第二母线2b的上边缘1g对准的外边缘1f处。
焊接控制部件S5是一个提供为距离加工边缘部1j的外边缘1f预定距离的凹口部16。详细地,在半导体封装体1A被焊接到母线2的状态中,第一和第二电极板6和7以及绝缘衬底8包括在左和右边缘部(即加工边缘部)1j上的凹口部16。与边缘部1j的末端边缘平行的在从上边缘1f沿着每个边缘部1j近似一半的距离上提供具有约0.5至1mm的宽度尺寸的凹口部16。
如图9B所示,第一母线2a和第二母线2b的垂直面表面2d被焊料阻挡膜10覆盖用于形成具有大于半导体封装体1A的外部尺寸的装配部分12,并且装配部分12被焊料构件50涂敷。
半导体封装体1A关于装配部分12定位,并且容纳在加热炉中以便在其中加热。焊料构件50熔化。然后,第一电极板6和第一母线2a通过第一焊料构件50焊接,以及第二电极板7和第二母线2b通过第二焊料构件50焊接。此时,在装配部分12周围的焊料阻挡膜10防止每个焊料构件50展开或流出装配部分12。
多个凹口部16提供在半导体封装体1A的第一电极板6、第二电极板7和绝缘衬底8的两个加工边缘部1j中。被熔化的焊料构件50保留在凹口部16处。此外,每个凹口部16提供在半导体封装体1A的上半部。因而,焊料构件50在加工边缘部1j中在上侧比在下侧保留的多。
凹口部16和作为装配部分12的侧边缘的焊料阻挡膜10之间的空间大于除了凹口部16之外的加工边缘部1j的侧边缘和焊料阻挡膜10之间的空间。结果,焊料构件50保留在较大的空间中。
如上所述,在重力的影响下,在上侧的被熔化的焊料构件50比在下侧的薄。因而,在本实施例中,凹口部16提供在半导体封装体1A的上半部中,并且关于焊料阻挡膜10的空间大于下半部的空间。凹口部16将是用于尽可能多的保持被熔化的焊料构件50的焊料池(填角焊缝(fillet)),因而,提供焊料构件50的最优化接缝厚度并且获得改善的焊接可靠性。
图10A是用于说明第六实施例的半导体封装体1A的透视图,以及图10B是显示被焊接到母线2的半导体封装体1A的局部正视图。在本实施例中,半导体封装体1A包括焊接控制部件(焊接控制装置)S6。
如图10A所示,包含在半导体封装体1A中的绝缘衬底8包括从第一电极板6和第二电极板7的外边缘1f向外突出的突出部K。第一电极板6、第二电极板7和绝缘衬底8在平面透视图中形成为矩形形状,并且包括在与突出部K的突出方向相反的方向上形成的加工边缘部1j,并且在与第一和第二母线2a和2b的上边缘1g对准的外边缘1f处提供。
此外,多个具有半圆形形状或四分之一圆形形状的凹口部17提供在包含在半导体封装体1A中的第一和第二电极板6和7以及绝缘衬底8的两个加工边缘部1j中。多个凹口部17形成焊接控制部件S6。
一组四个凹口部17提供在每个加工边缘部1j中。凹口部17具有相同的半径。因而,所有的半圆形凹口部17都具有相同的凹口尺寸。
半导体封装体1A的部分距离外边缘1f的位置越低,凹口部17之间的间隔就越宽。在图10A中,“A”表示在最上层(第一层)的凹口部17和在第二层的凹口部17之间的间隔,“B”表示在第二层的凹口部17和在第三层的凹口部17之间的间隔,“C”表示在第三层的凹口部17和在最低层(第四层)的凹口部17之间的间隔。在这种情况下,能够设置A<B<C。
如图10B所示,母线2的垂直面表面2d被焊料阻挡膜10覆盖用于形成装配部分12,装配部分12具有大于半导体封装体1A的尺寸并且被焊料构件50涂敷。
半导体封装体1A与装配部分12对准,并且容纳在加热炉中以便被加热。焊料构件50熔化。然后,第一电极板6通过第一焊料构件50焊接到第一母线2a,同时第二电极板7通过第二焊料构件50焊接到第二母线2b。此时,在装配部分12周围的焊料阻挡膜10防止焊料构件50展开或流出。
因为多个凹口部17沿着半导体封装体1A的两个加工边缘部1j提供,凹口部17将是在其中保留被熔化的焊料构件50的焊料池。加工边缘部1j的部分距离外边缘侧1f的位置越低,凹口部17之间的间隔就越宽。因而,被熔化的焊料构件50保留在上侧上的凹口部17中,并且在下侧上的凹口部17中稍微保留了一点焊料构件50。
如上所述,在重力的影响下在上侧的被熔化的焊料构件50比在下侧的薄。因而,在本实施例中,加工边缘部1j的部分的位置越低,形成为具有相同凹口尺寸的凹口部17的间隔就越宽。这导致在上侧上堆积了很多被熔化的焊料构件50,并且提供了焊料构件50最优化的接缝厚度以及获得了改善的焊接的可靠性。
图11A是用于说明第七实施例的半导体封装体1A的透视图,以及图11B是焊接到母线2的半导体封装体1A的局部正视图。在本实施例中,半导体封装体1A包括焊接控制部件(焊接控制装置)S7。
如图11A所示,包含在半导体封装体1A中的绝缘衬底8包括从第一电极板6和第二电极板7的外边缘1f向外突出的突出部K。第一电极板6、第二电极板7和绝缘衬底8在平面视图中形成为矩形形状,并且包括在与突出部K的突出方向相反的方向形成的加工边缘部1j,并且在与每个第一母线2a和第二母线2b的上边缘1g对准的外边缘1f处提供。
此外,多个凹口部18提供在半导体封装体1A的第一和第二电极板6和7以及绝缘衬底8的两个加工边缘部1j中。多个凹口部18形成焊接控制部件S7。
这样,一组四个凹口部18提供在每个加工边缘部1j中。凹口部18的间隔1e形成为相同的形状,并且凹口部18具有相同的宽度尺寸和不同的长度尺寸因而具有不同的凹口尺寸。
详细地,半导体封装体1A的部分距离外边缘1f的位置越低,凹口部18的凹口尺寸就越小。即,“Am”表示在最上层(第一层)的凹口部18的凹口尺寸,“Bm”表示在第二层的凹口部18的凹口尺寸,“Cm”表示在第三层的凹口部18的凹口尺寸,以及“Dm”表示在最下层(第四层)的凹口部18的凹口尺寸。在这种情况下,设置Am>Bm>Cm>Dm。
如图11B所示,第一母线2a和第二母线2b的垂直面表面2d被焊料阻挡膜10覆盖用于形成装配部分12,装配部分12具有大于半导体封装体1A的尺寸并且被焊料构件50涂敷。
半导体封装体1A与装配部分12对准,并且容纳在加热炉中以便在其中被加热。焊料构件50熔化。然后,第一电极板6通过第一焊料构件50焊接到第一母线2a。此外,第二电极板7通过第二焊料构件50焊接到第二母线2b。此时,在装配部分12周围的焊料阻挡膜10防止焊料构件50展开或流出。
因为多个凹口部18提供在半导体封装体1A的第一电极板6和7以及绝缘衬底8的两个加工边缘部1j中,凹口部18将是在其中保留被熔化的焊料构件50的焊料池。加工边缘部1j的部分距离外边缘侧1f的位置越低,凹口部18的凹口尺寸就越小。因而,被熔化的焊料构件50保留在上侧上的凹口部18中,并且在下侧上的凹口部18中稍微保留了一点焊料构件50。
如上所述,在重力的影响下在上侧的被熔化的焊料构件50比在下侧的薄。在本实施例中,加工边缘部1j的部分距离上侧的位置越低,凹口部18的凹口尺寸就越窄,因而在上侧堆积了很多被熔化的焊料构件50,获得了焊料构件50最优化的接缝厚度以及改善焊接的可靠性。
图12A是用于说明第八实施例的半导体封装体1A的透视图,以及图12B是显示被焊接的半导体封装体1A的侧视图。在本实施例中,半导体封装体1A包括焊接控制部件(焊接控制装置)S8。
如图12A所示,多个具有相同的长度的小凸出物19全部提供在包含在半导体封装体1A中的第二电极板7的主表面上。这些小凸出物19形成焊接控制部件S8。图12A仅仅显示了一部分小凸出物19。
更详细地,第一电极板6和第二电极板7由金属材料(例如铜材料)形成,因而能够执行称为滚花(knurling)的工艺。因而,第二电极板7的表面被滚花,从而形成多个球形的大约0.05至0.1mm的小凸出物19(图中放大了小凸出物19)。
如图12B所示,为了将半导体封装体1A焊接到母线2,第一电极板6与第一母线2a接触,以及第二电极板7与第二母线2b接触。这样,每个提供在第二电极板7的主表面上的球形小凸出物19的顶部与第二母线2b的垂直面接触。因而,具有球形小凸出物19的相同凸出的凹入部形成在球形小凸出物19之间。
每个母线2a和2b的垂直面表面2d被焊料阻挡膜覆盖形成装配部分,该装配部分具有大于半导体封装体1A的主表面的尺寸并且被焊料构件涂敷。装配部分与半导体封装体1A对准,并且包含在加热炉中以便在其中加热。
焊料构件50熔化。然后,第一电极板6通过第一焊料构件50焊接到第一母线2a,并且第二电极板7通过第二焊料构件50焊接到第二母线2b。此时,在装配部分12周围的焊料阻挡膜10防止每个焊料构件50展开或流出。
多个球形小凸出物19提供在半导体封装体1A的第二电极板7的主表面上,因而在球形小凸出物19之间形成焊料池,其中焊料构件50保留在凹入部中。如上所述,在重力的影响下在上侧的被熔化的焊料构件50比在下侧的薄。
在本实施例中,多个球形小凸出物19提供在半导体封装体1A的第二电极板7的主表面上。结果是,被熔化的焊料构件50能保留在球形小凸出物19之间的凹入部中,因而提供了焊料构件50最优化的接缝厚度并且获得了改善的焊接的可靠性。
注意,在上述实施例中,小凸出物19形成为球形形状。然而,小凸出物19的形状不限于此。代替小凸出物19,表面可以形成为酒窝(dimple)图案,或可以是复眼透镜图案的凹入表面。要点是焊料池简单地需要形成在半导体封装体1A的主表面和母线2之间。小凸出物19已经形成在第二电极板7上,但是也可以改为形成在第一电极板6上,或可以形成在第一电极板6和第二电极板7两者上。
图13A是用于说明第九实施例的半导体封装体1A的主和背表面的透视图,以及图13B是显示被焊接到母线2的半导体封装体1A的局部放大图。在本实施例中,半导体封装体1A包括焊接控制部件(焊接控制装置)S9。
如图13A所示,隔离物凸面20提供在半导体封装体1A的第一电极板6和第二电极板7中的每一个的主表面的四个角上。隔离物凸面20形成焊接控制部件S9。更详细地,隔离物凸面20形成为具有0.5至1mm(但是不限于这个尺寸)直径的圆形,并且它们的凸出在近似等于半导体封装体1A和母线2之间的焊点厚度的0.03至0.5mm的范围内。
如图13B所示,当半导体封装体1A焊接到母线2时,半导体封装体1A被夹和保持在第一母线2a和第二母线2b之间。即,每个母线2的垂直面被焊料阻挡膜覆盖用于形成装配部分,该装配部分具有大于半导体封装体1A的尺寸并且被焊料构件50涂敷。半导体封装体1A与该装配部分对准并且被夹和保持在母线2a和2b之间以便被容纳在加热炉中。
焊料构件50熔化。然后,第一电极板6通过第一焊料构件50焊接到第一母线2a,以及,第二电极板7通过第二焊料构件50焊接到第二母线2b。此时,在装配部分12周围的焊料阻挡膜10防止每个焊料构件50展开或流出。
当半导体封装体1A被焊接到母线2时,半导体封装体1A与母线2对准以便被夹和保持在中间。此时,为了该对准需要不会导致半导体封装体1A的位置偏离的预定水平的压力。
然而,如果这个压力太高,被熔化的焊料构件50难以***在母线2和半导体封装体1A之间,并且因而可能不能获得所需要的焊点厚度。另一方面,如果压力水平太低,焊点厚度太厚,在整个表面上不能获得均匀的焊点厚度。
因而,在本实施例中,因为隔离物凸面20提供在半导体封装体1A的两个表面上,它们与第一母线2a和第二母线2b接触。在焊料构件50熔化之后,从母线2向半导体封装体1A施加高水平的压力以便半导体封装体1A被牢固地夹和保持在其中间。
即使从母线2向半导体封装体1A施加高水平的压力,隔离物凸面20***在半导体封装体1A和母线2之间,从而获得凸出物。被熔化的焊料构件50平滑地和安全地填充将由隔离物凸面20形成的空间,因而获得了焊料构件50的最优化的接缝厚度并获得了改善的焊接的可靠性。
图14是用于说明第十实施例的被焊接到母线2的半导体封装体1A的局部放大图。在本实施例中,用于焊接半导体封装体1A和母线2的焊料构件50包括焊接控制部件S10。
即,焊接控制部件S10包括混合在焊料构件50中的许多粉末状的间隔球(spacer ball)(金属球)30。图14放大了间隔球30。每个间隔球30具有大约0.03至0.5mm的直径,并且包括镍、铜或镀镍的铝。无论如何,间隔球30由不会变成固体的金属材料形成以便粘到焊料构件50。即,间隔球30由具有高于焊料构件50的熔点和加热炉的加热温度的熔点的金属材料形成。
焊料构件50被碾压成片状形状,以便间隔球30被安排为具有近似相同的间隔。本焊料片根据覆盖母线2的垂直面的焊料阻挡膜的装配部分的形状和尺寸而切割,并被夹和保持在半导体封装体1A和母线2之间。此时,打桩(piling)压力水平可以非常高而不会导致半导体封装体1A的位置偏离。
在这种状态中,如果半导体封装体被容纳在加热炉中以便在其中被加热,焊料构件50熔化。然后,第一电极板6通过第一焊料构件50焊接到第一母线2a,以及,第二电极板7通过焊料构件50焊接到第二母线2b。此时,在装配部分12周围的焊料阻挡膜10防止每个焊料构件50展开或流出。混合在焊料构件50中的间隔球30被夹和保持在半导体封装体1A和母线2之间使得确保在其之间的空间。即,由于间隔球30的存在,能够获得半导体封装体1A和母线2之间的所需的焊点厚度。
因为许多粉末状间隔球(金属球)30被混合在焊料构件50中作为焊接控制部件S9,因而,当半导体封装体1A被焊接到母线2时,获得了最优化的焊点厚度和改善的焊接的可靠性。
本发明并不限于上述实施例,以及在不超出本发明的原理的情况下它的组元能被修改和在步骤中具体化。此外,采用在上述实施例中公开的多个组元的恰当的组合能够形成各种发明。
对本领域技术人员来说将很容易发现其它的优点和修改。因而,本发明的较宽的范围不被限于在此显示和描述的详细的细节和代表性的实施例。因而,在不脱离由所附权利要求及其等效物所限定的总的发明概念的精神和范围的情况下可以作出各种修改。
Claims (15)
1.一种功率半导体模块,包括:
半导体器件,其包括:
功率半导体元件;
第一电极板,提供在功率半导体元件的一个表面上;
第二电极板,提供在功率半导体元件的另一个表面上;以及
绝缘衬底,提供在功率半导体元件和第一电极板之间;
第一母线,其为导电构件,并通过第一焊料构件焊接到包含在半导体器件中的第一电极板的主表面上;
第二母线,其为导电构件,并通过第二焊料构件焊接到包含在半导体器件中的第二电极板的主表面上;以及
焊接控制装置,提供在第一母线的主表面和第二母线的主表面中的每一个上,并控制第一焊料构件和第二焊料构件中的每一个的焊点厚度,其中第一电极板焊接到第一母线,第二电极板焊接到第二母线。
2.权利要求1的功率半导体模块,其中焊接控制装置是:
焊料阻挡膜,覆盖其上焊接了第一电极板的第一母线的主表面,并且提供为用于在第一电极板被焊接的位置处形成具有与第一电极板主表面相同尺寸的装配部分;和
焊料阻挡膜,覆盖其上焊接了第二电极板的第二母线的主表面,并且提供为用于在第二电极板被焊接的位置处形成具有与第二电极板主表面相同尺寸的装配部分。
3.权利要求1的功率半导体模块,其中焊接控制装置是:
焊料阻挡膜,覆盖其上焊接了第一电极板的第一母线的主表面,并且提供为用于在第一电极板被焊接的位置处形成具有大于第一电极板主表面的尺寸的装配部分;和
焊料阻挡膜,覆盖其上焊接了第二电极板的第二母线的主表面,并且提供为用于在第二电极板被焊接的位置处形成具有大于第二电极板主表面的尺寸的装配部分。
4.权利要求1的功率半导体模块,其中焊接控制装置是:
焊料阻挡膜,覆盖其上焊接了第一电极板的第一母线的主表面,并且具有分割区,该分割区用于,在第一电极板被焊接的位置处,分割具有大于第一电极板主表面的尺寸的装配区使得装配区被分割成多个区域;和
焊料阻挡膜,覆盖其上焊接第二电极板的第二母线的主表面,并且具有分割区,该分割区用于,在第二电极板被焊接的位置处,分割具有大于第二电极板主表面的尺寸的装配区使得装配区被分割成多个区域。
5.权利要求1的功率半导体模块,其中
焊接控制装置提供在其上焊接了第一电极板的第一母线主表面的一个末端端子上,并且是第一突出部,第一电极板的一个末端放置在该第一突出部上,
从主表面的边缘到第一突出部的长度与从第一电极板的一个边缘到它的另一个边缘的长度相同,
焊接控制装置提供在其上焊接了第二电极板的第二母线主表面的一个末端端子上,并且是第二突出部,第二电极板的一个末端放置在该第二突出部上,以及
从主表面的边缘到第二突出部的长度与从第二电极板的一个边缘到它的另一个边缘的长度相同。
6.一种功率半导体模块,包括:
半导体器件,其包括:
功率半导体元件;
第一电极板,提供在功率半导体元件的一个表面上;
第二电极板,提供在功率半导体元件的另一个表面上;以及
绝缘衬底,其提供在功率半导体元件和第一电极板之间,并且该绝缘衬底包括突出部,该突出部的一部分超出第一电极板和第二电极板中的每一个的外边缘向外突出,并且还包括用于在突出部连接到功率半导体元件的控制电极的外部连接端子;
第一母线,其边缘与包含在半导体器件内的第一电极板的主表面的外边缘对准,并且该第一母线是通过第一焊料构件焊接到第一电极板的主表面的导电构件;
第二母线,其边缘与包含在半导体器件内的第二电极板的主表面的外边缘对准,并且该第二母线是通过第二焊料构件焊接到第二电极板的主表面的导电构件;以及
焊接控制装置,提供在半导体器件内并控制第一焊料构件和第二焊料构件中的每一个的焊点厚度。
7.权利要求6的功率半导体模块,其中
包含在半导体器件内的第一电极板、第二电极板和绝缘衬底中的每一个都包括加工边缘部,在与第一母线和第二母线中的每一个的边缘对准的外边缘处,该加工边缘部在与突出部的突出方向相反的方向上形成,以及
焊接控制装置是被提供在距离加工边缘部的外边缘预定距离的凹口部。
8.权利要求6的功率半导体模块,其中
包含在半导体器件内的第一电极板、第二电极板和绝缘衬底中的每一个都包括加工边缘部,在与第一母线和第二母线中的每一个的边缘对准的外边缘处,该加工边缘部在与突出部的突出方向相反的方向上形成,以及
焊接控制装置包括,从加工边缘部的外边缘开始,彼此之间间隔一段距离提供的多个凹口部,并且该多个凹口部被形成为在其之间具有不同的间隔,该间隔从外边缘开始逐渐变宽。
9.权利要求6的功率半导体模块,其中
包含在半导体器件内的第一电极板、第二电极板和绝缘衬底中的每一个都包括加工边缘部,在与第一母线和第二母线中的每一个的边缘对准的外边缘处,该加工边缘部在与突出部的突出方向相反的方向上形成,以及
焊接控制装置包括,从加工边缘部的外边缘开始,彼此之间间隔一段距离提供的多个凹口部,并且该多个凹口部具有从外边缘开始逐渐变小的不同的凹口尺寸。
10.权利要求6的功率半导体模块,其中
焊接控制装置包括多个小凸出物,该多个小凸出物具有相同的高度并提供在第一电极板主表面和第二电极板主表面中的至少一个上,其中第一电极板包含在半导体器件内并焊接到第一母线,第二电极板包含在半导体器件内并焊接到第二母线。
11.权利要求6的功率半导体模块,其中
焊接控制装置包括多个呈酒窝状图案或复眼透镜图案的凹入部,该多个凹入部提供在第一电极板主表面和第二电极板主表面中的至少一个上,其中第一电极板包含在半导体器件内并焊接到第一母线,第二电极板包含在半导体器件内并焊接到第二母线。
12.权利要求6的功率半导体模块,其中
焊接控制装置包括多个隔离物凸面,该多个隔离物凸面提供在包含在半导体器件中的第一电极板和第二电极板中的每一个的主表面的角上。
13.一种功率半导体模块,包括:
半导体器件,其包括:
功率半导体元件;
第一电极板,提供在功率半导体元件的一个表面上;
第二电极板,提供在功率半导体元件的另一个表面上;以及
绝缘衬底,提供在功率半导体元件和第一电极板之间;
第一母线,其为导电构件,并通过第一焊料构件焊接到包含在半导体器件中的第一电极板的主表面上;
第二母线,其为导电构件,并通过第二焊料构件焊接到包含在半导体器件中的第二电极板的主表面上;以及
金属球,其混合在第一焊料构件和第二焊料构件中的每一个中,并且具有与焊点厚度相同的直径和比第一焊料构件与第二焊料构件高的熔点。
14.权利要求6的功率半导体模块,其中
其上焊接了第一电极板的第一母线的主表面被焊料阻挡膜涂敷,并且第一电极板的装配部分形成在第一电极板焊接到所述焊料阻挡膜的位置处,以及
其上焊接了第二电极板的第二母线的主表面被焊料阻挡膜涂敷,并且第二电极板的装配部分形成在第二电极板焊接到所述焊料阻挡膜的位置处。
15.权利要求13的功率半导体模块,其中
其上焊接了第一电极板的第一母线的主表面被焊料阻挡膜涂敷,并且第一电极板的装配部分形成在第一电极板焊接到所述焊料阻挡膜的位置处,以及
其上焊接了第二电极板的第二母线的主表面被焊料阻挡膜涂敷,并且第二电极板的装配部分形成在第二电极板焊接到所述焊料阻挡膜的位置处。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212307 | 2007-08-16 | ||
JP2007-212307 | 2007-08-16 | ||
JP2007212307A JP4881256B2 (ja) | 2007-08-16 | 2007-08-16 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101373762A true CN101373762A (zh) | 2009-02-25 |
CN101373762B CN101373762B (zh) | 2010-07-28 |
Family
ID=40362300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810173727.4A Active CN101373762B (zh) | 2007-08-16 | 2008-08-15 | 功率半导体模块 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7982299B2 (zh) |
JP (1) | JP4881256B2 (zh) |
CN (1) | CN101373762B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493762B2 (en) * | 2009-12-28 | 2013-07-23 | Kabushiki Kaisha Toshiba | Power semiconductor module and semiconductor power converter provided with the same |
JP6165525B2 (ja) * | 2012-10-31 | 2017-07-19 | 株式会社東芝 | 半導体電力変換装置およびその製造方法 |
JP6155676B2 (ja) * | 2013-02-11 | 2017-07-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2019149479A (ja) * | 2018-02-27 | 2019-09-05 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164485A (ja) | 2000-11-28 | 2002-06-07 | Toyota Industries Corp | 半導体モジュール |
JP4434520B2 (ja) | 2001-06-29 | 2010-03-17 | 日本製紙クレシア株式会社 | 柔軟性と表面滑性に優れた圧縮ティッシュペーパー及びこれの製造方法 |
US20060164813A1 (en) * | 2004-11-30 | 2006-07-27 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor module |
CN100418216C (zh) | 2004-11-30 | 2008-09-10 | 株式会社东芝 | 半导体封装及半导体模块 |
-
2007
- 2007-08-16 JP JP2007212307A patent/JP4881256B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-13 US US12/190,941 patent/US7982299B2/en not_active Expired - Fee Related
- 2008-08-15 CN CN200810173727.4A patent/CN101373762B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US7982299B2 (en) | 2011-07-19 |
JP4881256B2 (ja) | 2012-02-22 |
US20090045490A1 (en) | 2009-02-19 |
CN101373762B (zh) | 2010-07-28 |
JP2009049104A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW544885B (en) | Carrier with metal bumps for semiconductor die packages | |
JP2003272949A (ja) | チップ型コンデンサおよびその製造方法ならびに陽極端子板 | |
CN101373762B (zh) | 功率半导体模块 | |
WO2012169044A1 (ja) | 半導体装置 | |
TWI676251B (zh) | 半導體裝置、半導體裝置的製造方法及電極板 | |
JP6685470B2 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
CN103930990A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2009158787A (ja) | 電力半導体装置 | |
JP2015156475A (ja) | 半導体装置及びその製造方法 | |
US9697933B2 (en) | PTC device | |
JP6515886B2 (ja) | 半導体モジュール | |
CN101887872A (zh) | 半导体芯片的散热封装构造 | |
JP2003124438A (ja) | 半導体装置及びその製造方法 | |
US20130108917A1 (en) | Electrochemical device | |
JP7170908B2 (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
CN202275713U (zh) | 多层陶瓷电子元件 | |
JP4765918B2 (ja) | 半導体装置の製造方法 | |
JP2005353709A (ja) | チップ型固体電解コンデンサ及びその製造方法 | |
CN107403695B (zh) | 能提升焊接效果的堆栈式固态电解电容器及其制造方法 | |
JP2013149738A (ja) | 熱電変換素子モジュール | |
JP4083471B2 (ja) | 薄型ヒュ−ズ及びその製造方法 | |
CN203552830U (zh) | 贴片式无源电子元件安装结构 | |
CN109065516B (zh) | 大功率芯片封装生产方法 | |
TWI691982B (zh) | 堆疊型固態電解電容器封裝結構及其製作方法 | |
WO2020213167A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |