JP6155676B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6155676B2
JP6155676B2 JP2013023945A JP2013023945A JP6155676B2 JP 6155676 B2 JP6155676 B2 JP 6155676B2 JP 2013023945 A JP2013023945 A JP 2013023945A JP 2013023945 A JP2013023945 A JP 2013023945A JP 6155676 B2 JP6155676 B2 JP 6155676B2
Authority
JP
Japan
Prior art keywords
heat sink
connection
semiconductor element
relay
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013023945A
Other languages
English (en)
Other versions
JP2014154736A (ja
Inventor
啓太 福谷
啓太 福谷
知巳 奥村
知巳 奥村
卓矢 門口
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2013023945A priority Critical patent/JP6155676B2/ja
Publication of JP2014154736A publication Critical patent/JP2014154736A/ja
Application granted granted Critical
Publication of JP6155676B2 publication Critical patent/JP6155676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、上アーム側の第1半導体素子及び下アーム側の第2半導体素子の両側にそれぞれヒートシンクが配置され、上アーム側のヒートシンクから延設された中継部と、下アーム側のヒートシンクから延設された中継部とが、電気的に接続されてなる半導体装置及びその製造方法に関する。特に、封止樹脂体とともにヒートシンクが切削加工されて、ヒートシンクの放熱面が封止樹脂体から露出されてなる半導体装置及びその製造方法に関する。
特許文献1に記載のように、上アーム側の第1半導体素子及び下アーム側の第2半導体素子の両側にそれぞれヒートシンク(第1〜第4の厚板部)が配置され、上アーム側のヒートシンク(第2の厚板部)に設けられた中継部(第1の薄板部)と、下アーム側のヒートシンク(第3の厚板部)に設けられた中継部(第2の薄板部)とが、電気的に接続されてなる半導体装置が知られている。
また、特許文献2に記載のように、半導体素子の両側にヒートシンクが配置され、封止樹脂体とともにヒートシンクが切削加工されて、ヒートシンクの放熱面が封止樹脂体から露出されてなる半導体装置が知られている。
特開2012−235081号公報 特開2007−27794号公報
上記切削加工は、封止樹脂体を成形後、半導体素子の厚み方向に直交する両側から、封止樹脂体を押さえた状態で、フライスなどの刃具を用いてなされる。これによれば、封止樹脂体とともにヒートシンクを切削加工するため、ヒートシンクの放熱面を、封止樹脂体に覆われることなく露出させることができる。また、放熱面の平面度、放熱面同士の平行度も確保することができる。すなわち、冷却器への放熱性を向上することができる。
しかしながら、本発明者が、特許文献1に記載の半導体装置の製造方法について鋭意検討したところ、上記した切削加工を用いた場合に、半導体装置が変形し、中継部を備えない半導体装置に較べて、放熱面の平面度、放熱面同士の平行度が確保しにくいことが、新たに判明した。また、変形量によっては、放熱面上に封止樹脂体が残るという問題が生じた。
本発明は上記問題点に鑑み、上アームと下アームを少なくとも一組備える半導体装置において、放熱性を向上することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、一面(11a,21a)及び該一面と反対の裏面(11b,21b)に電極(12,13,22,23)を有し、上アーム(10)を構成する第1半導体素子(11)及び下アーム(20)を構成し、第1半導体素子と並列に配置された第2半導体素子(21)と、第1半導体素子の裏面の電極(12)と電気的に接続された第1ヒートシンク(40)と、第1半導体素子の一面の電極(13)と電気的に接続された第1ターミナル(42)と、第1ターミナルに対して、第1半導体素子の反対側に配置され、第1ターミナルと電気的に接続された第2ヒートシンク(44)と、第2半導体素子の裏面の電極(22)と電気的に接続された第3ヒートシンク(50)と、第2半導体素子の一面の電極(23)と電気的に接続された第2ターミナル(52)と、第2ターミナルに対して、第2半導体素子の反対側に配置され、第2ターミナルと電気的に接続された第4ヒートシンク(54)と、第2ヒートシンクと一体的に設けられ、第2ヒートシンク対して折曲されて第3ヒートシンクに向けて延びた第1中継部(46)と、第3ヒートシンクと一体的に設けられ、第3ヒートシンク対して折曲されて第2ヒートシンクに向けて延び、第1中継部とはんだ(60)を介して電気的に接続された第2中継部(56)と、第1半導体素子、第2半導体素子、第1ヒートシンク、第1ターミナル、第2ヒートシンク、第3ヒートシンク、第2ターミナル、第4ヒートシンク、第1中継部、及び第2中継部を一体的に封止する封止樹脂体(70)と、を備え、第1中継部は、はんだを介して第2中継部と接続される第1接続部(47)と、第2ヒートシンクよりも厚さが薄くされ、第1接続部と第2ヒートシンクとを繋ぐ第1繋ぎ部(48)と、を有し、第2中継部は、第1接続部に対向して接続される第2接続部(57)と、第3ヒートシンクよりも厚さが薄くされ、第2接続部と第3ヒートシンクとを繋ぐ第2繋ぎ部(58)と、を有し、第1ヒートシンクと第3ヒートシンクの並び方向において、第2ヒートシンクと第3ヒートシンクの間の領域(71)で、第1接続部と第2接続部とが接続され、第1ヒートシンクにおける第1半導体素子と反対の放熱面(40a)及び第3ヒートシンクにおける第2半導体素子と反対の放熱面(50a)が、切削面とされるとともに封止樹脂体の第1切削面(70a)から第1切削面に面一で露出され、第2ヒートシンクにおける第1半導体素子と反対の放熱面(44a)及び第4ヒートシンクにおける第2半導体素子と反対の放熱面(54a)が、切削面とされるとともに封止樹脂体における第1切削面と反対の第2切削面(70b)から第2切削面に面一で露出されている。そして、本発明では、第1接続部及び第2接続部において、自身の板厚方向に直交し、はんだが接続される面がそれぞれ接続面(47a,57a)とされ、各接続面は一面に対して垂直とされていることを特徴とする。
従来の構成、すなわち、第1接続部及び第2接続部の接続面が、第1半導体素子及び第2半導体素子の一面に平行とされた構成では、切削加工時に封止樹脂体を押さえる方向と、接続部の板厚方向が直交する。したがって、封止樹脂体を押さえると、はんだを介して接続された接続部が、一面に直交する方向に変形し、ひいては半導体装置が変形する。このように、変形が生じた状態で切削を行うため、放熱面の平面度、放熱面同士の平行度が確保しにくい。
これに対し、本発明では、接続面(47a,57a)が一面(11a,21a)に垂直となっており、切削加工時に封止樹脂体(70)を押さえる方向と、接続部(47,57)の板厚方向とが一致する。したがって、はんだ(60)を介して接続された接続部(47,57)、ひいては半導体装置が、一面(11a,21a)に直交する方向に変形するのを抑制することができる。これにより、放熱面(40a,44a,50a,54a)の平面度、平行度を確保し、ひいては放熱性を向上することができる。
また、従来の半導体装置では、接続面が一面に平行であるため、接続面の一方に迎えはんだを施した状態で、リフローを行う。また、第1ターミナルにおける第2ヒートシンクとの対向面、第2ターミナルにおける第4ヒートシンクとの対向面、及び接続面の一方、に迎えはんだを施した状態で、一括でリフローを行う。しかしながら、第1中継部及び第2中継部は、ターミナルやヒートシンクに較べて熱容量が小さいため、接続面の迎えはんだは、第1ターミナル及び第2ターミナルの迎えはんだよりも、溶融に時間がかかる。したがって、リフロー時において、第1ターミナル及び第2ターミナルのはんだが溶融し、接続面のはんだが未溶融の状態が存在する。溶融により、はんだ厚は薄くなるため、第1ターミナル及び第2ターミナルのはんだが溶融し、接続面のはんだが未溶融の状態では、はんだ厚の差が大きい。したがって、このはんだ厚の差を解消すべく、第2ヒートシンク及び第3ヒートシンクの少なくとも一方に傾きが生じてしまう。
これに対し、本発明では、接続面(47a,57a)が一面(11a,21a)に垂直となっており、はんだ(60)の厚みが、一面(11a,21a)に垂直な方向の位置関係に影響し難い。このため、第2ヒートシンク(44)及び第3ヒートシンク(50)の少なくとも一方に傾きが生じるのを抑制することもできる。
また、上記目的を達成するために、本発明に係る半導体装置の製造方法は、一面(11a,21a)及び該一面と反対の裏面(11b,21b)に電極(12,13,22,23)を有し、上アーム(10)を構成する第1半導体素子(11)及び下アーム(20)を構成し、第1半導体素子と並列に配置された第2半導体素子(21)と、第1半導体素子の裏面の電極(12)と電気的に接続された第1ヒートシンク(40)と、第1半導体素子の一面の電極(13)と電気的に接続された第1ターミナル(42)と、第1ターミナルに対して、第1半導体素子の反対側に配置され、第1ターミナルと電気的に接続された第2ヒートシンク(44)と、第2半導体素子の裏面の電極(22)と電気的に接続された第3ヒートシンク(50)と、第2半導体素子の一面の電極(23)と電気的に接続された第2ターミナル(52)と、第2ターミナルに対して、第2半導体素子の反対側に配置され、第2ターミナルと電気的に接続された第4ヒートシンク(54)と、第2ヒートシンクと一体的に設けられ、第2ヒートシンク対して折曲されて第3ヒートシンクに向けて延びた第1中継部(46)と、第3ヒートシンクと一体的に設けられ、第3ヒートシンク対して折曲されて第2ヒートシンクに向けて延び、第1中継部とはんだ(60)を介して電気的に接続された第2中継部(56)と、第1半導体素子、第2半導体素子、第1ヒートシンク、第1ターミナル、第2ヒートシンク、第3ヒートシンク、第2ターミナル、第4ヒートシンク、第1中継部、及び第2中継部を一体的に封止する封止樹脂体(70)と、を備え、第1中継部は、はんだを介して第2中継部と接続される第1接続部(47)と、第2ヒートシンクよりも厚さが薄くされ、第1接続部と第2ヒートシンクとを繋ぐ第1繋ぎ部(48)と、を有し、第2中継部は、第1接続部に対向して接続される第2接続部(57)と、第3ヒートシンクよりも厚さが薄くされ、第2接続部と第3ヒートシンクとを繋ぐ第2繋ぎ部(58)と、を有し、第1ヒートシンクと第3ヒートシンクの並び方向において、第2ヒートシンクと第3ヒートシンクの間の領域(71)で、第1接続部と第2接続部とが接続され、第1ヒートシンク及び第2ヒートシンクは、封止樹脂体とともに切削加工されて、第1半導体素子と反対の放熱面(40a,44a)が封止樹脂体から露出され、第3ヒートシンク及び第4ヒートシンクは、封止樹脂体とともに切削加工されて、第半導体素子と反対の放熱面(50a,54a)が封止樹脂体から露出された半導体装置の製造方法である。そして、第1中継部が一体的に設けられた第2ヒートシンク、及び、第2中継部が一体的に設けられた第3ヒートシンクをそれぞれ準備し、第1半導体素子に対して、裏面の電極に第1ヒートシンクを電気的に接続するとともに、一面の電極に第1ターミナルを介して第2ヒートシンクを電気的に接続し、第2半導体素子に対して、裏面の電極に第3ヒートシンクを電気的に接続するとともに、一面の電極に第2ターミナルを介して第4ヒートシンクを電気的に接続し、はんだを介して第1中継部の第1接続部と第2中継部の第2接続部とを電気的に接続することで、構造体を形成し、構造体の形成後、第1ヒートシンクの放熱面、第2ヒートシンクの放熱面、第3ヒートシンクの放熱面、及び第4ヒートシンクの放熱面を覆うように、封止樹脂体を成形し、封止樹脂体とともに第1ヒートシンク及び第3ヒートシンクを切削することで、第1ヒートシンクの放熱面及び第3ヒートシンクの放熱面を、封止樹脂体の第1切削面(70a)から第1切削面に面一で露出させ、封止樹脂体とともに第2ヒートシンク及び第4ヒートシンクを切削することで、第2ヒートシンクの放熱面及び第4ヒートシンクの放熱面を、第1切削面と反対の第2切削面(70b)から第2切削面に面一で露出させ、構造体を形成する際に、第1接続部及び第2接続部において、自身の板厚方向に直交し、且つ、互いに対向する面がそれぞれはんだとの接続面(47a,57a)となり、各接続面が一面に対して垂直となるように、構造体を形成し、封止樹脂体を切削する際に、板厚方向の両側から封止樹脂体を押圧した状態で切削を行うことを特徴とする。これによれば、上記した半導体装置と同様の効果を奏することができる。
また、本発明のさらなる特徴は、第1接続部(47)の厚さが、第2ヒートシンク(44)と同じ厚さとされ、第2接続部(57)の厚さは、第3ヒートシンク(50)と同じ厚さとされていることにある。これによれば、領域(71)において、剛性の高い範囲を、並び方向において広くすることができる。これにより、切削加工時の変形を、より効果的に抑制することができる。
また、本発明のさらなる特徴は、第1中継部(46)の接続面(47a)及び第2中継部(56)の接続面(57a)のいずれか一方に、相手側の接続面に向けて突出する凸部(73)が設けられていることにある。
これによれば、凸部(73)によって、接続面(47a,57a)間に所定の隙間を確保することができる。これにより、所定厚さのはんだ(60)を確保し、ひいては接続信頼性を向上することができる。
第1実施形態に係る半導体装置の等価回路図である。 半導体装置の概略構成を示す平面図である。 各ヒートシンク、第1中継部及び第2中継部の位置関係を示す平面図である。 図2のIV-IV線に沿う断面図である。 図4において、接続部周辺を拡大した図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 接続面の配置による効果を示す図であり、(a)は参考例、(b)は本実施形態を示している。 接続面の配置による別の効果を示す図である。 第2実施形態に係る半導体装置において、接続部周辺を拡大した図であり、図5に対応している。 第3実施形態に係る半導体装置において、接続部周辺を拡大した図であり、図5に対応している。 凸部の配置を示す平面図である。 第1変形例において、接続部周辺を拡大した図であり、図5に対応している。 凸部の配置を示す平面図である。 第2変形例を示す平面図である。 第4実施形態に係る半導体装置において、接続部周辺を拡大した図であり、図5に対応している。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。以下においては、半導体素子の一面に垂直な方向、すなわち半導体素子の厚み方向、をZ方向と示す。また、Z方向に直交し、直列接続される上下アームにおいて、第1ヒートシンクと第3ヒートシンクの並び方向、換言すれば、第1半導体素子と第2半導体素子の並び方向、をX方向と示す。また、X方向及びZ方向の両方向に直交する方向をY方向と示す。また、平面形状とは、X方向及びY方向により規定される面に沿う形状とする。
(第1実施形態)
先ず、半導体装置100に構成されたインバータ回路について説明する。
図1に示すように、半導体装置100には、上アーム回路部10と下アーム回路部20を、一組備えるインバータ回路が構成されている。
上アーム回路部10は、nチャネル型のIGBT素子11と、該IGBT素子11に逆並列に接続された還流用のFWD素子15を備えている。また、下アーム回路部20は、nチャネル型のIGBT素子21と、該IGBT素子21に逆並列に接続された還流用のFWD素子25を備えている。このIGBT素子11が、特許請求の範囲に記載の第1半導体素子に相当し、IGBT素子21が、特許請求の範囲に記載の第2半導体素子に相当する。
IGBT素子11は、コレクタ電極12、エミッタ電極13、ゲート電極14を有している。同様に、IGBT素子21は、コレクタ電極22、エミッタ電極23、ゲート電極24を有している。
IGBT素子11のコレクタ電極12は、FWD素子15のカソード電極とともに、高電位電源端子30に接続されている。一方、IGBT素子21のエミッタ電極23は、FWD素子25のアノード電極とともに、低電位電源端子31に接続されている。IGBT素子11のゲート電極14には、ゲート端子32gが接続され、IGBT素子21のゲート電極24には、ゲート端子33gが接続されている。また、IGBT素子11のエミッタ電極13及びFWD素子15のアノード電極は、IGBT素子21のコレクタ電極22及びFWD素子25のカソード電極と接続されている。そして、この接続点には、出力端子34が接続されている。
次に、図2〜図4を用いて、半導体装置100の概略構成を説明する。
半導体装置100は、IGBT素子11,21、FWD素子15,25、高電位電源端子30、低電位電源端子31、ゲート端子32g,33gを含む制御端子32,33、及び出力端子34を備えている。さらに、4つのヒートシンク40,44,50,54と、2つのターミナル42,52と、2つの中継部46,56と、封止樹脂体70を備えている。
IGBT素子11は、Z方向に直交する一面11aにエミッタ電極13及びゲート電極14を有し、一面11aと反対の裏面11bにコレクタ電極12を有している。
Z方向において、IGBT素子11のコレクタ電極12側には、第1ヒートシンク40が配置されており、第1ヒートシンク40は、はんだ41を介してコレクタ電極12と接続されている。なお、第1ヒートシンク40におけるコレクタ電極12との接続面には、FWD素子15のカソード電極も接続されている。
第1ヒートシンク40は、図3に示すように、平面矩形状をなしており、矩形の一辺からY方向に、高電位電源端子30が延設されている。また、第1ヒートシンク40におけるIGBT素子11と反対の面は、封止樹脂体70の第1面70aから露出され、放熱面40aとなっている。これにより、IGBT素子11及びFWD素子15の生じた熱を、第1ヒートシンク40の放熱面40aから、外部に放熱することができる。また、第1ヒートシンク40を介して、高電位電源端子30とIGBT素子11及びFWD素子15とを、電気的に接続することができる。なお、高電位電源端子30の一部は、図2に示すように、封止樹脂体70の側面70cから外部に引き出されている。
IGBT素子11のエミッタ電極13側には、ゲート電極14とオーバーラップせず、エミッタ電極13と対向するように、第1ターミナル42が配置されており、第1ターミナル42は、はんだ43を介してエミッタ電極13と接続されている。なお、第1ターミナル42におけるエミッタ電極13との接続面には、FWD素子15のアノード電極も接続されている。この第1ターミナル42は、IGBT素子11及びFWD素子15と第2ヒートシンク44とを電気的に接続するための中継機能とともに、ゲート電極14にワイヤボンディングするための高さを確保する機能を有している。本実施形態では、第1ターミナル42が、IGBT素子11のエミッタ電極13及びFWD素子15とオーバーラップするように、平面矩形状をなしている。
ゲート電極14は、ボンディングワイヤ32wを介して、制御端子32のうち、ゲート端子32gと接続されている。なお、図3に示すように、本実施形態では、温度測定ダイオード用が2本、ゲート端子32gが1本、電流センス用が1本、エミッタセンス用が1本の、計5本の制御端子32を有している。これら制御端子32は、Y方向において、高電位電源端子30と間にIGBT素子11を挟むように配置されており、図2に示すように、封止樹脂体70における高電位電源端子30とは反対の側面70cから、外部に引き出されている。
第1ターミナル42におけるIGBT素子11と反対の面側には、第2ヒートシンク44が配置されており、第2ヒートシンク44は、はんだ45を介して第1ターミナル42と接続されている。
第2ヒートシンク44は、大部分が第1ヒートシンク40とオーバーラップするように配置されている、本実施形態では、図3に示すように、第1ヒートシンク40とほぼ同じ平面矩形状をなしている。また、第1ヒートシンク40とほぼ同じ厚さを有している。また、第2ヒートシンク44には、第1中継部46が一体的に設けられている。第1中継部46の詳細については後述する。また、第2ヒートシンク44におけるIGBT素子11と反対の面は、封止樹脂体70における第1面70aと反対の第2面70bから露出され、放熱面44aとなっている。したがって、IGBT素子11及びFWD素子15の生じた熱を、第1ターミナル42を介して、第2ヒートシンク44の放熱面44aから、外部に放熱することもできる。
一方、IGBT素子21は、Z方向に直交する一面21aにエミッタ電極23及びゲート電極24を有し、一面21aと反対の裏面21bにコレクタ電極22を有している。このIGBT素子21は、Z方向においてIGBT素子11とほぼ同じ高さに位置している。
Z方向において、IGBT素子21のコレクタ電極22側には、第3ヒートシンク50が配置されており、第3ヒートシンク50は、はんだ51を介してコレクタ電極22と接続されている。なお、第3ヒートシンク50におけるコレクタ電極22との接続面には、FWD素子25のカソード電極も接続されている。
第3ヒートシンク50は、図3に示すように、第1ヒートシンク40とほぼ同じ平面矩形状をなしており、第1ヒートシンク40とほぼ同じ厚さを有している。また、矩形の一辺から、高電位電源端子30と同じY方向に、出力端子34が延設されている。なお、出力端子34の一部は、図2に示すように、封止樹脂体70における高電位電源端子30と同じ側面70cから、外部に引き出されている。また、第3ヒートシンク50には、第2中継部56が一体的に設けられている。第2中継部56の詳細については後述する。
また、第3ヒートシンク50におけるIGBT素子21と反対の面は、封止樹脂体70の第1面70aから露出され、放熱面50aとなっている。これにより、IGBT素子21及びFWD素子25の生じた熱を、第3ヒートシンク50の放熱面50aから、外部に放熱することができる。
IGBT素子21のエミッタ電極23側には、ゲート電極24とオーバーラップせず、エミッタ電極23と対向するように、第2ターミナル52が配置されており、第2ターミナル52は、はんだ53を介してエミッタ電極23と接続されている。なお、第2ターミナル52におけるエミッタ電極23との接続面には、FWD素子25のアノード電極も接続されている。この第2ターミナル52は、IGBT素子21及びFWD素子25と第4ヒートシンク54とを電気的に接続するための中継機能とともに、ゲート電極24にワイヤボンディングするための高さを確保する機能を有している。本実施形態では、第2ターミナル52が、IGBT素子21のエミッタ電極23及びFWD素子25とオーバーラップするように、第1ターミナル42とほぼ同じ平面矩形状をなしている。また、第1ターミナル42とほぼ同じ厚さを有している。
ゲート電極24は、ボンディングワイヤ33wを介して、制御端子33のうち、ゲート端子33gと接続されている。なお、図3に示すように、本実施形態では、温度測定ダイオード用が2本、ゲート端子33gが1本、電流センス用が1本、エミッタセンス用が1本の、計5本の制御端子33を有している。これら制御端子33は、Y方向において、出力端子34及び低電位電源端子31と間にIGBT素子21を挟むように配置されており、図2に示すように、封止樹脂体70における出力端子34及び低電位電源端子31とは反対の側面70cから、外部に引き出されている。
第2ターミナル52におけるIGBT素子21と反対の面側には、第4ヒートシンク54が配置されており、第4ヒートシンク54は、はんだ55を介して第2ターミナル52と接続されている。
第4ヒートシンク54は、図3に示すように、大部分が第3ヒートシンク50とオーバーラップするように配置されている。本実施形態では、図3に示すように、第3ヒートシンク50とほぼ同じ平面矩形状をなしている。また、第3ヒートシンク50とほぼ同じ厚さを有している。すなわち、第2ヒートシンク44とほぼ同じ厚さを有している。この第4ヒートシンク54の側面からは、第3中継部59が延設されている。この第3中継部59は、第4ヒートシンク54の平面矩形の4辺のうち、X方向において第2ヒートシンク44側の辺から、X方向に延設されている。また、第4ヒートシンク54に対して折曲され、低電位電源端子31に向けて延びている。この第3中継部59は、第2中継部56とオーバーラップしないように、第2中継部56に対してY方向にずれて設けられている。
低電位電源端子31は、高電位電源端子30及び出力端子34と、Z方向において同一面内に位置している。そして、第3中継部59は、低電位電源端子31と、図示しないはんだを介して電気的に接続されている。
また、第4ヒートシンク54におけるIGBT素子21と反対の面は、封止樹脂体70における第2面70bから露出され、放熱面54aとなっている。これにより、IGBT素子21及びFWD素子25の生じた熱を、第2ターミナル52を介して、第4ヒートシンク54の放熱面54aから、外部に放熱することもできる。
封止樹脂体70は、IGBT素子11,21、FWD素子15,25、高電位電源端子30の一部、低電位電源端子31の一部、制御端子32,33の一部、出力端子34の一部、各ヒートシンク40,44,50,54における放熱面40a,44a,50a,54aを除く部分、各ターミナル42,52、及び各中継部46,56を、一体的に封止している。本実施形態では、図2に示すように、平面矩形状をなしており、X方向に略平行な側面の一方から、主端子である高電位電源端子30、低電位電源端子31、及び出力端子34が引き出されている。また、X方向に略平行な側面の他方から、制御端子32,33が引き出されている。
第1ヒートシンク40及び第3ヒートシンク50は、封止樹脂体70とともに切削加工されており、その放熱面40a,50aは、同一面内に位置するとともに、封止樹脂体70の第1面70aと面一となっている。第2ヒートシンク44及び第4ヒートシンク54も、封止樹脂体70とともに切削加工されており、その放熱面44a,54aは、同一面内に位置するとともに、封止樹脂体70の第2面70bと面一となっている。
このように、上アーム回路部10を構成する部分では、Z方向の配置が、第1面70a側から、第1ヒートシンク40、はんだ41、コレクタ電極12、IGBT素子11、エミッタ電極13、はんだ43、第1ターミナル42、はんだ45、第2ヒートシンク44の順となっている。一方、下アーム回路部20を構成する部分では、Z方向の配置が、第1面70a側から、第3ヒートシンク50、はんだ51、コレクタ電極22、IGBT素子21、エミッタ電極23、はんだ53、第2ターミナル52、はんだ55、第4ヒートシンク54の順となっている。すなわち、上アーム回路部10と下アーム回路部20とで、Z方向の並びが同じとなっている。
次に、半導体装置100の特徴部分である第1中継部46及び第2中継部56について説明する。
第1中継部46及び第2中継部56は、互いに接続された状態で、Z方向において異る位置とされた第2ヒートシンク44と第3ヒートシンク50とを、電気的に接続するものである。また、X方向に並んで配置された上アーム回路部10と下アーム回路部20とを、機械的に接続するものでもある。
第1中継部46は、第2ヒートシンク44と一体的に設けられており、第2ヒートシンク44に対して折曲されて、第3ヒートシンク50に向けて延びている。本実施形態では、図3に示すように、平面矩形の第2ヒートシンク44の4辺のうち、X方向における第4ヒートシンク54側の辺から、X方向に沿って延設されている。また、第1中継部46は、X方向における第2ヒートシンク44と第3ヒートシンク50と間の第1領域71に、配置されている。
この第1中継部46は、はんだ60を介して第2中継部56と接続される第1接続部47と、第2ヒートシンク44よりも厚さが薄くされ、第1接続部47と第2ヒートシンク44とを繋ぐ第1繋ぎ部48と、を有している。本実施形態では、図5に示すように、第1中継部46の厚さが、その全長でほぼ均一の厚さT1となっている。すなわち、第1接続部47と第1繋ぎ部48の厚さがほぼ同じであり、これら厚さがともに第2ヒートシンク44よりも薄くなっている。
第1繋ぎ部48は、Z方向において、第2ヒートシンク44における第1ターミナル42側の内面44bと、段差なく繋がっている。また、第1中継部46は、第1繋ぎ部48と第2ヒートシンク44との境界と、第1繋ぎ部48と第1接続部47との境界に、それぞれ折曲部を有している。第1繋ぎ部48は、第2ヒートシンク44の内面44bに対して、封止樹脂体70の第1面70a側に折曲されている。さらに、第1接続部47は、自身の板厚方向がX方向とほぼ一致するように、第1繋ぎ部48に対して折曲されている。
一方、第2中継部56は、第3ヒートシンク50と一体的に設けられており、第3ヒートシンク50に対して折曲されて、第2ヒートシンク44に向けて延びている。本実施形態では、図3に示すように、平面矩形の第3ヒートシンク50の4辺のうち、X方向における第1ヒートシンク40側の辺から、X方向に沿って延設されている。また、第2中継部56も、第1領域71に配置されている。
第2中継部56は、はんだ60を介して第1接続部47と接続される第2接続部57と、第3ヒートシンク50よりも厚さが薄くされ、第2接続部57と第3ヒートシンク50とを繋ぐ第2繋ぎ部58と、を有している。本実施形態では、図5に示すように、第2中継部56の厚さが、その全長でほぼ均一の厚さT2となっている。すなわち、第2接続部57と第2繋ぎ部58の厚さがほぼ同じであり、これら厚さがともに第3ヒートシンク50よりも薄くなっている。
第2繋ぎ部58は、Z方向において、第3ヒートシンク50における第2ターミナル52側の内面50bと、段差なく繋がっている。また、第2中継部56は、第2繋ぎ部58と第3ヒートシンク50との境界と、第2繋ぎ部58と第2接続部57との境界に、それぞれ折曲部を有している。第2繋ぎ部58は、第3ヒートシンク50の内面50bに対して、封止樹脂体70の第2面70b側に折曲されている。さらに、第2接続部57は、自身の板厚方向がX方向とほぼ一致するように、第2繋ぎ部58に対して折曲されている。
そして、第1領域71内において、第1接続部47と第2接続部57とが、はんだ60を介して電気的且つ機械的に接続されている。本実施形態では、第1領域71におけるX方向の中間位置及びZ方向の中間位置にて、第1接続部47が第2接続部57と接続されている。
また、本実施形態では、接続部47,57のZ方向に沿う長さL1、換言すれば、接続部47,57のはんだ60による接続長さが、第1中継部46の板厚T1と第2中継部56の板厚T1とはんだ60のX方向の厚みとの和、よりも長くなっている。また、長さL1が、第2ヒートシンク44の厚さT4及び第3ヒートシンク50の厚さT5のいずれよりも長くなっている。
次に、上記した半導体装置100の製造方法の一例について簡単に説明する。
先ず、図6に示す製造工程を行う。初めに、第1ヒートシンク40、第3ヒートシンク50、及び第2中継部56を備えるリードフレーム72を準備する。第2中継部56は、外面56a側が第1ヒートシンク40及び第3ヒートシンク50に対して凹んでおり、内面56bが第1ヒートシンク40の内面40b及び第3ヒートシンク50の内面50bと面一となっている。このようなリードフレーム72は、例えば圧延に形成することができる。なお、リードフレーム72は、高電位電源端子30、低電位電源端子31、及び出力端子34も備えている。
次いで、第1ヒートシンク40の内面40bにおける所定位置に、はんだ41として例えばはんだ箔を配置し、第3ヒートシンク50の内面50bにおける所定位置に、はんだ51として例えばはんだ箔を配置する。そして、はんだ41にコレクタ電極12が接触するように、IGBT素子11を配置し、はんだ51にコレクタ電極22が接触するように、IGBT素子21を配置する。また、IGBT素子11のエミッタ電極13上に、はんだ43として例えばはんだ箔を配置し、IGBT素子21のエミッタ電極23上に、はんだ53として例えばはんだ箔を配置する。なお、図示しないが、IGBT素子11,21同様、FWD素子15,25も配置する。
そして、IGBT素子11上のはんだ43及び図示しないFWD素子15上のはんだに接触するように、第1ターミナル42を配置する。また、IGBT素子21上のはんだ53及び図示しないFWD素子25上のはんだに接触するように、第2ターミナル52を配置する。
次いで、第1ターミナル42におけるIGBT素子11と反対の面上に、はんだ45として例えばはんだ箔を配置し、第2ターミナル52におけるIGBT素子21と反対の面上に、はんだ55として例えばはんだ箔を配置する。また、低電位電源端子31における第3中継部59との接続部分に、例えばはんだ箔を配置する。そして、この状態で、1回目のリフローを行う。これにより、IGBT素子11が、はんだ41を介して第1ヒートシンク40と接続され、はんだ43を介して第1ターミナル42と接続される。また、第1ターミナル42におけるIGBT素子11と反対の面上に、はんだ45として迎えはんだが形成される。また、IGBT素子21が、はんだ51を介して第3ヒートシンク50と接続され、はんだ53を介して第2ターミナル52と接続される。また、第2ターミナル52におけるIGBT素子21と反対の面上に、はんだ55として迎えはんだが形成される。また、低電位電源端子31上に、図示しない迎えはんだが形成される。
次に、図7に示す製造工程を行う。図示しないプレス機等により、Z方向においてリードフレーム72の第2中継部56を押圧し、第2中継部56を、第1ヒートシンク40に対して切断する。また、第2中継部56が上記した所定形状をなすように、すなわち第2接続部57の板厚方向がX方向と一致するように、第2中継部56を押圧して曲げ加工する。
次に、図示しないが、ゲート電極14,24と対応する制御端子32,33を、ボンディングワイヤ32w,33wにより接続する。
次に、図8に示す製造工程を行う。
先ず、第2ヒートシンク44及び第4ヒートシンク54をそれぞれ準備する。第2ヒートシンク44として、上記した所定形状をなす第1中継部46を有するものを準備する。また、第4ヒートシンク54として、上記した所定形状をなす第3中継部59を有するものを準備する。第1中継部46及び第3中継部59は、プレス機等の押圧により、所定形状とすることができる。また、第1中継部46の接続面47aに、はんだ60として迎えはんだを形成しておく。
次いで、第1ターミナル42上のはんだ45に、第2ヒートシンク44の内面44bにおける所定位置が接触するように、第2ヒートシンク44を配置する。また、第2ターミナル52上のはんだ55に、第4ヒートシンク54の内面54bにおける所定位置が接触するように、第4ヒートシンク54を配置する。このとき、接続面47a,57a同士が対向して、接続面57aがはんだ60に接触し、第3中継部59が低電位電源端子31と対向して、低電位電源端子31に設けた迎えはんだに接触するように位置決めする。
そして、この状態で、2回目のリフローを行う。これにより、第2ヒートシンク44が、はんだ45を介して第1ターミナル42と接続される。また、第4ヒートシンク54が、はんだ55を介して第2ターミナル52と接続される。さらには、はんだ60を介して、第1中継部46の第1接続部47と第2中継部56の第2接続部57が接続される。
なお、上記製造工程はあくまで一例に過ぎない。例えば、リードフレーム72を用いずに、第1ヒートシンク40と、予め第2中継部56が加工された第3ヒートシンク50とを、個別に準備しても良い。また、一括でリフローせず、はんだによる接合を順次行なっても良い。また、はんだ60を迎えはんだとせず、はんだ箔を配置して、2回めのリフローで溶融させても良い。さらには、溶融したはんだを滴下する、(所謂ソルダダイボンダを実施する)ことで、第1接続部47と第2接続部57を接続しても良い。
次に、図示を省略するが、図8の製造工程を経て形成された構造体を、金型に配置し、金型のキャビティ内に樹脂を注入して、封止樹脂体70を形成する。本実施形態では、エポキシ樹脂を用いたトランスファーモールド法により、封止樹脂体70を形成する。このとき、各ヒートシンク40,44,50,54の放熱面40a,44a,50a,54aが被覆されるように、封止樹脂体70を形成する。
次に、図9に示す製造工程を行う。
この工程では、封止樹脂体70の側面70cを、押さえ治具110により真空チャックしつつ、X方向において両側から白抜き矢印方向に封止樹脂体70を押圧する。そして、この状態で、刃具111により、封止樹脂体70の第1面70a側から、封止樹脂体70とともに第1ヒートシンク40及び第3ヒートシンク50を切削する。また、刃具111により、封止樹脂体70の第2面70b側から、封止樹脂体70とともに第2ヒートシンク44及び第4ヒートシンク54を切削する。図9は、第2面70b側の切削を示している。
この切削により、各ヒートシンク40,44,50,54の放熱面40a,44a,50a,54aは、封止樹脂体70から露出される。また、第1ヒートシンク40及び第3ヒートシンク50の放熱面40a,50aは、周囲の第1面70aと面一となり、第2ヒートシンク44及び第4ヒートシンク54の放熱面44a,54aは、周囲の第2面70bと面一となる。
そして、リードフレーム72の図示しないタイバーなどを切断することで、半導体装置100を得ることができる。
次に、半導体装置100の特徴部分の作用効果について説明する。
図10は、第1接続部47と第2接続部57との、はんだ60を介した接続体を示している。図10(a)は従来構造を示す参考例であり、図10(b)は本実施形態の構造を示している。参考例にも、本実施形態と関連する要素に、同一の符号を付与している。
従来の構成では、図10(a)に示すように、各接続部47,57の接続面47a,57aが、X方向に平行、換言すれば各IGBT素子11,21の一面11a,21aに平行となっている。このため、図9に示した切削加工を行う際に、封止樹脂体70を押さえる方向(X方向)と、接続部47,57の板厚方向とが、互いに直交する。
したがって、切削加工時に封止樹脂体70を押さえると、はんだ60を介して接続された第1接続部47及び第2接続部57の接続体は、例えば図10(a)に破線で示すように、板厚方向、すなわちZ方向に変形しようとする。なお、図10(a)では、紙面上方に凸の変形形状を示したが、紙面下方に凸の変形形状もあり得る。第1領域71において接続体の周囲に存在し、接続体よりもヤング率の低い材料からなる封止樹脂体70は、接続体の変形(反り)に追従する。
一方、X方向において第1領域71に隣接する上アーム回路部10の部分は、IGBT素子11をヒートシンク40,44で挟んだ構造をなしており、第1領域71よりも剛性が高い。また、第1領域71に隣接する下アーム回路部20の部分も、IGBT素子21をヒートシンク50,54で挟んだ構造をなしており、第1領域71よりも剛性が高い。したがって、切削加工時に封止樹脂体70を押さえても、上アーム回路部10の部分及び下アーム回路部20の部分は変形しがたい。
しかしながら、第1接続部47及び第2接続部57の接続体、すなわち第1領域71がZ方向に変形しようとするため、上アーム回路部10の部分及び下アーム回路部20の部分は傾き、半導体装置100全体が、例えば紙面上方に凸の変形形状となる。このように、変形が生じた状態で切削を行うと、放熱面40a,44a,50a,54aの平面度、放熱面同士の平行度が確保しにくい。
これに対し、本実施形態では、各接続部47,57の接続面47a,57aが、X方向に垂直、換言すれば各IGBT素子11,21の一面11a,21aに垂直となっている。このため、図9に示した切削加工を行う際に、封止樹脂体70を押さえる方向(X方向)と、接続部47,57の板厚方向とが、互いに一致する。したがって、封止樹脂体70を押さえても、はんだ60を介して接続された接続部47,57の接続体は、Z方向に大きく変形しない。これにより、切削加工時に、半導体装置100が、Z方向に変形するのを抑制することができる。そして、放熱面40a,44a,50a,54aの平面度、放熱面同士の平行度を確保し、ひいては冷却器への放熱性を向上することができる。
次に、図11は、参考例としての従来の半導体装置において、上記した2回目のリフロー工程を示す図である。符号112は、リフロー時に用いる治具である。一対の治具112により、Z方向においてIGBT素子11,21や各ヒートシンク40,44,50,54を挟んだ状態で、リフローを行う。
従来の半導体装置では、図10(a)に示すように、接続面47a,57aがX方向に平行であるため、接続面47a,57aの一方に、はんだ60を迎えはんだとして形成しておく。また、上記同様、すなわち図11に示すように、第1ターミナル42における第2ヒートシンク44との対向面、第2ターミナル52における第4ヒートシンク54との対向面にも、はんだ45,55を迎えはんだとして形成しておく、そして、はんだ45,55,60を、一括でリフローする。
しかしながら、第1中継部46及び第2中継部56は、各ターミナル42,52や各ヒートシンク40,44,50,54に較べて熱容量が小さい。このため、はんだ60にはリフロー時の熱伝達が少なく、はんだ60の溶融には、はんだ45,55の溶融よりも時間がかかる。したがって、はんだ45,55が先に溶融状態となり、はんだ45,55よりも遅れて、はんだ60が溶融状態となる。すなわち、はんだ45,55が溶融し、はんだ60が未溶融の状態が存在する。溶融により、溶融前よりもはんだ厚は薄くなるため、はんだ45,55が溶融し、はんだ60が未溶融の状態では、はんだ45,55とはんだ60との厚みの差が大きくなる。したがって、このはんだ厚の差を解消すべく、第2ヒートシンク44及び第3ヒートシンク50の少なくとも一方に傾きが生じてしまう。図11では、第3ヒートシンク50に傾きが生じた状態を示している。
これに対し、本実施形態では、接続面47a,57aが、Z方向に垂直となっている。したがって、はんだ60の厚みが、Z方向の位置関係に影響し難い。したがって、第2ヒートシンク44及び第3ヒートシンク50の少なくとも一方に傾きが生じるのを抑制することもできる。これにより、放熱面40a,44a,50a,54aの平面度、放熱面同士の平行度を向上することができる。
また、本実施形態では、第1中継部46の接続面47a及び第2中継部56の接続面57aの、Z方向における長さL1が、第2ヒートシンク44の厚さT4及び第3ヒートシンク50の厚さT5のいずれよりも長くされている。これにより、L1≦T4、L1≦T5の構成に較べて、第1領域71の剛性を高めることができる。したがって、切削加工時に封止樹脂体70を押さえても、剛性の高い第1領域71は、Z方向に変形しにくい。これにより、切削加工時における半導体装置100のZ方向への変形を、より効果的に抑制することができる。さらには、IGBT素子11,21、各ターミナル42,52、各ヒートシンク40,44,50,54の製造ばらつき(厚みばらつき)、Z方向における組み付けばらつきが生じても、接続面47a,57aがZ方向に長いため、はんだ60との接続面積を確保することができる。すなわち、はんだ60による接続信頼性を確保することができる。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置100と共通する部分についての説明は割愛する。
本実施形態では、図12に示すように、第1実施形態に記載の構成に加え、第1接続部47の厚さが、第2ヒートシンク44と同じ厚さとされ、第2接続部57の厚さが、第3ヒートシンク50と同じ厚さとされていることを特徴とする。
これにより、第1実施形態に記載の構成に較べて、第1領域71の剛性をさらに高めることができる。したがって、切削加工時に封止樹脂体70を押さえても、剛性の高い第1領域71は、Z方向に変形しにくい。これにより、切削加工時における半導体装置100のZ方向への変形を、より効果的に抑制することができる。
(第3実施形態)
本実施形態において、上記実施形態に示した半導体装置100と共通する部分についての説明は割愛する。
本実施形態では、図13及び図14に示すように、第1実施形態に記載の構成に加え、第1中継部46の接続面47a及び第2中継部56の接続面57aのいずれか一方に、相手側の接続面に向けて突出する凸部73が設けられていることを特徴とする。
図13及び図14に示す例では、接続面57aに凸部73が設けられている。また、凸部73は、Z方向において接続面57aの中心に形成されるとともに、3つの凸部73が、Y方向に所定間隔で配列されている。各凸部73は略直方体状をなしており、その先端面がZ方向及びY方向により規定される面に略平行となっている。
これによれば、上記した製造工程において、はんだ60のリフローを行う前に、接続面47a,57a間に所定の隙間を確保することができる。詳しくは、凸部73の先端面を接続面47aに接触させることで、凸部73の突出高さの分、接続面47a,57a間に隙間を確保することができる。したがって、図13に破線で示すように、第1中継部46及び第2中継部56に対して、接続面47a,57aの上方にはんだ箔60aを配置し、リフローを行うことで、接続面47a,57aの隙間に溶融したはんだを濡れ広がらせて接続面47a,57aをはんだ60で接続する構成において、所定厚さのはんだ60を確保することができる。また、溶融したはんだ60を接続面47a,57aの上方から、接続面47a,57a間に滴下し、接続面47a,57aをはんだ60で接続する構成においても、所定厚さのはんだ60を確保することができる。
なお、メッキ処理などにより、接続面47a,57aを、第1中継部46及び第2中継部56の他の表面よりも、はんだ60が濡れ広がりやすい構成としておくと良い。これによれば、接続面47a,57aにおいてはんだ60が濡れ広がりやすくなるとともに、接続面47a,57a以外にはんだ60が濡れ広がるのを抑制することができる。
また、接続面47a,57aのうち、接続面47aのみに凸部73が設けられた構成としても良い。また、第2実施形態に示す構成に、凸部73を組み合わせても良い。
また、凸部73の配置、形状は、上記例に限定されるものではない。図15及び図16に示す第1変形例では、凸部73が、接続面57aのZ方向における下端において、Y方向に沿って延設された受け部73aを含んでいる。なお、下端とは、はんだ60のリフロー時にZ方向において鉛直下方となる端部である。このように、凸部73が受け部73aを有すると、リフローによって溶融したはんだ60を、接続面47a,57a間に保持しやすくなる。すなわち、はんだ60による接続信頼性を向上することができる。
また、図17に示す第2変形例では、凸部73が、受け部73aとともに、受け部73aにおけるY方向の一端から、Z方向において上方に延設された壁部73bを含んでいる。また、壁部73bは、受け部73aの両端にそれぞれ設けられている。図17に示す例では、壁部73bが、接続面57aのZ方向における上端まで延設されている。これによれば、接続面47a,57a間において、受け部73a及び壁部73bにより規定される空間内に、リフローによって溶融したはんだ60を、より保持しやすくなる。
(第4実施形態)
本実施形態において、上記実施形態に示した半導体装置100と共通する部分についての説明は割愛する。
本実施形態では、図18に示すように、第3実施形態(第1変形例)に記載の構成に加え、第1中継部46及び第2中継部56の少なくとも一方が、自身の接続面47a,57aに開口するとともに、接続面47a,57aから離れる方向に延設された凹部74(溝部)を有することを特徴とする。
図18では、第1中継部46に凹部74が設けられている。凹部74の一端は、Z方向における上方側の端部において接続面47aに開口し、第1接続部47から第1繋ぎ部48まで延設されている。なお、第1繋ぎ部48のうち、第1接続部47との境界から所定範囲の部分は、板厚方向がZ方向と一致しており、その上面が第1接続部47の端面と面一となっている。そして、第1繋ぎ部48のうち、上面が第1接続部47の端面と面一となっている部分に、凹部74が設けられている。
これによれば、はんだ60の余剰分を、凹部74に逃がし、凹部74に貯留することができる。したがって、はんだ60の余剰分が落下し、製造設備を汚すなどの不具合が生じるのを抑制することができる。
なお、メッキ処理などにより、接続面47a,57a同様、凹部74の壁面も、はんだ60が濡れ広がりやすい構成としておくと良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、半導体装置100が、上アーム回路部10と下アーム回路部20を1組有する所謂2in1パッケージの例を示した。しかしながら、上アーム回路部10と下アーム回路部20を複数組有する構成としても良い。例えば上アーム回路部10と下アーム回路部20を3組有する6in1パッケージにも適用することができる。
FWD素子15,25がIGBT素子11,21と別チップの例を示した。しかしながら、同一のチップにIGBT素子とFWD素子が構成された所謂RC−IGBTチップを採用することもできる。
10・・・上アーム回路部、11・・・IGBT素子(第1半導体素子)、11a・・・一面、11b・・・裏面、12・・・コレクタ電極、13・・・エミッタ電極、14・・・ゲート電極、15・・・FWD素子、20・・・下アーム回路部、21・・・IGBT素子(第2半導体素子)、21a・・・一面、21b・・・裏面、22・・・コレクタ電極、23・・・エミッタ電極、24・・・ゲート電極、25・・・FWD素子、30・・・高電位電源端子、31・・・低電位電源端子、32,33・・・制御端子、32g,33g・・・ゲート端子、32w,33w・・・ボンディングワイヤ、34・・・出力端子、40・・・第1ヒートシンク、40a・・・放熱面、40b・・・内面、41,43,45・・・はんだ、42・・・第1ターミナル、44・・・第2ヒートシンク、44a・・・放熱面、44b・・・内面、46・・・第1中継部、46a・・・一面、46b・・・裏面、47・・・第1接続部、47a・・・接続面、48・・・第1繋ぎ部、50・・・第3ヒートシンク、50a・・・放熱面、50b・・・内面、51,53,55・・・はんだ、52・・・第2ターミナル、54・・・第4ヒートシンク、54a・・・放熱面、54b・・・内面、56・・・第2中継部、56a・・・一面、56b・・・裏面、57・・・第2接続部、57a・・・接続面、58・・・第2繋ぎ部、59・・・第3中継部、60・・・はんだ、60a・・・はんだ箔、70・・・封止樹脂体、70a・・・第1面、70b・・・第2面、70c・・・側面、71・・・第1領域、72・・・リードフレーム、73・・・凸部、73a・・・受け部、73b・・・壁部、74・・・凹部、100・・・半導体装置、110・・・押さえ治具、111・・・刃具、112・・・治具、

Claims (8)

  1. 一面(11a,21a)及び該一面と反対の裏面(11b,21b)に電極(12,13,22,23)を有し、上アーム(10)を構成する第1半導体素子(11)及び下アーム(20)を構成し、前記第1半導体素子と並列に配置された第2半導体素子(21)と、
    前記第1半導体素子の裏面の電極(12)と電気的に接続された第1ヒートシンク(40)と、
    前記第1半導体素子の一面の電極(13)と電気的に接続された第1ターミナル(42)と、
    前記第1ターミナルに対して、前記第1半導体素子の反対側に配置され、前記第1ターミナルと電気的に接続された第2ヒートシンク(44)と、
    前記第2半導体素子の裏面の電極(22)と電気的に接続された第3ヒートシンク(50)と、
    前記第2半導体素子の一面の電極(23)と電気的に接続された第2ターミナル(52)と、
    前記第2ターミナルに対して、前記第2半導体素子の反対側に配置され、前記第2ターミナルと電気的に接続された第4ヒートシンク(54)と、
    前記第2ヒートシンクと一体的に設けられ、前記第2ヒートシンク対して折曲されて前記第3ヒートシンクに向けて延びた第1中継部(46)と、
    前記第3ヒートシンクと一体的に設けられ、前記第3ヒートシンク対して折曲されて前記第2ヒートシンクに向けて延び、前記第1中継部とはんだ(60)を介して電気的に接続された第2中継部(56)と、
    前記第1半導体素子、前記第2半導体素子、前記第1ヒートシンク、前記第1ターミナル、前記第2ヒートシンク、前記第3ヒートシンク、前記2ターミナル、前記第4ヒートシンク、前記第1中継部、及び前記第2中継部を一体的に封止する封止樹脂体(70)と、を備え、
    前記第1中継部は、前記はんだを介して前記第2中継部と接続される第1接続部(47)と、前記第2ヒートシンクよりも厚さが薄くされ、前記第1接続部と前記第2ヒートシンクとを繋ぐ第1繋ぎ部(48)と、を有し、
    前記第2中継部は、前記第1接続部に対向して接続される第2接続部(57)と、前記第3ヒートシンクよりも厚さが薄くされ、前記第2接続部と前記第3ヒートシンクとを繋ぐ第2繋ぎ部(58)と、を有し、
    前記第1ヒートシンクと前記第3ヒートシンクの並び方向において、前記第2ヒートシンクと前記第3ヒートシンクの間の領域(71)で、前記第1接続部と前記第2接続部とが接続され、
    前記第1ヒートシンクにおける前記第1半導体素子と反対の放熱面(40a)及び前記第3ヒートシンクにおける前記第2半導体素子と反対の放熱面(50a)が、切削面とされるとともに前記封止樹脂体の第1切削面(70a)から前記第1切削面に面一で露出され、
    前記第2ヒートシンクにおける前記第1半導体素子と反対の放熱面(44a)及び前記第4ヒートシンクにおける前記第2半導体素子と反対の放熱面(54a)が、切削面とされるとともに前記封止樹脂体における前記第1切削面と反対の第2切削面(70b)から前記第2切削面に面一で露出された半導体装置であって、
    前記第1接続部及び前記第2接続部において、自身の板厚方向に直交し、前記はんだが接続される面がそれぞれ接続面(47a,57a)とされ、各接続面は前記一面に対して垂直とされていることを特徴とする半導体装置。
  2. 前記第1接続部(47)の厚さは、前記第2ヒートシンク(44)と同じ厚さとされ、
    前記第2接続部(57)の厚さは、前記第3ヒートシンク(50)と同じ厚さとされていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1中継部(46)の接続面(47a)及び前記第2中継部(56)の接続面(57a)のいずれか一方には、相手側の接続面に向けて突出する凸部(73)が設けられていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記凸部(73)は、前記一面(11a,21a)に直交する方向において、前記接続面(47a,57a)の一端に設けられるとともに、前記一面に沿う方向に延設された受け部(73a)を含むことを特徴とする請求項3に記載の半導体装置。
  5. 前記凸部(73)は、前記一面(11a,21a)に直交する方向において前記受け部(73a)の一端から、前記一面に対して直交する方向に延設された壁部(73b)を含み、
    前記壁部は、前記受け部の両端にそれぞれ設けられていることを特徴とする請求項4に記載の半導体装置。
  6. 前記第1中継部(46)及び前記第2中継部(56)の少なくとも一方は、自身の前記接続面(47a,57a)に開口するとともに、前記接続面から離れる方向に延設された凹部(74)を有することを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
  7. 前記第1中継部(46)の接続面(47a)及び前記第2中継部(56)の接続面(57a)の、前記一面(11a,21a)に直交する方向における長さが、前記第2ヒートシンク(44)及び前記第3ヒートシンク(50)のそれぞれの厚みよりも長くされていることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
  8. 一面(11a,21a)及び該一面と反対の裏面(11b,21b)に電極(12,13,22,23)を有し、上アーム(10)を構成する第1半導体素子(11)及び下アーム(20)を構成し、前記第1半導体素子と並列に配置された第2半導体素子(21)と、
    前記第1半導体素子の裏面の電極(12)と電気的に接続された第1ヒートシンク(40)と、
    前記第1半導体素子の一面の電極(13)と電気的に接続された第1ターミナル(42)と、
    前記第1ターミナルに対して、前記第1半導体素子の反対側に配置され、前記第1ターミナルと電気的に接続された第2ヒートシンク(44)と、
    前記第2半導体素子の裏面の電極(22)と電気的に接続された第3ヒートシンク(50)と、
    前記第2半導体素子の一面の電極(23)と電気的に接続された第2ターミナル(52)と、
    前記第2ターミナルに対して、前記第2半導体素子の反対側に配置され、前記第2ターミナルと電気的に接続された第4ヒートシンク(54)と、
    前記第2ヒートシンクと一体的に設けられ、前記第2ヒートシンク対して折曲されて前記第3ヒートシンクに向けて延びた第1中継部(46)と、
    前記第3ヒートシンクと一体的に設けられ、前記第3ヒートシンク対して折曲されて前記第2ヒートシンクに向けて延び、前記第1中継部とはんだ(60)を介して電気的に接続された第2中継部(56)と、
    前記第1半導体素子、前記第2半導体素子、前記第1ヒートシンク、前記第1ターミナル、前記第2ヒートシンク、前記第3ヒートシンク、前記第2ターミナル、前記第4ヒートシンク、前記第1中継部、及び前記第2中継部を一体的に封止する封止樹脂体(70)と、を備え、
    前記第1中継部は、前記はんだを介して前記第2中継部と接続される第1接続部(47)と、前記第2ヒートシンクよりも厚さが薄くされ、前記第1接続部と前記第2ヒートシンクとを繋ぐ第1繋ぎ部(48)と、を有し、
    前記第2中継部は、前記第1接続部に対向して接続される第2接続部(57)と、前記第3ヒートシンクよりも厚さが薄くされ、前記第2接続部と前記第3ヒートシンクとを繋ぐ第2繋ぎ部(58)と、を有し、
    前記第1ヒートシンクと前記第3ヒートシンクの並び方向において、前記第2ヒートシンクと前記第3ヒートシンクの間の領域(71)で、前記第1接続部と前記第2接続部とが接続され、
    前記第1ヒートシンク及び前記第2ヒートシンクは、前記封止樹脂体とともに切削加工されて、前記第1半導体素子と反対の放熱面(40a,44a)が前記封止樹脂体から露出され、
    前記第3ヒートシンク及び前記第4ヒートシンクは、前記封止樹脂体とともに切削加工されて、前記第半導体素子と反対の放熱面(50a,54a)が前記封止樹脂体から露出された半導体装置の製造方法であって、
    前記第1中継部が一体的に設けられた前記第2ヒートシンク、及び、前記第2中継部が一体的に設けられた前記第3ヒートシンクをそれぞれ準備し、前記第1半導体素子に対して、裏面の電極に前記第1ヒートシンクを電気的に接続するとともに、一面の電極に前記第1ターミナルを介して前記第2ヒートシンクを電気的に接続し、前記第2半導体素子に対して、裏面の電極に前記第3ヒートシンクを電気的に接続するとともに、一面の電極に前記第2ターミナルを介して前記第4ヒートシンクを電気的に接続し、前記はんだを介して前記第1中継部の第1接続部と前記第2中継部の第2接続部とを電気的に接続することで、構造体を形成し、
    前記構造体の形成後、前記第1ヒートシンクの放熱面、前記第2ヒートシンクの放熱面、前記第3ヒートシンクの放熱面、及び前記第4ヒートシンクの放熱面を覆うように、前記封止樹脂体を成形し、
    前記封止樹脂体とともに前記第1ヒートシンク及び前記第3ヒートシンクを切削することで、前記第1ヒートシンクの放熱面及び前記第3ヒートシンクの放熱面を、前記封止樹脂体の第1切削面(70a)から前記第1切削面に面一で露出させ、前記封止樹脂体とともに前記第2ヒートシンク及び前記第4ヒートシンクを切削することで、前記第2ヒートシンクの放熱面及び前記第4ヒートシンクの放熱面を、前記第1切削面と反対の第2切削面(70b)から前記第2切削面に面一で露出させ、
    前記構造体を形成する際に、前記第1接続部及び前記第2接続部において、自身の板厚方向に直交し、且つ、互いに対向する面がそれぞれ前記はんだとの接続面(47a,57a)となり、各接続面が前記一面に対して垂直となるように、前記構造体を形成し、
    前記封止樹脂体を切削する際に、前記板厚方向の両側から前記封止樹脂体を押圧した状態で切削を行うことを特徴とする半導体装置の製造方法。
JP2013023945A 2013-02-11 2013-02-11 半導体装置及びその製造方法 Expired - Fee Related JP6155676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013023945A JP6155676B2 (ja) 2013-02-11 2013-02-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013023945A JP6155676B2 (ja) 2013-02-11 2013-02-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014154736A JP2014154736A (ja) 2014-08-25
JP6155676B2 true JP6155676B2 (ja) 2017-07-05

Family

ID=51576294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013023945A Expired - Fee Related JP6155676B2 (ja) 2013-02-11 2013-02-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6155676B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6281506B2 (ja) * 2015-02-24 2018-02-21 トヨタ自動車株式会社 半導体モジュール
JP2018032879A (ja) * 2017-11-30 2018-03-01 トヨタ自動車株式会社 半導体モジュール
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881256B2 (ja) * 2007-08-16 2012-02-22 株式会社東芝 パワー半導体モジュール
JP5488196B2 (ja) * 2010-05-20 2014-05-14 トヨタ自動車株式会社 半導体装置
JP5206743B2 (ja) * 2010-07-05 2013-06-12 株式会社デンソー 半導体モジュールおよびその製造方法
JP5732895B2 (ja) * 2011-02-17 2015-06-10 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5488541B2 (ja) * 2011-07-04 2014-05-14 株式会社デンソー 半導体装置
JP2013101993A (ja) * 2011-11-07 2013-05-23 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP2014154736A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
JP5966979B2 (ja) 半導体装置及びその製造方法
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP5895933B2 (ja) パワーモジュール
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
US10811345B2 (en) Semiconductor device and method of manufacturing the same
JP6155676B2 (ja) 半導体装置及びその製造方法
JP5414644B2 (ja) 半導体装置
US9502327B2 (en) Semiconductor device and method for manufacturing the same
JP6319137B2 (ja) 半導体装置及びその製造方法
JPWO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP2018170348A (ja) 半導体装置とその製造方法
JP4904104B2 (ja) 半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
JP2014157927A (ja) 半導体装置及びその製造方法
JP2020136369A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2015138843A (ja) 半導体装置及びその製造方法
JP6332054B2 (ja) 半導体装置の製造方法
JP2016036047A (ja) パワーモジュール
JP5904041B2 (ja) 半導体装置
JP4910889B2 (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2009065201A (ja) 半導体装置の製造方法
JP4887346B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6155676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees