CN101371353B - 电子装置封装体、模块以及电子装置 - Google Patents

电子装置封装体、模块以及电子装置 Download PDF

Info

Publication number
CN101371353B
CN101371353B CN2007800029370A CN200780002937A CN101371353B CN 101371353 B CN101371353 B CN 101371353B CN 2007800029370 A CN2007800029370 A CN 2007800029370A CN 200780002937 A CN200780002937 A CN 200780002937A CN 101371353 B CN101371353 B CN 101371353B
Authority
CN
China
Prior art keywords
substrate
electronic device
device package
embedding
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800029370A
Other languages
English (en)
Other versions
CN101371353A (zh
Inventor
山崎隆雄
曾川祯道
西山知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101371353A publication Critical patent/CN101371353A/zh
Application granted granted Critical
Publication of CN101371353B publication Critical patent/CN101371353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供一种半导体封装体或类似装置，所述半导体封装体有利于抑制半导体装置的制造成本，并适用于改进用于增强接地线和/或电源线的半导体封装体的可靠性。半导体封装体(50)设置有：半导体装置(1)，其中外电极形成于电路平面上；形成其中布置半导体装置(1)的储存部分的嵌入基板(2)；以及设置有配线图案(7)的***基板(5)，***基板(5)以两端沿嵌入基板(2)弯曲。嵌入基板(2)由导电材料形成，并电连接到***基板(5)的配线图案(7)中的接地线或电源线。

Description

电子装置封装体、模块以及电子装置
技术领域
本发明涉及一种电子装置封装体，更具体地，涉及一种利用高速操作的电子装置的电子装置封装技术。
背景技术
图1是显示在专利文献1中说明的半导体封装体的横截面。显示在图1中的半导体封装体200包括半导体装置206、设置为环绕半导体装置206的柔性基板208(也称为“***基板”)、以及环绕半导体装置设置的至少一个***板207。
在半导体装置206的图中的下表面上形成电路面。外电极形成于电路面上。***板207主要用作隔板，例如，由金属材料制成且形成的厚度等于半导体装置206的厚度。
在柔性基板208上形成连接到半导体装置206的外电极的配线图案205。配线图案205的一侧或两侧覆盖有热塑性的绝缘树脂层203和204。
具体地，半导体装置206和配线图案205通过导体凸起202彼此电连接。在柔性基板208的下表面侧，树脂层203部分去除，从而提供露出配线图案205的部分(电极焊盘)。焊接球201设置在该部分中。如上所述构成的半导体封装体200通过焊接球201安装在辅助安装板(例如，母板)上。
在半导体装置206的侧面上的导体凸起202的间距比焊接球201的间距宽的结构也称为“扇出型”并具有以下优点。由于使在辅助安装板侧上的外部端子的间距变窄的技术不能充分地赶上目前的半导体装置收缩技术(外部尺寸减小技术)，所以在辅助安装板侧上的外部端子的间距比半导体装置侧的间距宽。因此，为了补偿间距的差异，柔性基板208用于增加外部端子的间距。
在图1所示的扇出型封装结构中，外部端子(电极焊盘)形成于封装体的顶面和下表面上。因此，也可以将该封装体堆叠在另一个封装体之上 以获得三维安装。
专利文献1：日本专利申请公开出版物第2004-172322号
发明内容
本发明要解决的问题
图1的许多传统的半导体封装体使用进行高速操作的诸如CPU(中央处理单元)和DRAM(动态随机存取存储器)的半导体装置。在使用进行高速操作的装置的情况下，必须解决诸如串音的噪声问题。因此，经常采取增强柔性基板208的配线图案205的接地线(增加图案的面积)的措施。另一方面，要求进行高速操作的DRAM必须以低电压操作，以便降低热量产生量。在此情况下，经常采取增强电源线(增加图案的面积)的措施。
在任何情况下都需要通过增加面积增强配线图案的接地线或电源线。传统地，为了达到此目的，使用形成多层配线图案205的柔性基板208，且在配线图案中的几乎整个一层都用作接地线或类似物。然而，在这种措施中，由于使用多层型的柔性基板208，所以存在的问题是使得半导体封装体的制造成本很高。
以上问题同样可以出现在代替半导体装置设置诸如SAW装置(表面声波装置)的电子装置的结构中。
已经考虑到以上问题获得了本发明，且本发明的目的是提供一种实现降低的制造成本、高电子操作可靠性以及极佳的机械可靠性的电子装置封装体、安装所述电子封装体的模块、以及电子装置。
用于解决问题的装置和所述装置的效果
为了解决该问题，本发明的电子装置封装体包括：包括电路面的电子装置，外电极形成于所述电路面上；形成设置多个电子装置的外壳部分的至少一个嵌入基板；以及柔性基板，所述柔性基板包括电连接到电子装置的配线图案并被设置成环绕电子装置和嵌入基板，并且所述柔性基板的至少一部分沿嵌入基板和/或电子装置弯曲。至少一个嵌入基板由导电材料制成，并电连接到配线图案的接地线或电源线。
采用此结构，嵌入基板连接到接地线或电源线，从而能够增强接地线 或电源线。传统地，在增强接地线等的情况下，采用增加柔性基板中配线层的数量以及使用例如用于增强接地线的一个配线层的方法。根据本发明，接地线等通过嵌入基板增强，使得不需要增加柔性基板中的配线层的数量。然而，这并不意味着这种多层柔性基板不能用在本发明中。还可以如上所述通过嵌入基板使用多层柔性基板并增强接地线等。
在本发明的电子装置封装体中，嵌入基板被用作接地线和/或电源线的一部分，从而增强接地线和/或电源线。因此，与传统技术一样，变为不需要增加柔性基板中的配线层的数量，使得高速电子装置封装体可以以低成本实现。正常地，嵌入基板的体积(截面面积)充分大于柔性基板中的配线图案的体积。因此，从更有效地增强接地线和/或电源线的观点看，有利的是使用这种嵌入基板作为接地线和/或电源线的一部分。
在用于本发明的电子装置封装体的嵌入基板中，至少对应于配线图案弯曲部分的部分可以以多边形形状或圆形状形成。采用此结构降低了柔性板中弯曲部分的应力集中度，而且也可以改进热塑性绝缘树脂层的厚度的机械可靠性。换言之，也可以满足较薄的热塑性绝缘树脂层的厚度所要求的可靠性，并导致较薄的封装体和较低的成本。
当弯曲部分以多边形形状或圆形形状形成时，柔性基板中的配线图案的曲率降低。这也产生使得抑制在导线弯曲的情况下产生的电信号的反射的出现的效果，并抑制信号传递中的强度损失。换言之，信号可以以更高强度传递到后侧。考虑到频率变得越高，则信号强度的损失变得越大，并且稳定操作变得越难的情况，可以说本发明的结构对于高速操作是有利的。
附图说明
图1是显示传统半导体封装体的结构的垂直截面；
图2是显示第一示例实施例的半导体封装体的结构的垂直截面；
图3是只显示半导体装置和嵌入基板的图2的半导体封装体的俯视图；
图4是显示***基板的结构的横截面；
图5是显示第一示例实施例中的嵌入基板的一些实例的全部封装体的垂直截面；
图6是显示第一示例实施例中的嵌入基板的一些实例的***基板的弯曲部分的放大垂直截面；
图7是显示作为嵌入基板的实例的第二示例实施例的结构的附视图；
图8是显示第二示例实施例的其它结构实例的俯视图；
图9是显示通过改变图7A的结构获得的结构的俯视图；
图10是显示第三示例实施例的半导体封装体的结构的垂直截面；
图11是显示第四示例实施例的半导体封装体的结构的垂直截面；
图12是只显示半导体装置和嵌入基板的图11的半导体封装体的俯视图；
图13是用于说明第四示例实施例的其它结构实例的俯视图；
图14是显示第五示例实施例的半导体封装体的结构的垂直截面；
图15是显示第六示例实施例的半导体封装体的结构的垂直截面；
图16是显示从下表面侧观看的图13的半导体封装体中的嵌入基板和半导体装置的透视图；
图17是显示第六示例实施例的另一个结构实例的透视图；
图18是显示第七示例实施例的半导体封装体的结构的视图，图18A是附视图，而图18B是垂直截面；
图19是显示第七示例实施例的另一结构实例的垂直截面；
图20是显示第八示例实施例的半导体封装体的结构的垂直截面；
图21是示意性地显示其中堆叠第二示例实施例的封装体的半导体封装体的实例的简图；
图22是显示结构的实例和***基板的制造方法的简图；
图23是显示其中一部分***基板沿半导体装置的外表面弯曲的结构的简图；
图24是显示施加用于固定半导体装置和嵌入基板的胶粘剂的实例的俯视图；
图25是显示嵌入基板的另一个结构实例的透视图；
图26是显示嵌入基板的进一步另一个结构实例的垂直截面；
图27是显示在图26中说明的两个嵌入基板的透视图；以及
图28是显示将去耦电容器增加到图27的结构的实例的垂直截面。
附图标记的说明
1，1’，1A，1B半导体装置
2，12，22     嵌入基板
5，15         ***基板
6             热塑树脂
7，8          配线图案
9             电极焊盘
10            焊接球
11，11A       开口
13            注射孔
16            绝缘层
17a，17b      基板端
18a到18d      间隙
19，19’      去耦电容器
21，21’      空腔
23            阶梯部
34，35        导体凸起
40            边缘
41            突出部分
50到58        半导体封装体(电子装置封装体)
具体实施方式
下面将参照图详细说明本发明的示例实施例。在以下实施例中，将说明作为本发明的电子装置封装体的实例的半导体封装体。
第一示例实施例
图2是第一示例实施例的半导体封装体的垂直截面。图3是图2的半导体封装体的俯视图，但没有显示***基板(柔性基板)。
如图2所示，本发明的半导体封装体50包括半导体装置(电子装置)1、 设置在半导体装置1周围的嵌入基板2、以及设置为环绕半导体装置1和嵌入基板2的柔性***基板5。基本地，公知件可以使用作为半导体装置1、嵌入基板2以及***基板5中的每一个。将在后面说明的本发明的主要特征在于***基板5的配线图案(接地线或电源线)电连接到嵌入基板2。
例如，半导体装置1由CPU、DRAM等构成。在本实施例中，作为实例，如图3所示只设置一个半导体装置1。虽然没有限制，但半导体装置1的电路面在图中的下表面侧上，而导体凸起34设置在电路面上。
在根据本发明的电子装置封装体中，代替半导体装置(例如，CPU和DRAM)，可以安装电子装置，例如，SAW装置(表面声波装置)、回转元件、晶体谐振器以及片状电容器。
如图3所示，嵌入基板2在本实施例中是形成于环绕半导体装置1的框架形状中的平板。具体地，作为外壳部分的开口11形成于嵌入基板2的中心部分中，而半导体装置1设置在开口11中。嵌入基板2的材料没有特别限制，只要该材料能够导电即可。优选地，材料为具有低电阻的金属，例如，Cu、Al或不锈钢。此外，在金属之中，对于用于增强电源线和接地线的嵌入基板的材料，优选具有最低电阻的Cu。另一方面，在特别需要增强接地线的电磁屏蔽性能的情况中，优选具有相对较低的电阻和极佳的电磁波屏蔽性能或类似特性的Cu-Ni合金。嵌入基板的材料不局限于上述材料。
如图2所示，嵌入基板2的厚度t2与半导体装置1的厚度t1相同。虽然厚度不是必须相同，但厚度t1和t2之间的差值优选为50μm或更低，更优选为20μm或更低，其原因如下。在本实施例中，***基板5粘接到嵌入基板2和半导体装置1上。如果嵌入基板2和半导体装置1之间的厚度差大，则具有使***基板5在边界周围的粘接可靠性变差的可能性。也就是说，考虑到***基板5的粘接，嵌入基板的顶面和半导体装置的顶面优选彼此平齐。当厚度(阶梯)的差值为50μm或更低时，***基板可以极好地粘接。此外，当阶梯为20μm或更低时，进一步抑制粘接的***基板5的剥离或类似现象。因此，获得改进长期可靠性的半导体封装体。
为了使嵌入基板2的厚度和半导体装置1的厚度相同，可以采用以下方法。首先，将半导体装置1和嵌入基板2固定在***基板5上。在此状态中，半导体装置1和嵌入基板2通过利用磨床或类似装置同时研磨，以使构件的 厚度相同。此后，充分地弯曲***基板5，并将***基板5粘接到半导体装置1和嵌入基板2上。
再次参照图3，嵌入基板2的轮廓尺寸(顶部平面中的嵌入基板的尺寸)设定为以便调节到其上安装半导体封装体50的母板上的接触区域的尺寸(与该尺寸相同)。在本实施例的半导体封装体50中，用于连接到外部的焊接球10设置在图中的下表面中的几乎整个区域中，该表面用作接触面。
***基板5包括单层配线图案7。在本实施例中，***基板5在两个位置弯曲，并且弯曲侧上的***基板的内表面粘接到嵌入基板2和半导体装置1中的每一个的外表面。例如，配线图案7由Cu、Al或类似材料制成，并可以具有几个μm到十几个μm(例如，大约5到18μm)的厚度。配线图案7可以为通过将由Ag、Cu或类似材料的导电金属粉末制作的导电涂胶供给到配线部分并加热硬化所述导电涂胶形成的烧结体的导线。
更具体地，如图4所示，***基板5通过利用具有绝缘性能和挠性的热塑树脂6作为基底材料在内侧形成配线图案7而获得。对于热塑树脂6，可以使用通过合成有机硅改性聚酰亚胺(silicone-modified polyimide)和柔性环氧树脂或类似材料获得的材料。在该材料的情况下，通过将材料加热到150℃到200℃，弹性模量降低到十几个MPa或更低(在室温时大约1GPa的弹性模量)。因此，***基板5可以容易地弯曲，且对弯曲的导体配线图案7的损坏很小。
在该材料的情况下，通过加热该材料显示出粘接力。因此，可以容易地进行在***基板5和半导体装置1等之间的粘接。显示出粘接力的材料不构成***基板5的全部热塑树脂6，而是可以只在半导体装置1和/或嵌入基板2接触的部分中提供。
如图4所示，导体凸起34和35与配线图案7从一个表面侧接触，并且焊接球10通过电极焊盘9与另一侧上的表面接触。下面将通过再次参照图2说明导体凸起34和35。导体凸起34用于连接半导体装置1和配线图案7，而导体凸起35用于连接嵌入基板2和配线图案7。虽然导体凸起34和35由不同的附图标记标示，但其目的是区别导体凸起的设置位置，而不意味显示材料和形状不同。
嵌入基板2和配线图案7通过导体凸起35彼此电连接，使得嵌入基板2 传导到地线(或电源)。嵌入基板2是连接到接地线还是连接到电源线根据使用的半导体装置1的特性等适当地选择。例如，在半导体装置1进行高频操作(如一个实例，为0.5GHz或更高)的情况下，需要增强接地线。另一方面，在需要构造以低电压操作的半导体封装体的情况下，需要增强电源线。在本实施例中，将说明增强接地线或电源线中的一个的实例。在第二和后续的示例实施例中，还将说明同时增强接地线和电源线的实例。
自然地，在将嵌入基板2连接到接地侧的情况下，充分地连接配线图案7中的接地线和嵌入基板2。在将嵌入基板2连接到电源侧的情况下，充分地连接电源线和嵌入基板2。可供选择地，由Au或Sn-Ag制成的焊料可以形成于作为将连接的部分的接地线或电源线中。
如上所述，在本实施例中，通过将嵌入基板2连接到接地侧的图案并将嵌入基板2连接到地线可以实现接地线的增强。与制备***基板5的传统测量相比，这种结构具有以下优点，其中在该结构中，配线图案形成多层并利用多层中的几乎整个一层作为接地线。由于嵌入基板2的截面面积(在一些情况下，也称为面积)远大于***基板5中形成的配线图案的截面面积，根据本实施例，接地线可以比传统措施更有效地增强。
同样地，当嵌入基板2连接到电源线时，可以实现电源线的增强。在此情况下，在本实施例的结构中，嵌入基板2的截面面积等远大于***基板中的电源线的截面面积。因此，在与以上相同的方式可以更有效地增强电源线。
在嵌入基板2中，如图5和图6所示，通过处理或形成对应于***基板5中的弯曲部分的突出部分，可以实现可靠性的改进和电信号的高速传递的改进。对应于弯曲部分的部分表示为图2中显示的边缘40。下面将通过利用图5A和图6B说明边缘处理实例。在嵌入基板2中，在***基板5中形成弯曲部分的四个侧边以大约45°的角度接地。在这种方式中，边缘的角度从90°增加到135°并降低应力集中，从而能够抑制裂纹的出现。此外，在进行电操作的情况下，降低弯曲导线的信号的反射。由于降低了信号强度的损失，所以可以实现更高速的操作。
虽然在图6B中边缘以45°的角度接地，但通过形成如图6C所示的多角度并如图6D所示在R表面中形成边缘进一步降低了曲率，并且可以进一步 改进可靠性和高速操作特性。除了在嵌入基板2上的处理外，如图6E所示，由树脂、焊料或类似材料制成的突出部分可以形成于嵌入基板2的端面处。
下面将增加对导体凸起34和35的说明。任何导体凸起34和35都可以为Au实心凸起或由焊料(Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi、Sn-Zn或类似材料)制成，或者也可以使用倒装晶片粘合。在***基板5(参照图4)中，通过由诸如Au、Ni/Au、Pd、Sn、Sn-Ag、Sn-Ag-Cu或Sn-Pb的材料制成的薄膜充分地形成电极焊盘9。所述薄膜可以通过例如电镀、溅镀或类似方法形成。
理想地，对于显示在图2中的距离d1(装置的外周边和开口的内周边之间的距离)，保证为20μm或更长。为了尽可能多地增加嵌入基板2的面积，优选地，距离d1尽可能地短，而间隙尽可能地窄。然而，当间隙过窄时，由于半导体装置1和开口11的尺寸的变化，具有使半导体装置1和嵌入基板2彼此干扰的可能性。
第二示例实施例
在第一示例实施例中，使用由单个构件制成并以框架形状形成的嵌入基板2。然而，本发明不局限于第一示例实施例。还可以采用图7所示的结构。图7是根据第二示例实施例的半导体封装体的俯视图，其中未显示***基板。下面将采用第二到第八示例实施例作为实例说明本发明的结构实例。自然地，如果需要，还可以适当地组合示例实施例中说明的结构。
如图7A所示的半导体封装体51A与前述实施例的不同点在于，使用每个都具有U形并双向对称的一对嵌入基板2a和2b。嵌入基板2a和2b设置为彼此面对并环绕半导体装置1。作为一个嵌入基板的嵌入基板(作为实例为2a)连接到***基板中的接地线，而另一个嵌入基板(作为实例为2b)连接到电源线。如上所述，在本发明中，嵌入基板中的一个和另一个嵌入基板可以连接到不同极性的图案。在此情况下，实现了接地线和电源线的增强。
嵌入基板2a和2b都可以连接到地线(或电源)。在此情况下，可以适当地改变如何电连接嵌入基板。
图7B显示了使用每个都以L形形成的四个嵌入基板2e到2h的半导体 封装体51B。在此情况下，例如，两个嵌入基板2e和2f连接到接地线，另一个嵌入基板2g连接到电源线，而剩余的嵌入基板2h不连接到任何图案。
不连接到电源线或接地线的嵌入基板2h起到间隔件的作用，此外，也起到用于散热、防止静电、增强强度或改进平面度的构件的作用。
如另一个实例，图8A显示了六个嵌入基板2i、2j和2j’绕着半导体装置1设置的半导体封装体51D。虽然没有限制，但嵌入基板2j和2j’具有相同的形状，而嵌入基板2i形成为比嵌入基板2j和2j’稍长。嵌入基板2j中的每个都连接到接地线，嵌入基板2j’中的每个都连接到电源线，而剩余的基板2i不连接任何线。
图8B显示了另一个结构实例。半导体封装体51E包括具有与上述结构的形状相同的形状的嵌入基板2j和2j’、以及L形嵌入基板2k。基板2j连接到接地线，基板2j’连接到电源线，而其余的基板2k不连接任何线。
如图7A所示的半导体封装体可以进一步改变，并且可以具有如图7A所示的结构。图9中的半导体封装体51A’与以上结构的相似点在于使用一对嵌入基板2a’和2b’，但不同点在于两个嵌入基板左右不对称。结果，产生在嵌入基板的端部之间的(两个)间隙18a和18b在平面视图中不在直线(直线L1)上对准。由于间隙18a和18b的位置彼此偏离，例如，即使在直线L1的方向上施加外力，也会抑制整个封装体中的变形。
第三示例实施例
在第一示例实施例中，使用单层***基板5。然而，本发明不局限于第一示例实施例。如图10所示，也可以采用多层***基板15。图10中的半导体封装体52通过只改变第一示例实施例的封装体中的***基板15获得，而其它结构与第一示例实施例中的结构相同。
***基板15为双层式配线基板，除了第一配线图案7外，该配线基板还包括第二配线图案8。甚至在使用双层式(或三层或更多层式)的***基板15的情况下，通过将配线图案7和8的接地线(或电源线)连接到嵌入基板2，也可以以与第一示例实施例相似的方式实现接地线的增强(或电源线的增强)。
在本实施例中，更具体地，***基板15在使用逻辑LSI作为半导体装 置1的情况中使用的原因如下。在逻辑LSI的情况中，通常，销钉的数量很大，使得配线间距窄。在单层配线中，导线可以不被拉拽。作为实例，在半导体装置1包括多于500个的销的超多销的情况下，在即使用双层导线实现SiP(封装体中的***)也很难拉动导线的情况下等，三层或更多层的多层***基板都适用。
甚至在如上所述使用多层***基板15的情况下，也可以以与上述实施例相似的方式获得本发明的效果。具体地，在不应用本发明的情况下，必须分派多层配线图案中的一层用于接地(或电源)线的增强。根据本发明，不需要增加配线图案中层的数目。这意味着可以使用较小数量层的***基板。结果，可以降低半导体封装的制造成本。
第四示例实施例
尽管以上示例实施例具有只有一个半导体装置1设置在外壳中的结构，但本发明不局限于此结构，而是可以如图11所示设置多个半导体装置。图11的半导体装置的俯视图(***基板未示出)显示在图11中。图11是沿图12的切线A-A所截得的横截面。显示在图11A和11B中的半导体封装体53A和53B中的每个都通过改变半导体装置的数量和配线的形式获得，而其它结构与第三示例实施例的结构相同。
如图12所示，半导体封装体53A和53B中的每个都包括设置在嵌入基板2中的开口11中的多个(例如，两个)半导体装置1A和1B。半导体装置1A和1B设置为粘接到***基板的内表面并平着并排设置。
在半导体封装体53A(参照图11A)中，每个半导体装置的电路面在图中都面向下，使得获得所谓的面向下安装的配线形式。在此情况下，半导体装置1和***基板的配线图案通过在半导体封装体的下表面侧的导体凸起34彼此连接。另一方面，半导体封装体53B(参照图11B)包括面向上安装的配线形式。在图中，每个半导体装置的电路面都面向上。半导体装置和***基板的配线图案通过在半导体封装体的顶面侧的导体凸起34彼此连接。
也不是总是需要在封装体的下表面侧连接嵌入基板2和接地线(或电源线)。由图11B显而易见，嵌入基板2和接地线(或电源线)可以通过导 体凸起35在封装体的顶面侧彼此连接。
同样在设置多个半导体装置1A和1B的结构中，通过将嵌入基板2连接到接地线(或电源线)获得的效果可以以与前述实施例相似的方式获得。
自然地，可以组合设置多个半导体装置的结构和如在第二示例实施例中说明使用的多个嵌入基板的结构。此结构将在下面参照图13进行说明。在图12中，开口11以矩形形成。在图13的每个结构中，开口11A具有对应于半导体装置1A和1B的平面形状的形状，也就是说，在半导体装置周围的间隙的形状几乎恒定。采用这种结构，嵌入基板的面积变得较大，使得可以更有效地获得本发明的效果。
图13A的结构对应于图7A所示的结构，并且包括每个都具有几乎呈U形的形状的一对嵌入基板2a和2b。图13B的结构对应于图7B中所示的结构，并且包括每个都具有几乎呈L形的形状的四个嵌入基板2e至2h。图13C的结构对应于图9所示的结构，并且包括以偏斜状态设置以便不在直线上对准的一对嵌入基板2a’和2b’以及间隙18a和18b。
第五示例实施例
在前述实施例中，嵌入基板2和接地线(或电源线)只连接在嵌入基板的一个表面上。本发明不局限于该结构，而是也可以采用如图14所示的结构。
在图14A的半导体封装体54A中，嵌入基板和接地线(或电源线)通过嵌入基板2的顶面和下表面上的导体凸起34彼此连接。其它结构与第一示例实施例的结构相同。图14B中的半导体封装体54B与半导体封装体54A相似，与封装体54A不同点的只是在于取代单层***基板5而使用了多层***基板15。
在嵌入基板2和接地线(或电源线)如上所述在嵌入基板的两侧彼此连接的情况下，可以获得以下优点。由于连接点数量增加，所以电阻减小。即使在一些位置出现较差的连接，也可以获得使得直到出现断开的使用寿命增加的优点。
第五示例实施例的封装制造方法与第一到第四示例实施例的半导体封装体的封装制造方法的不同点在于，导体凸起34形成于嵌入基板2的两 侧。优选地，导体凸起34为具有尖端的Au凸起。***基板5弯曲，弯曲侧在嵌入基板2的图中连接到顶面，同时，Au实心凸起(34)连接到***基板5的接地线(或电源线)。当热塑树脂用于***基板5的树脂时，Au凸起和Au或焊料通过破坏通过加热软化的热塑树脂连接，而热塑树脂和嵌入基板2(以及半导体装置)可以彼此粘接。
第六示例实施例
在第一示例实施例(参照图2)中，装置设置在形成于嵌入基板2中的开口11中。本发明不局限于所述结构。装置可以如图15中所示设置在凹槽(空腔)21中。该结构将在下面参照图15和图16说明。图15是半导体封装体的横截面。图16是从下表面侧观看的用于图15中的封装体的嵌入基板12和半导体装置1的透视图。除了嵌入基板12之外的结构与第一示例实施例中的结构相同。
如图15和16所示，凹槽21形成于嵌入基板12的下表面(一侧)中，且该凹槽的平面形状作为实例为矩形。这种嵌入基板12设置在侧面，以便覆盖半导体装置1且同时在下表面上设置凹槽21。换言之，用嵌入基板12覆盖和遮蔽半导体装置1。
嵌入基板12通过导体凸起35连接到接地线(或电源线)，从而以与第一示例实施例相似的方式实现接地线的增强(或电源线的增强)。具体地，在本实施例中，半导体装置1用嵌入基板12覆盖，使得嵌入基板12起到保护件的作用。结果，不容易损坏半导体装置1。例如，即使在二次安装时施加了机械外力，也具有抑制损坏半导体装置1的优点。此外，在本实施例中，通过将嵌入基板12连接到接入大地的接地线，嵌入基板12还可以用作屏蔽件。结果，可以改进半导体封装体的性能。
图15中显示的距离d21(装置的顶面和凹槽的顶面之间的距离)优选保证为例如20μm或更长。当距离太短时，由于凹槽21的尺寸的变化和半导体装置的厚度变化，具有造成半导体装置1和嵌入基板12彼此干扰的可能性。后面将说明用胶粘剂填充凹槽21和半导体装置1之间的间隙的技术。在此情况下，考虑到填充的胶粘剂的量，距离d21可以设定为例如大约25到30μm。
自然地，还可以将本实施例的结构与任何前述实施例的结构组合。例如，如图17所示，单个凹槽21’(凹槽形外壳部分)可以形成有形成于两个嵌入基板12a和12b中的空腔。
第七示例实施例
虽然在第二示例实施例中使用了多个嵌入基板(例如，参照图5)，但在此结构的情况下，可以应用以下结构。
显示在图18中的本实施例的半导体封装体56具有根据第二示例实施例的结构的结构，其中去耦电容器19设置在嵌入基板2a和2b之间。具体地，电容器19设置为横贯间隙18a和18b。
去耦电容器19的数量可以为一个，但图18显示了设置多个去耦电容器19的实例。每个电容器19的一个电极连接到接地侧嵌入基板2a，而另一个电极连接到电源侧嵌入基板2b。为了电容器的电极和嵌入基板之间的粘接，例如，可以使用由诸如Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi、Sn-Zn或类似材料的材料制成的焊料。
对于去耦电容器，可以使用片状电容器(具有100μm或更大的厚度)或薄膜电容器(具有低于100μm的厚度)。图18中的电容器19为薄膜电容器，该电容器的厚度例如大约与***基板5的厚度相同。由于薄膜电容器相对较薄，所以即使当薄膜电容器在嵌入基板2a和2b的顶面上时进行连接，电容器19的顶部也不会从***基板5的表面突出很多。
另一方面，如图19所示，在使用相对较厚的片状电容器19’的情况下，例如，在每个嵌入基板22a和22b中形成阶梯部23，电容器19’可以设置在阶梯部23中。采用这种结构，最终的封装体的顶面变平，此外使封装体小型化。
虽然在图18中没有具体显示，但诸如Ni/Au的势垒金属(barrier metal)通过电解电镀或非电解电镀形成于嵌入基板的表面上(具体地，在安装电容器的区域上)，以便防止焊料扩散。
对于本实施例的半导体封装体的制造方法，例如，在***基板弯曲和粘接之前或之后，充分地安装去耦电容器19。具体地，焊膏施加到去耦电容器的外电极，此后，电容器通过利用公知的表面安装件暂时粘接到嵌入 基板上。此后，通过使用回流炉充分地熔化焊料以最后连接电容器和嵌入基板。
例如，在使用以0.5GHz或更高操作的CPU和DRAM的半导体封装体中，可能出现诸如开关噪声的瞬时电压下降的问题。为了防止此情况的出现，在本实施例的结构中，去耦电容器19设置在嵌入基板之间。去耦电容器可以设置为不在半导体封装体侧，而是在安装去耦电容器的母板侧上。在本实施例的结构中，不需要将电容器设置在母板侧上，使得可以减小母板侧上的安装面积。明显地，这并不意味着排除电容器设置在母板侧上的结构。例如，去耦电容器可以设置在半导体封装侧和母板侧两侧上。这更有效地将去耦电容器靠近LSI设置。与电容器设置在母板侧上的情况相比，更优选根据本发明的图18的模式。
第八示例实施例
在本发明的单个半导体封装体中，用于电连接的端子可以形成于封装体的顶面和下表面上。因此，堆叠一些半导体封装体并优选使用。下面将参照图20说明所述结构。
图20A中的堆叠的半导体封装体57A通过将第二示例实施例的两个半导体封装体52以三维方式堆叠获得。一个封装体和另一个封装体通过焊接球10彼此电连接。具有相同结构的半导体封装体可以如上所述堆叠。虽然没有限制，但在图20A的结构中，半导体装置1和1’彼此不同。例如，其中之一为CPU，而另一个为存储器。
图20B中的堆叠的半导体封装体57B通过将第四示例实施例的半导体封装体53B堆叠在第二示例实施例的半导体封装体52上获得。在这种方式中，可以堆叠上述实施例的任何一个的半导体封装体和另一实施例的半导体封装体。
图20C中的堆叠的半导体封装体57B通过将具有不同于本发明的结构的结构的半导体封装体65堆叠在第二示例实施例的半导体封装体52上获得。半导体封装体65可以具有传统的结构，例如，类似于公开在专利文献1中的结构。
虽然图20显示了堆叠两个封装体的实例，但封装体的数量不局限于 两个。明显地，可以堆叠三个或更多的封装体。图20A等显示了通过将不同种类的半导体装置1组合获得的三维封装体。明显地，本发明还可以应用到组合相同的半导体装置的实例。在图20中的每个图中，提供了第二示例实施例的封装体52。所述结构仅仅是一个实例。可以提供在前述实施例中的任何封装体。
在如同在本实施例中一样堆叠一些半导体封装体的情况中，具体地，在堆叠每个都包括如图7所示的多个第二示例实施例类型的嵌入基板的半导体封装体的情况中，可以采用如图21所示的堆叠形式。
如图21所示，一个半导体封装体51A包括同在第二示例实施例中相同的一对嵌入基板2a和2b，而其它半导体封装体51C同样包括一对嵌入基板。图21结构的特征点在于，在一个半导体封装体51A中的间隙18b(18a)在与堆叠方向的其它半导体封装体51C中的间隙18c(18d)不同的方向上。也就是说，间隙18b(18a)和间隙18c(18d)构成为不在沿堆叠方向延伸的参考线L2的位置上对准。通过在一个半导体封装体中形成间隙和在不同方向上的堆叠方向上彼此相邻的其它半导体封装体中形成间隙，总体增加封装体的刚性。
下面将参照图22详细说明在以上没有说明的***基板的更详细的结构。图22是显示***基板5的更详细的结构的实例，并用于说明***基板制造方法的实例。在图22D中的***基板5中，第一树脂层6和第二树脂层6’彼此粘接，且配线图案7形成于所述第一树脂层与所述第二树脂层之间。
如图22A所示，制备其中由例如Cu制成的膜件(7)形成于第一树脂层6上的构件(也称为“单侧封带基板(single-sided tape substrate)”)。如图22B所示，通过形成图案并去除一部分膜件(7)，形成配线图案7。
如图22C所示，孔6h在对应于配线图案7的位置处形成于第一树脂层6中(精确地，外部端子的位置)。孔形成过程可以通过利用例如UV-YAG激光器、二氧化碳气体激光器、准分子激光器或类似激光器的激光处理来执行。在由感光树脂制成树脂层6的情况中，可以使用光刻加工工艺。
如图22D所示，粘接第二树脂层6’，而电极焊盘9形成于配线图案7的表面上。以这种方式制造单层***基板5。
导体凸起34和35(参照图2和4)连接到配线图案7的图中的顶面侧上，而为了实现此目的，孔6h’可以如图22D所示预先形成。孔形成过程还可以通过同以上相似的方式执行。
在导体凸起34和35为Au实心凸起的情况中，在配线图案7的表面上充分地形成Au膜(作为基底，Ni作为阻挡层沉积到0.1到1μm的厚度)。为了膜的形成，可以采用电镀或溅镀。还可以通过电镀形成3μm到10μm厚度的由Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi、Sn-Zn或类似材料制成的焊料。在Au的电镀形成于配线图案7上的情况下，Au实心凸起和Au膜通过热压缩粘合、超声波粘合或类似方法彼此连接。在配线图案7上形成由SnAg或类似材料制成的焊料的情况下，Au实心凸起和焊料熔化并通过热压所粘合彼此粘合并回流。
在树脂层6’由热塑树脂制成的情况下，不总是需要形成孔。例如，当采用使得树脂层通过被导体凸起34和35压按而被打开的结构时，凸起和配线图案彼此接触并电连接。在此情况下，凸起在孔开口的同时通过树脂层6’密封，使得不需要特殊的密封处理。
虽然本发明已经通过利用示例实施例作为实例如上进行了说明，但也可以对本发明进行适当地改进。只在第一示例实施例中说明了通过在嵌入基板2的边缘上的处理实现对可靠性和高速信号传递的改进，但明显地，所述改进也可以应用到其它实施例。
例如，***基板5和15中的每个在上述实施例的任何一个中多在两个位置处弯曲。然而，本发明不局限于该结构。例如，***基板可以在嵌入基板2的外周边的四个侧面外的三个侧面、或在所有四个侧面中弯曲(参照图3)。***基板可以只在四个侧面外的一个侧面中弯曲。
在上述实施例中，例如，如图2所示弯曲的***基板5粘合到半导体装置1和嵌入基板2。本发明不局限于此结构。***基板5可以只粘合到嵌入基板2上。例如，在如图23所示的结构的情况下，***基板5的一部分沿半导体装置1的外表面弯曲。***基板5不总是只沿嵌入基板2弯曲，而是也可以沿半导体装置2弯曲。
如图2所示，在上述实施例中，嵌入基板2和配线图案(接地线或电源线)通过导体凸起35彼此电连接。然而，本发明不局限于本实施例。 例如，还可以使用导电胶粘剂或类似物。例如，在使用其中露出一部分配线图案且露出部分为接地线(或电源线)的***基板5的情况下，可以应用导电胶粘剂以填充露出部分和嵌入基板之间的间隙。
例如，如图24所示，为了增加半导体装置1和嵌入基板的固定的可靠性，绝缘胶粘剂可以应用到嵌入基板2a和2b以及半导体装置1之间、或嵌入基板2a和2b之间(参照区域C)。
可供选择地，在嵌入基板只连接到地线的情况下，可以使用导电胶粘剂以使芯片的背面(未形成电路面的表面)和侧面上的电势等于地面。
例如，在图15和图16所示的嵌入基板12的情况下，注射孔13还可以在凹槽21的顶面中形成，以将用于固定的胶粘剂从注射孔13注射。具体地，半导体装置设置在***基板5上，而嵌入基板12设置为覆盖半导体装置。胶粘剂从注射孔13注射以固定嵌入基板12和半导体装置1。本发明不局限于所述结构。还可以使用不包括注射孔13的嵌入基板12，并通过以下方法固定嵌入基板12和半导体装置1。半导体装置1以与上述方法相似的方式设置在基板上，而胶粘剂应加到半导体装置1上。接着，设置嵌入基板12。胶粘剂与凹槽21的顶面接触，并最终设定为固定嵌入基板12和半导体装置1。例如，在此情况的胶粘剂可以为液体胶粘剂或诸如薄片型的固体胶粘剂。
嵌入基板不局限于上述，而是也可以使用如图25所示的嵌入基板。在所述结构中，两个基板2a和2j(以及2b和2k)通过绝缘层16在厚度方向上堆叠。例如，在图25的结构中，基板2a和2k可以连接到电源线，而基板2j和2b可以连接到接地线。自然地，这种堆叠式结构还可以应用到其它形状的嵌入基板(例如，参照图3)。
图26和图27进一步显示了堆叠式结构的另一个实例。在图26和图27的半导体封装体58中，板形嵌入基板21和框架形嵌入基板2m通过绝缘层16堆叠。嵌入基板21通过封装体的顶面侧上的导体凸起34连接到配线图案7中的接地线。嵌入基板2m通过封装体的下表面侧上的导体凸起34连接到配线图案7中的电源线。绝缘层16可以为粘接层。
如果使用在固化状态下具有一定程度的弹性的胶粘剂，则粘接层起到应力松弛层的作用。因此，当接收到外力时，封装体58变为更能抵抗损 坏。这种结构特别是在封装体尺寸大且安装可靠性下降的情况下具有优点。
在如上所述堆叠的嵌入基板2l和2m连接到不同极性的情况下，去耦电容器19可以如图28所示设置在嵌入基板2l和2m之间(具体地，在嵌入基板的侧面上)。通过将去耦电容器19设置在嵌入基板的侧面上可以实现高密度安装。在设置去耦电容器的情况下，优选地，供给绝缘材料以覆盖一部分或所有电容器，并且没有弯曲部分形成于***基板中的配线图案中。
在需要增强接地线的情况下，嵌入基板2l可以连接到接地线，而另一个嵌入基板2m可以连接到电源线。在需要增强电源线的情况下，嵌入基板2l可以连接到电源线，而嵌入基板2可以连接到接地线。
自然地，图26和图27的结构还可以与上述任何其它实施例组合。例如，基板2m可以分成两部分。此外，基板2l和2m可以分开(参照图7到图9的结构)。自然地，多个半导体装置可以设置在外壳部分(“外壳部分”由基板2l和2m构成)中，或者树脂可以填充在半导体装置的周围(参照图24的结构)。在此情况下，用于填充树脂的注射口13(参照图16)形成于基板2l中。
实例
参照附图，将根据以下本发明的示例实施例更具体地说明本发明。然而，只要不脱离本发明的范围，本发明不局限于以下实例。
第一实例1
对于第一实例，制造第二示例实施例(参照图7A)的半导体封装体51A。
对于半导体封装体1，使用具有外部尺寸9mm×11mm和150μm厚度的一个高速DRAM。DRAM的厚度通过抛光过程调节，并且Au实心凸起(对应于图2中的导体凸起)形成于DRAM电极焊盘上。
单层***基板5作为***基板使用。具体地，如图22D所示的单层基板通过参照图22说明的过程制造。对于单侧封带，制备通过在具有25μm 厚度的热固性聚酰亚胺层(6)上形成具有12μm厚度的Cu膜(7)获得的封带。Cu膜形成图案，从而形成配线图案7。
对于用于安装焊接球10的孔6h的形成，使用利用二氧化碳激光器的激光工艺。在形成孔的基板上进行表面沾污工艺，而Ni(2μm的厚度)/Au(0.5μm的厚度)膜通过电解电镀形成于Cu的表面上。对于第二树脂层6’，制备具有25μm厚度的热塑性聚酰亚胺膜片，并通过真空压按方法粘合。从而完成***基板5。
接着，将制造的***基板5和DRAM芯片(1)通过利用超声波倒装晶片安装件彼此粘合(Au-Au粘合)。具体地，孔6h’不形成于热塑性聚酰亚胺(树脂层6’，参照图22)中。通过加热到热塑性聚酰亚胺软化并显示出粘接力的温度(大约150℃)的倒装晶片安装件的加热器台上的真空吸附固定***基板5。采用所述结构，热塑性聚酰亚胺层(6’)被软化，并且Au实心凸起粘附到聚酰亚胺层，从而实现Au-Au粘合。通过利用这种工艺，可以同时进行倒装晶片连接和环绕Au凸起的密封。
倒装晶片连接过程和树脂密封过程同时进行大约5秒钟。通常，在利用倒装晶片安装工艺的半导体封装体中，需要用环氧基热固性树脂(通常所说的底部填充树脂(underfill resin))密封导电凸起4的周边的过程。所述过程可能花费大约一到两个小时设定树脂。然而，在本实例中，不使用热固性树脂，而使用热塑树脂，从而大大降低了制造生产节拍。在第一实例中，DRAM芯片的整个电路面粘接到***基板5中的热塑性聚酰亚胺层(6’)。
对于嵌入基板2，使用如图7A所示的两个U形嵌入基板2a和2b。对于嵌入基板2a和2b中的每个，使用由Cu制成并具有150μm厚度的板件。Ni(2μm的厚度)/Au(0.5μm的厚度)膜通过电解电镀预先形成于嵌入基板的表面上。Au实心凸起35通过Au凸起粘合器形成在Au电镀膜上。
接着，预先形成Au实心凸起34的Cu基板2a和2b通过利用超声波倒装晶片安装器连接到***基板5的接地线和电源线。
最后，***基板5的两端在封装体的顶面上弯曲，并粘合到半导体装置1以及嵌入基板2a和2b，从而完成本实例的半导体封装体52。
如上所述，在传统的半导体封装体中，***基板5具有两层或三层结构。一层必须用作接地层和/或电源。因此，存在的问题是使得***基板5的成本很高。相反，在本发明的半导体封装体中，通过利用具有单配线层的便宜的***基板5和便宜的嵌入基板2，可以实现接地线或电源线的增强。因此，可以以低成本实现半导体封装。
在利用作为公开在专利文献1中的传统半导体封装体中的嵌入基板的导体板的实例中，导体板和接地线或电源线彼此不连接，而导体板为电浮动。因此，存在的问题是使得电压波动很大(在具有用于本实例的1.8V的操作电压和1GHz的操作频率的DRAM的情况下，电压变动率ΔV/V＝10％到20％)。相反，在本实例的结构中，由于嵌入基板连接到接地线和电源线，所以可以抑制电压的波动(ΔV/V＝大约5％)。
在第一实例中，具有一层配线的基板用作***基板5。在使得包括电镀导线的更大数量的配线必须设置在安装焊接球10的电极焊盘9之间的情况下，或在使得电极焊盘的间距必须窄的情况下，不可能利用一层配线基板拉出配线。在这种情况下，可以使用如图10所示的两层***基板。然而，在不采用本发明的情况下，需要具有至少三个配线层的多层配线基板。明显地，制造成本高于本发明的半导体封装体的制造成本。
第二实例
对于第二实例，制造第四示例实施例型(参照图11A)的电子装置封装体53A。
总共两个晶片被作为电子装置1使用。两个晶片是具有1.3mm×1.0mm的平面形状和300μm厚度的SAW装置(表面声波装置1A)以及用于具有3.2mm×2.7mm的外部尺寸和300μm厚度的无线通信的LSI(1B)。在每个芯片的电极焊盘上，Au实心凸起(34)通过Au凸起粘合器形成。
对于***基板，使用多层(两层)***基板15。具体地，在本实例的***基板中，由具有12μm厚度的Cu箔制成的配线图案7和8(参照图11)形成于具有25μm厚度(与第一实例的厚度相同)的聚酰亚胺层6的两侧。配线图案7和8通过延伸到贯穿聚酰亚胺层的孔彼此连接。在配线图案7和8中的每个上堆叠具有25μm厚度的热塑性聚酰亚胺层膜片，从 而使配线图案绝缘。
在***基板5和SAW装置(1A)之间的连接和***基板5与用于无线通信的LSI(1B)之间的连接以与第一实例相似的方式进行。
对于嵌入基板2，制备如图3和图12所示形成一个开口11的基板。开口11的尺寸设定为覆盖SAW装置和用于无线通信的LSI的尺寸(3.3mm×3.8mm)。嵌入基板2的材料为同在第一实例中一样的Cu，而厚度设定为300μm。
相对于嵌入基板2的边缘上的处理，90μm的C面形成到***基板如图6B所示弯曲的四个边缘中的每个。对于形成C面的方法的实例，在本实例中，在作为嵌入基板的基底的板被切除预定的尺寸之前，V形凹口从两侧形成于裁切位置处，并且形成C面。
在本实例中，通过形成C面，通过设定90°到135°的弯曲角度降低曲率。通过进一步增大拐角可以进一步降低曲率。可供选择地，可以形成R面。形成R面的方法包括通过电气放电过程或类似过程改变嵌入基板2的形状的方法以及将树脂、焊料或类似材料供给到嵌入基板的侧面、加热并熔化树脂、焊料或类似材料并通过表面张力形成弯曲表面的方法。在嵌入基板的材料不容易通过焊接变湿的情况下，进行Ni/Au的非电解电镀，然后供给焊料。以这种方式可以获得极佳的润湿性。对于供给树脂或焊料的方法，树脂或焊料以薄片状态供给。依此方式，供给量可以更稳定，可以控制突出部分的形状，并可以稳定地获得弯曲背面的端子间距。本发明不局限于C面制造方法。从制造尺寸精度、重复稳定性、成本等看可以适当地选择制造方法。
通过在嵌入基板2的边缘处形成C面或R面，弯曲后的应力集中度降低。因此，可以改进可靠性，并且还产生抑制弯曲部分中的电信号的反射和传递信号的损失的效果。
为了校验采用本实例的反射降低的效果，测量每个结构中的导线的S参数。结果，相对于不进行边缘处理的情况，在10GHz时的信号强度的损失在C面(90μm)的情况下降低大约1dB，而在R面(100μm的半径)的情况下降低大约1.2dB。因此，可以说R面为使信号损失最小化的形状。
在Cu基板(2)的表面上，Ni(2μm的厚度)/Au(0.5μm的厚度)膜以与第一实例相似的方式通过电解电镀预先形成。在Au电镀膜上，同第一实例一样，Au实心凸起35通过Au凸起粘合器形成。Au实心凸起形成于连接到***基板5中的接地线的位置，从而将Cu基板(嵌入基板)2连接到地线。
电子装置封装体53A的最终外部形状的外部尺寸为大约8mm×9mm，而高度为0.8mm。封装体53A的外部端子的数量为40，而BGA连接盘(1and)间距为1.0mm。
在传统结构的半导体封装体中，***基板5具有三层配线结构，而一层必须作为接地层使用。因此，封装体具有的问题是使得***基板5的成本很高。由于显示在如上所述获得的本发明的第二实例中的电子装置封装体可以通过利用具有比三层结构更便宜的两层结构的***基板5以及便宜的嵌入基板2实现，所以可以实现较低成本的电子装置封装。
第三实例
对于第三实例，制作第五示例实施例类型的半导体封装体54B。
对于半导体装置1，以与第一实例类似的方式使用具有9mm×11mm的平面形状和150μm厚度的一个高速DRAM。对于***基板，使用与第二实例的***基板相同的两层***基板15。
本实例的半导体封装体可以基本上以与第一和第二实例类似的方式装配，但不同点是Au实心凸起(34)形成于Cu基板(2)的顶面和下表面上。在嵌入基板的两侧上的凸起的形成可以通过传统的公知方法形成。嵌入基板2的顶面上的凸起34和***基板15中的配线图案(接地线)在将弯曲基板15粘合到半导体装置1的顶面的同时相连接。
以此方式制作其中嵌入基板2的顶面和下表面通过凸起34连接到***基板的接地线的半导体封装体54B。在第三实例的半导体封装体54B中，连接到接地线的数量大于第一和第二实例的半导体封装体中的每个的数量，可靠性更高。具体地，改进了Au凸起34和接地线之间的连接的可靠性。
第四实例
对于第四实例，制作第七示例实施例类型(参照图18)的半导体封装体56。
对于半导体装置1，使用具有7mm×7mm的平面形状和150μm厚度的一个CPU。对于嵌入基板，同第一实例一样，使用每个都由Cu制成的板件制成并具有150μm的厚度的U形嵌入基板2a和2b。嵌入基板与第二实例中的嵌入基板的相同点在于一个嵌入基板2a连接到接地线，而另一个嵌入基板2b连接到电源线。
对于去耦电容器19，使用具有1.6mm×0.8mm的平面形状和0.5mm厚度的多层陶瓷片状电容器。电容器的数量为六个，每个电容器的静电电容为1.0μF。
由于本实例的半导体封装体56的装配与前述实例部分相同，所以将不再重复说明。当***电容器5弯曲后安装电容器并粘合到Cu基板上。具体地，首先，将Sn-Ag-Cu焊膏通过利用表面安装器施加到电容器的外电极上。每个电容器19都横过嵌入基板2a和2b设置。通过利用回流炉，熔化Sn-Ag-Cu焊料以连接电容器和Cu基板。
以此方式制作设置六个去耦电容器19的半导体封装体56。由于提供了去耦电容器19，所以与上述实例的结构相比，本实例的半导体封装体更能阻止开关噪声。
此外，在本第四实例中，制作的半导体封装体56安装在诸如服务器或个人计算机的DRAM模块上。结果，可以进一步使模块小型化。类似地，半导体封装体56安装在诸如笔记本大小的个人计算机或PDA(个人数字助理器)的电子装置上。结果，实现了装置的小型化。
第五实例
对于第五实例，制作第八示例实施例类型(参照图20C)的半导体封装体57C。具体地，制作第二示例实施例类型的半导体封装体52(参照图10，使用多层***基板的结构)，而传统的半导体封装体65安装在所述封装体上。
在半导体封装体52中，使用具有7mm×7mm的平面形状和150μm厚 度的CPU作为半导体装置1。
对于传统的半导体封装体65，制备商业上可获得的DRAM封装体(通过诸如导线粘合或TAB的方法将DRAM连接到***基板，并用具有13.5mm×12mm的平面形状的成型树脂密封生成物获得)。本实例的CPU/DRAM混合型的半导体封装体57C的最终平面形状为14mm×14mm。
堆叠两个半导体封装体的具体方法如下。预先设置有焊接球10的DRAM封装体65通过真空吸附固定在倒装晶片安装器的平台上，使得焊接球10的一侧向上定位。此后，将焊剂施加到焊接球10上。安装CPU的半导体封装体52设置在吸附和保持的DRAM封装体65上，同时进行定位，使得封装体的外部端子(参照设置在图20C中的顶面侧上的外部端子)和焊接球10对准。利用倒装晶片安装器的相机进行定位，使得外部端子的中心和焊接球10的中心对准。接着，不用进行加热，通过倒装晶片安装器将两者暂时用焊剂粘接。将暂时粘合的两个半导体封装体放在回流炉中以熔化焊料，从而最终连接封装体。
以此方式获得了堆叠DRAM和CPU的***级封装(SiP)型半导体封装体57C。当这种SiP安装在电子装置(例如，移动电话或数码相机)上时，使电子装置小型化。

Claims (20)

1.一种电子装置封装体，包括：
包括电路面的多个电子装置，外电极形成于所述电路面上；
至少一个嵌入基板，所述嵌入基板形成设置所述多个电子装置的外壳部分；以及
柔性基板，所述柔性基板包括电连接到所述多个电子装置的配线图案并被设置成环绕所述多个电子装置和所述嵌入基板，至少一部分所述柔性基板沿所述嵌入基板和/或所述电子装置弯曲，
其中至少一个所述嵌入基板由导电材料制成，并电连接到所述配线图案中的接地线或电源线。
2.根据权利要求1所述的电子装置封装体，其中设置至少两个嵌入基板，并平着设置在与所述电路面平行的平面上。
3.根据权利要求1所述的电子装置封装体，其中设置至少两个嵌入基板，并通过绝缘层在所述嵌入基板的厚度方向堆叠所述至少两个嵌入基板。
4.根据权利要求3所述的电子装置封装体，其中在所述厚度方向上堆叠所述嵌入基板的堆叠体平着设置在与所述电路面平行的平面上。
5.根据权利要求2所述的电子装置封装体，其中设置连接到接地线的嵌入基板和连接到电源线的嵌入基板。
6.根据权利要求5所述的电子装置封装体，其中去耦电容器设置在连接到接地线的所述嵌入基板和连接到电源线的所述嵌入基板之间。
7.根据权利要求2所述的电子装置封装体，其中形成于所述嵌入基板的端部之间的间隙在平面视图中不在直线上对准。
8.根据权利要求1所述的电子装置封装体，其中所述外壳部分以通孔形状形成。
9.根据权利要求8所述的电子装置封装体，其中所述嵌入基板的厚度或通过堆叠所述嵌入基板获得的堆叠体的厚度与所述电子装置的厚度相同。
10.根据权利要求1所述的电子装置封装体，其中所述外壳部分形成为凹槽形状。
11.根据权利要求1所述的电子装置封装体，其中所述嵌入基板和所述配线图案在所述嵌入基板的两侧彼此电连接。
12.根据权利要求2所述的电子装置封装体，其中所述嵌入基板和所述配线图案通过导体凸起彼此电连接。
13.根据权利要求1所述的电子装置封装体，其中所述柔性基板为形成两个或多个配线图案的多层基板。
14.根据权利要求1所述的电子装置封装体，其中与所述嵌入基板和/或所述电子装置接触的所述柔性基板的内表面的至少一部分由热塑树脂制成。
15.根据权利要求1所述的电子装置封装体，其中还设置不连接到电源线和接地线中的任何一个的至少一个嵌入基板。
16.根据权利要求1所述的电子装置封装体，其中所述柔性基板的弯曲部分具有多边形形状或圆形形状。
17.根据权利要求1所述的电子装置封装体，其中在所述嵌入基板上形成与所述柔性基板的弯曲部分相对应的突出部分，从而降低曲率。
18.一种通过堆叠根据权利要求1到17中任一项的相同类型的多个电子装置封装体、或从根据权利要求1到17的电子装置封装体选出的不同类型的多个电子装置封装体所获得的电子装置封装体。
19.一种将根据权利要求1所述的电子装置封装体设置在安装板上而得到的模块。
20.一种安装有权利要求19的模块的电子装置。
CN2007800029370A 2006-01-25 2007-01-25 电子装置封装体、模块以及电子装置 Active CN101371353B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP016138/2006 2006-01-25
JP2006016138 2006-01-25
PCT/JP2007/051203 WO2007086481A1 (ja) 2006-01-25 2007-01-25 電子デバイスパッケージ、モジュール、および電子機器

Publications (2)

Publication Number Publication Date
CN101371353A CN101371353A (zh) 2009-02-18
CN101371353B true CN101371353B (zh) 2011-06-22

Family

ID=38309270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800029370A Active CN101371353B (zh) 2006-01-25 2007-01-25 电子装置封装体、模块以及电子装置

Country Status (4)

Country Link
US (1) US8411450B2 (zh)
JP (1) JP5018483B2 (zh)
CN (1) CN101371353B (zh)
WO (1) WO2007086481A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
US8143719B2 (en) * 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
JP5012612B2 (ja) 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20100193906A1 (en) * 2009-02-05 2010-08-05 Northern Lights Semiconductor Corp. Integrated Circuit Package for Magnetic Capacitor
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
JP5757573B2 (ja) * 2009-10-08 2015-07-29 日本電気株式会社 半導体装置
JP4874384B2 (ja) * 2009-12-25 2012-02-15 株式会社ニューフレアテクノロジー 基板カバーおよびそれを用いた荷電粒子ビーム描画方法
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
WO2013057861A1 (ja) * 2011-10-20 2013-04-25 パナソニック株式会社 半導体装置
WO2013069192A1 (ja) * 2011-11-10 2013-05-16 パナソニック株式会社 半導体装置
WO2013105153A1 (ja) * 2012-01-12 2013-07-18 パナソニック株式会社 半導体装置
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
CN103021989B (zh) * 2012-12-11 2014-07-30 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9704829B2 (en) 2013-03-06 2017-07-11 Win Semiconductor Corp. Stacked structure of semiconductor chips having via holes and metal bumps
TWI524487B (zh) * 2013-03-06 2016-03-01 穩懋半導體股份有限公司 結合基板通孔與金屬凸塊之半導體晶片之製程方法
JP5498604B1 (ja) * 2013-04-17 2014-05-21 エムテックスマツムラ株式会社 固体撮像素子用中空パッケージ
KR102071336B1 (ko) * 2013-09-30 2020-01-30 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9704796B1 (en) 2016-02-11 2017-07-11 Qualcomm Incorporated Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
US10147685B2 (en) 2016-03-10 2018-12-04 Apple Inc. System-in-package devices with magnetic shielding
TWI824467B (zh) * 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US10957679B2 (en) * 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
JP6820063B2 (ja) * 2018-03-13 2021-01-27 Ｎｅｃプラットフォームズ株式会社 半導体装置、大規模ｌｓｉまたは電子機器
CN108766951A (zh) 2018-05-30 2018-11-06 京东方科技集团股份有限公司 柔性基板及制备方法、柔性电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695246A (zh) * 2002-11-20 2005-11-09 日本电气株式会社 半导体封装及层叠型半导体封装

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144746A (en) * 1987-12-28 1992-09-08 Texas Instruments Incorporated Method of assembling compact silicon module for high density integrated circuits
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP2829188B2 (ja) * 1992-04-27 1998-11-25 株式会社東芝 樹脂封止型半導体装置
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
JP2004103843A (ja) * 2002-09-10 2004-04-02 Renesas Technology Corp 電子素子およびその電子素子を用いた電子装置
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP4062066B2 (ja) * 2002-11-19 2008-03-19 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
US20060050492A1 (en) * 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695246A (zh) * 2002-11-20 2005-11-09 日本电气株式会社 半导体封装及层叠型半导体封装

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-103843A 2004.04.02
JP特开2004-172322A 2004.06.17
JP特开2006-13029A 2006.01.12

Also Published As

Publication number Publication date
WO2007086481A1 (ja) 2007-08-02
JP5018483B2 (ja) 2012-09-05
CN101371353A (zh) 2009-02-18
US20100246144A1 (en) 2010-09-30
US8411450B2 (en) 2013-04-02
JPWO2007086481A1 (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101371353B (zh) 电子装置封装体、模块以及电子装置
CN1326234C (zh) 堆栈型半导体装置
TWI315096B (en) Semiconductor package stack with through-via connection
KR100383112B1 (ko) 수지로 밀봉된 반도체 장치
US7808799B2 (en) Wiring board
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
US7335531B2 (en) Semiconductor device package and method of production and semiconductor device of same
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JP4186843B2 (ja) 立体的電子回路装置
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
CN101395715B (zh) 电子器件封装、模块以及电子器件
US20100008056A1 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
TWI226091B (en) A multilayer board and a semiconductor device
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
KR20040106714A (ko) 적층 칩 패키지
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
KR20040022063A (ko) 스택 패키지 및 그 제조방법
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
KR19980080823A (ko) 반도체 장치 및 그 제조 방법
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
KR101179516B1 (ko) 임베디드 패키지 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150311

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150311

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Tokyo, Japan

Patentee before: NEC Corp.