JP6820063B2 - 半導体装置、大規模lsiまたは電子機器 - Google Patents

半導体装置、大規模lsiまたは電子機器 Download PDF

Info

Publication number
JP6820063B2
JP6820063B2 JP2018046016A JP2018046016A JP6820063B2 JP 6820063 B2 JP6820063 B2 JP 6820063B2 JP 2018046016 A JP2018046016 A JP 2018046016A JP 2018046016 A JP2018046016 A JP 2018046016A JP 6820063 B2 JP6820063 B2 JP 6820063B2
Authority
JP
Japan
Prior art keywords
support
semiconductor device
circuit board
flexible circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018046016A
Other languages
English (en)
Other versions
JP2019161021A (ja
Inventor
靜昭 増田
靜昭 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2018046016A priority Critical patent/JP6820063B2/ja
Publication of JP2019161021A publication Critical patent/JP2019161021A/ja
Application granted granted Critical
Publication of JP6820063B2 publication Critical patent/JP6820063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置、この半導体を用いた大規模LSIまたは電子機器に関する。
関連する技術として、ベアチップを可撓性回路基板と接続し、可撓性回路基板を支持体の端面に沿って折り曲げてベアチップと支持体を可撓性回路基板で包んだ構造が特許文献1に記載に記載されている。
この構造では、支持体が可撓性回路基板およびデバイス1の外側に突き出しており、且つ、この突き出している部分が、半導体装置と接続された実装基板、および放熱部材と高熱伝導率材料を介して接触、接続、または接合されていることにより、良好な熱伝導性を得て、放熱効率を改善している。
また、関連する他の技術として、特許文献2、3、4、5に記載された半導体デバイス、半導体パッケージ、あるいは電子装置がある。
特許第5757573号公報 特開2004−172322号公報 特開2007−251225号公報 特開2012−069743号公報 再公表WO2007/086481号公報
しかしながら、この三次元実装型半導体装置では、可撓性回路基板で包んだデバイスの外部に支持体が突き出すことで、支持体の大気との接触面積を大きく確保して放熱効率を改善できるというメリットがあるものの、支持体が可撓性回路基板に包まれている部分では、支持体から可撓性回路基板への熱伝導を経て大気に放熱されるため、放熱効率が下がる傾向がある。
さらに、消費電力の高い半導体ベアチップを用いた場合、放熱性が不十分になって、温度が上昇し、この温度上昇がチップの誤動作の原因となることがある。
すなわち特許文献1にあっては、サイズの大きな支持体にもかかわらず放熱効果が不十分になるという課題があった。
また、関連する特許文献2〜5にあっても、支持体から大気への放熱について、格別な配慮がなされたものはなかった。
本発明は上記事情に鑑みてなされたもので、半導体装置、大規模LSI、電子機器の放熱性を高めることを目的とする。
上記課題を解決するために、本発明は下記の構成を有する。
少なくともデバイス、該デバイスの近傍に設けられていて、該デバイスより熱伝導性が高い支持体、可撓性回路基板を有し、前記可撓性回路基板が前記デバイスおよび支持体の少なくとも一部分を包んでいる半導体装置であって、前記支持体が前記可撓性回路基板に接する第1の支持体表面と、この第1の支持体表面とは異なる面であって、前記可撓性回路基板に接しない第2の支持体表面とを有する半導体装置。
本発明によれば、デバイスで発生した熱の放熱性を高めることができる。
本発明の最少構成例にかかる半導体装置の断面図である。 本発明の半導体装置の第1実施形態における図4のII-II線矢視の断面図である。 図2の構造における熱伝導経路の説明図である。 第1実施形態の上面図である。 第3実施形態の断面図である。 第3実施形態の変形例の断面図である。 第4実施形態の側面図である。 第4実施形態のVIII-VIII線矢視の断面図である。 第5実施形態の断面図である。 第1実施形態で用いられるデバイスの側面図である。 第1実施形態で用いられる支持体の横断面図である。 第1実施形態で用いられる可撓性回路基板の拡大した断面図である。 第1実施形態で用いられる可撓性回路基板の断面図である。 図13の可撓性回路基板上にデバイス、支持体を配置した状態の平面図である。 図14の状態で可撓性回路基板を折り曲げた状態の断面図である。 図15の状態から電極を設けた完成状態の断面図である。
本発明の最少構成にかかる半導体装置の例について図1を参照して説明する。
符号1は、例えば、半導体ベアチップ、パッケージ化された電子部品、受動部品のようなデバイスである。このデバイス1の近傍には、例えば熱伝導性の良好な材料により形成された支持体2が配置され、これらデバイス1、支持体2は、可撓性回路基板3により囲まれている。前記可撓性回路基板3が前記デバイス1および支持体2の少なくとも一部分を囲むための具体的な構造として、例えば、一枚の可撓性回路基板3によってデバイス1、支持体2を包む構造が採用される。前記支持体2は、第1の支持体表面4と第2の支持体表面5とを有している。
前記第1の支持体表面4は、前記可撓性回路基板3に接触し、また前記第2の支持体表面5は、例えば、中空状に形成された前記支持体2の内部の空間を囲む面であって、例えば電子機器の筐体内の大気に接触している。
上記のように構成された半導体装置にあっては、第1の支持体表面4に加えて、第2の支持体表面5を設けて支持体2から空気への放熱面積が広くなることで、デバイス1で発生した熱をより効率よく放熱することが可能になり、その結果、半導体装置の温度上昇を抑えることができる。特に、第2の支持体表面5は、大気へ直接接触しているので、より大きな放熱効果を発揮することができる。
また、支持体2の放熱面積の拡大により、放熱性能が上がり、支持体2を外部への突き出して大きな放熱面積を確保する必要がなくなる、または、可撓性回路基板3の両端(図1の左右の端部)から突き出し面積を小さくすることが可能になり、半導体装置の外形サイズを小さくすることができ、また、半導体装置の重量も軽くすることができる。
(第1実施形態)
次に、本発明の第1実施形態について図面を参照して詳細に説明する。なお、図中図1の最少構成例と共通の構成要素には同一符号を付し、説明を簡略化する。
図2は、本発明の第1実施形態を示す半導体装置を用いた電子機器の断面図、図4は上面図である。図2は、可撓性回路基板3を図2が印刷された用紙に見立てた場合に、この紙面の表となる第1の面7の中央にデバイス1を配置し、これを囲むように支持体2を配置しておき、第1の面7を内側にして、紙面の上下をそれぞれ紙面の手前に曲げながらデバイス1、支持体2の上に重ねて包み込むことにより形成された第1実施形態の半導体装置を紙面と直交する方向へ切断した断面を示している。
この半導体装置には、前記第1の面7に第1の外部電極8があり、第2の面9に第2の外部電極10が設けられた可撓性回路基板3と、デバイス1の周囲を囲むように配置された支持体2と、可撓性回路基板3の第1の外部電極8と電気的に接続されたデバイス1とで構成されている。
また、前記半導体装置は、可撓性回路基板3を支持体2の対向する2辺の端部で折り曲げて、デバイス1と支持体2とを包み込んだ構造となっている。
具体的には、まず、図4に破線で示すように、可撓性回路基板3の第1の面7に、全体として矩形の枠状をなす支持体2内側にデバイス1が位置するように配置する。
次いで、図4に鎖線で示すように平面状に展開された可撓性回路基板3の一方の(図4上側の)短辺3Aと、他方の(図4下側の)短辺3Aとを図4の紙面の上方へ持ち上げながら曲げ、デバイス1に被せるように包むことにより、図2に示すような断面構造の半導体装置を得ることができる。なお図4では、可撓性回路基板3の長辺3Bの方向への長さが短いため、前記デバイス1の中央部分が露出しているが、長辺3Bを図示例より長くしてデバイス1の上面全体を覆うようにしても良い。すなわち、図4の中央のデバイス1が露出する個所の断面にあっては、図2の可撓性回路基板3は断面ではなく側面(端面)が見えることになる。
前記支持体2は、前述のように、平面視で枠状をなし、図1に断面を示すように、内部が中空状に構成されていて、外気と接することができる構成とされている。すなわち、支持体2は、第1の支持体表面4と中空部側の第2の支持体表面5とを有する構造になっている。この構造により支持体2の第1の支持体表面4と第2の支持体表面5から放熱することができるため、放熱面積が広がり、デバイス1から発生する熱を空気に効率よく逃がす効果を有している。
図3に本実施形態の半導体装置における熱の流路を示す。デバイス1で発生した熱は、デバイス1の表面と接触している可撓性回路基板3に伝わり、その後、可撓性回路基板3と接触している支持体2へと伝わり、最終的に支持体2の第1の支持体表面4および第2の支持体表面5から空気に効率よく逃がすことができる。
また可撓性回路基板3の第2の面9にある第2の外部電極10には、実装基板6との接続のための外部端子が形成されており、外部端子としては例えばSnを含んだ金属材料で構成されたいわゆる半田ボールB等が好ましい。
なお、図2、3において、デバイス1と支持体2との間に存在する隙間に熱伝導性の良好なグリース等の熱伝導性の充填材を充填することにより、可撓性回路基板3を経由する経路に加えて、デバイス1〜充填材〜支持部材2を経由する熱伝導経路を設けてもよい。
上記では、半導体装置の形状としては半田ボールを使用しているが、表面実装型部品の形状であれば、本実施形態の構造を適用することができるのは言うまでもない。
デバイス1としては例えば半導体ベアチップ、パッケージ化された電子部品、受動部品(コンデンサ、抵抗、インダクタ)などを用いることができる。
支持体2の材料としては、例えば金属(鉄、アルミニウム、アルミニウムを含んだ合金、NiとFeを含んだ合金、NiとCrを含んだ合金、Crを含んだ合金、銅)、シリコン、樹脂材料(ナイロン、ポリプロピレン、エポキシ樹脂、カーボン、アラミド樹脂)、雲母(マイカ)などを用いることができる。
次に、前記第1実施形態の半導体装置の製造方法の一例を説明する。
第1実施形態の半導体装置を製造するために、図10に示すようなデバイス1(例えば外形サイズ:約13mm×13mm×高さ0.7mm)を1個と図11に示すような中心に穴が開いていて、内側に空間ある枠状をなす支持体2(例えば外形サイズ:約23mm×17mm×厚さ0.7mm)を1個と、図12に示すような、例えば、第1の絶縁層11、第2の絶縁層12、第3の絶縁層13からなる可撓性回路基板3(すなわち、配線層数が2層の可撓性回路基板であって、例えば外形サイズ:約17mm×36mm×厚さ0.14mm)を1個と、本実施形態の半導体装置の外部端子として用いる半田ボールとして、直径約0.8mmのSnAgCuはんだボールを約100個用いた。
本実施形態では、前記可撓性回路基板3が2層構成の場合について説明しているが、配線層数が1層または、3層以上の多層の可撓性回路基板3でも構成できることは言うまでもない。
また図12に示すように、可撓性回路基板3の第1の面7には、あらかじめ支持体2の表面およびデバイス1表面と接着させる箇所に対応する部分に、接着層として厚さ約25μmの熱可塑性の接着シート14を貼っておいた。この熱可塑性樹脂には、約150℃で接着できる材料を用いた。なお支持体2と可撓性回路基板3との接着手段は、必ずしも接着シート14に限定されるものではなく、これらの間に介在する接着剤層14であっても良い。
先ず初めに、可撓性回路基板3の第1の面7の第1の外部電極8上にフラックスまたはクリーム半田を塗布し、フリップチップ実装マウンター、およびチップマウンターを用いて、デバイス1、支持体2を可撓性回路基板3に仮搭載をした。図13は以上の工程までの断面図、図14は以上の工程までの上面図になる。
次に、半導体装置を180°Cに加熱したヒーターステージ上に吸着固定させ、加圧ツールを用いて可撓性回路基板3を支持体2の2つの辺15に沿って折り曲げ、デバイス1と支持体2の表面に接着させ、デバイス1と支持体2の周りに可撓性回路基板3を接着させた図15のようなパッケージを作製した。
このようにして作製したパッケージの外部電極に、半導体装置の外部端子となるはんだボールBをフラックスで仮搭載した後、リフロー炉に投入してはんだ接続を行い、図16に示す半導体装置を完成させた。
次に、完成した半導体装置はマウンターを用いて、実装基板5に搭載し、リフロー装置を用いて、これらの支持体半導体装置を実装基板5とはんだ接続させた、図2のような半導体装置を完成させた。
第1実施形態の半導体装置によれば、下記の効果を得ることができる。
第一の効果は、支持体の第1の支持体表面4と第2の支持体表面5を有している構造とすることにより、デバイスで発生した熱を支持体を通し空気に放熱する放熱面積を拡大することで、放熱性を高めることができる。
第二の効果は、支持体2を中空状に構成して表面積が大きく確保し、放熱性を高めることにより、必ずしも、関連する特許文献1に記載されたように、可撓性回路基板1の外部に支持体2を突き出す必要がなくなり、半導体装置の外形サイズを小さくすることができる。
第三の効果は、支持体2が中空状に形成されて内部が空間になることにより、半導体装置の重量を軽くすることができる。
第四の効果は、放熱性を高めることにより、高温環境での使用が難しい装置にも搭載可能な半導体装置を提供することができる。
第五の効果は、放熱性を高め、サイズを小型化することにより、熱問題および搭載スペースの制限により使用が難しい装置にも搭載可能な半導体装置を提供することができる。
以下、本発明の第2実施形態〜第6実施形態について説明する。なお第2実施形態〜第6実施形態において、第1実施形態と共通の構成には同一符号を付し、説明を簡略化する。また第2〜第6実施形態では、可撓性回路基板3がデバイス1、支持体2の全体を覆うか否かにかかわらず、図4の矢視線で示すように、可撓性回路基板3が存在する個所の断面を示すものとする。
(第2実施形態)
なお前記第1実施形態では、支持体2が可撓性回路基板3の外側に突出していたが、図1の最少構成例で示すように、支持体2を可撓性回路基板3と同一の幅に構成しても良い。
図1は本発明の第2の形態を示す半導体装置の断面図である。図2と支持体形状が異なっており、支持体が可撓性回路基板3の外側に突き出していなくても、本発明の構成が実現できることを示している。本発明の支持体2の外側の支持体表面4と内側の支持体表面を有している構造により放熱効率が上がることで、支持体2を可撓性回路基板3の外側に突き出す必要がなくなり、半導体装置のサイズを小さくすることができる。
(第3実施形態)
図5は本発明の第3実施形態を示す半導体装置の断面図である。
この第3実施形態は、図2と支持体の形状が異なっており、内側の支持体表面が必ずしも平面でなくても、本発明の構成が実現できることを示している。
この実施形態の支持体2Aは、中空状に形成されるとともに、内側の表面に横断面矩形状の凸条20が設けられている。このように、凸条20が設けられていて平面でないことにより、空気への放熱面積が増え、放熱効率をさらに向上させることができる。
また、図6の変形例の支持体2Bの如く、横断面三角形状の凸条21を設けることによっても、同様に放熱効果を高めることができる。
本実施形態において、支持体2A、2Bが可撓性回路基板3から出ていない構造の半導体装置であっても良いことは言うまでもない。
(第4実施形態)
図7は、本発明の第4実施形態を示す半導体装置の側面図、図8は図7のVIII-VIII線に沿う矢視図である。
この第4実施形態は、第3実施形態の構造に支持体2Cの内側の支持体2Cの上表面側と内側の支持体2Cの下表面側を柱状構造体22で接続することで、支持体2Cの剛性を高める向上させることができる。すなわち、表面積を大きくすべく支持体2Cを中空とすることによる強度の低下を前記柱状構造体22によって補うとともに、支持体2の厚さ方向への熱伝導路として利用する構成となっている。
本実施形態において、支持体2Cが可撓性回路基板3から出ていない構造の半導体装置であっても良いことは言うまでもない。
(第5実施形態)
図9は、本発明の第5実施形態を示す半導体装置の断面図である。図9に示す本発明の第5実施形態の半導体装置では、本発明の第1実施形態1または第2実施形態で説明した半導体装置を用い、同一の半導体装置または異なる種類の半導体装置を組み合わせて複数積層した3次元実装構造になっている。この構造は、下に位置する半導体装置の第2の面9の第2の外部電極10が、上面まで第1の面7または第2の面9で配線され上部にも第2の外部電極10が配置され、その第2の外部電極10と上方に位置する半導体装置の外部端子とが電気的に接続された構造になっている。
本構造とすることにより、半導体装置を並列に2次元実装した場合と比較して実装面積を削減することができ、且つ放熱効率の優れた半導体装置を得ることができる。
(第6実施形態)
また、図示は省略するが、これまでに述べた本発明の各実施形態の半導体装置を用いて電子機器を組み立てれば、従来よりも放熱効果が高くなるため低コストで、動作温度が問題になりやすい小型の電子機器に組み込むことができる。また同様に、大規模な回路を備えたLSI(Large Scale Integrated circuit)にも適用することができる。
以上、本発明の実施形態について図面を参照して詳述したが、本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
本発明は、半導体装置、LSI、あるいはこれらを利用した多くの電子機器で使用することが考えられるが、例えば、特に小型化、高集積化の必要がある、家庭用ゲーム機、医療機器、ワークステーション、サーバー、パーソナルコンピュータ、カーナビゲーション、携帯電話、ロボットなどが好適である。
1 デバイス
2、2A、2B、2C 支持体
3 可撓性回路基板
4 第1の支持体表面
5 第2の支持体表面
6 実装基板
7 第1の面
8 第1の外部電極
9 第2の面
10 第2の外部電極
11 第1の絶縁層
12 第2の絶縁層
13 第3の絶縁層
14 接着シート(接着剤層)
15 辺
20、21 凸条
22 柱状構造体
B 外部端子(半田ボール)

Claims (9)

  1. 少なくともデバイス、該デバイスの近傍に設けられていて、該デバイスより熱伝導性が高い支持体、可撓性回路基板を有し、前記可撓性回路基板が前記デバイスおよび支持体の少なくとも一部分を包んでいる半導体装置であって、
    前記支持体が前記可撓性回路基板に接する第1の支持体表面と、この第1の支持体表面とは異なる面であって、前記可撓性回路基板に接しない第2の支持体表面とを有し、
    前記支持体が中空状をなし、前記第1の支持体表面が前記支持体の外側の表面であり、前記第2の支持体表面が前記中空部を囲む内側の表面である半導体装置。
  2. 前記支持体の第1の表面側と第2の表面側とを前記可撓性回路基板の厚さ方向に互いに連結する熱伝導体により接続したことを特徴とする請求項1に記載の半導体装置。
  3. 前記支持体が前記可撓性回路基板および前記デバイスの外側に突き出していることを特徴とする請求項1または2のいずれか1項に記載の半導体装置。
  4. 前記支持体が前記可撓性基板および前記デバイスの外側に突き出していないことを特徴とする請求項1または2のいずれか1項に記載の半導体装置。
  5. 請求項1〜4の何れか一に記載の半導体装置の同一または異なる種類を組み合わせて複数積層したことを特徴とする半導体装置。
  6. 前記可撓性回路基板に包まれている、前記デバイスと支持体の隙間部分に熱伝導材料が実装されていることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記支持体がFe、NiとFeを含んだ合金、アルミニウム、アルミニウムを含んだ合金、銅、NiとCrを含んだ合金、Crを含んだ合金、シリコン、樹脂材料、雲母、マイカのうちいずれかの材料、あるいは複数の材料で構成されることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
  8. 前記デバイスが、半導体ベアチップ、パッケージ化された電子部品、受動部品のうちいずれかで構成されたことを特徴とする請求項1〜7のいずれかに一項に記載の半導体装置。
  9. 請求項1〜8のうちいずれか一項に記載の半導体装置を搭載した大規模LSIまたは電子機器。
JP2018046016A 2018-03-13 2018-03-13 半導体装置、大規模lsiまたは電子機器 Active JP6820063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018046016A JP6820063B2 (ja) 2018-03-13 2018-03-13 半導体装置、大規模lsiまたは電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018046016A JP6820063B2 (ja) 2018-03-13 2018-03-13 半導体装置、大規模lsiまたは電子機器

Publications (2)

Publication Number Publication Date
JP2019161021A JP2019161021A (ja) 2019-09-19
JP6820063B2 true JP6820063B2 (ja) 2021-01-27

Family

ID=67994134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018046016A Active JP6820063B2 (ja) 2018-03-13 2018-03-13 半導体装置、大規模lsiまたは電子機器

Country Status (1)

Country Link
JP (1) JP6820063B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062066B2 (ja) * 2002-11-19 2008-03-19 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US8411450B2 (en) * 2006-01-25 2013-04-02 Nec Corporation Electronic device package, module, and electronic device
JP4600443B2 (ja) * 2007-07-09 2010-12-15 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP5757573B2 (ja) * 2009-10-08 2015-07-29 日本電気株式会社 半導体装置
JP5614203B2 (ja) * 2010-09-24 2014-10-29 日本電気株式会社 半導体装置及びその製造方法
JP5626892B2 (ja) * 2011-01-17 2014-11-19 日本電気株式会社 3次元実装型半導体装置、および電子機器

Also Published As

Publication number Publication date
JP2019161021A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
JP5757573B2 (ja) 半導体装置
JP5942951B2 (ja) 電子装置
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP5692056B2 (ja) 多層プリント基板
CN110556369B (zh) 具有磁性装置的电子模块
JP5709218B2 (ja) 半導体装置、3次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP6261642B2 (ja) 電力半導体装置
JP6121926B2 (ja) 半導体装置及びそれを用いた電子機器
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2006318986A (ja) フレキシブルプリント回路板およびその製造方法
JP6908278B2 (ja) 半導体装置および電子機器
JP5626892B2 (ja) 3次元実装型半導体装置、および電子機器
JP2012169330A (ja) 電子装置
JP6820063B2 (ja) 半導体装置、大規模lsiまたは電子機器
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP2010021410A (ja) サーモモジュール
US20160254241A1 (en) Printed circuit board and soldering method
JP6323672B2 (ja) 半導体装置及びその製造方法
JP6973861B2 (ja) 半導体装置、電子機器及び半導体装置の製造方法
JP6543226B2 (ja) 電子装置
JP6984949B2 (ja) 半導体装置、電子機器及び半導体装置の製造方法
JP2013171963A (ja) プリント基板装置および電子機器
JP2009088571A (ja) フレキシブルプリント回路板およびその製造方法
JP5601430B2 (ja) 電子装置
JP6060053B2 (ja) パワー半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6820063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150