CN1013627B - Nπ鉴相/鉴频器 - Google Patents
Nπ鉴相/鉴频器Info
- Publication number
- CN1013627B CN1013627B CN88108622.3A CN88108622A CN1013627B CN 1013627 B CN1013627 B CN 1013627B CN 88108622 A CN88108622 A CN 88108622A CN 1013627 B CN1013627 B CN 1013627B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- circuit
- order
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010363 phase shift Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 4
- 230000009466 transformation Effects 0.000 claims 3
- 239000003607 modifier Substances 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000007799 cork Substances 0.000 description 1
- 230000009429 distress Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measuring Phase Differences (AREA)
Abstract
锁相环中的一种数字鉴机/鉴频器，包括多个分别由输入数字信号和参考数字信号向上和向下计时以产生方波的双稳态元件。相位/频率差单调变化着时，占空因数对应于相位/频率差且反复地在最大值与最小值之间摆动。各方波在输出端按逻辑方式和加法方式组合起来。采用了附加线路以避免在计时输入数字信号和参数数字信号中产生重合问题，使产生的不规则情况减到最小程度，并按如何恰当为宜使双稳态元件处于最大值或最小值，直到相位/频率差反向为止。
Description
本发明总的说来涉及一种比较两数字输入信号之间的相位/频率差的电路，更详细地说，涉及一种扩大锁相环中数字鉴相/鉴频器的线性调相范围用的方法和线路，具体的作法是利用响应鉴相/鉴频器最大检测范围的线路提供一个叠加到鉴相/鉴频器的输出且将线性调相范围扩大原检测范围几倍的输出。
检测两数字输入信号之间的相位差和频率差的线路通常是用以进行信号分析，且在数字通信和频率合成中特别重要。举例说，在数字锁相环中，输入信号系加到鉴相器中，与参考信号进行比较。误差信号（它是各输入信号之间瞬时相位/频率差的函数）经滤波之后适于控制压控振荡器（CVO）。压控振荡器的输出（它形成锁相环的输出）作为参考信号加到鉴相器上，促使压控振荡器的相位/频率“锁定”输入信号的相位/频率。在某些应用中，锁相环系用以进行信号解调，如在加德纳、弗洛伊德M.著的《锁相技术》一书（约翰韦利父子公司出版，1979年第二版）第九章中所论述的那样。在其它应用中，锁相环用以进行信号调制（加德纳的上述著书第9章）或用于频率合成中，如厄珀斯（Erps）等人的美国专利4，360，788（转让给本发明的受让人）中所介绍的那样。
总之，一般的数字鉴相/鉴频器包括连接在一起的一对触发器或其它双稳态装置，且反馈电路中有一个逻辑门。两触发器的逻辑状态由两个其频率/相位差待检测的数输入信号以及逻辑门确定。在两触发器一开始就使其处于复原状态的情况下，两触发器的各数据端子连接到逻辑“1”，各时钟端子分别接两个输入数字信号。一旦检测出各触发器的输入信号正向跃迁，各触发器的输出就置于逻辑“1”上。因此，若加
到第一个触发器的输入信号作了第一次正向跃迁，则第一个触发器就置于逻辑“1”上，然后第二个触发器由于其输入信号而正向跃迁时，就改置于逻辑“1”。但紧接着第二个触发器置定之后，响应两触发器各输出的逻辑门就使各触发器复原，且两触发器保持在复原状态，直到一触发器或另一触发器检测出其输入的正向信号跃迁为止。
因此两触发器的输出是一些方波，方波的占空因数对应于两输入信号之间的相位/频率差。若第一个信号超前于第二个信号，则仅第一个触发器产生方波。其占空因数对应于两输入信号之间的相位/频率超前量。若第二个输入信号超前，则仅第二个触发器产生方波，其占空因数对应于第二个输入信号相对于第一个输入信号的相位/频率超前量。两方波在一个差分电路中组合，组合的结果经过积分，得出大致以零点为中心的锯齿波，即该锯齿波在第一个输入信号超前时呈一个极性，在第二个输入信号超前时呈相反的极性。锯齿波的振幅对应于两数字输入信号之间的相位/频率差，周期是固定的，等于360°。两输入信号之间的相位/频率差单调地增加时，鉴相/鉴频器的输出是一连串的锯齿波，锯齿波的一系列锯齿周期对应于两数字输入信号之间的相位/频率差的全周期数。
因此本发明的首要目的是提供一种扩大数字鉴相/鉴频器检测范围的方法和电路。
另一个目的是提供一种在输入信号与参考信号之间的相位/频率差大于预定的原值时将数字鉴相/鉴频器的输出范围从迄今所可能达到的范围扩大许多倍的方法和电路，具体作法是在另外增设一些线路级的情况下将另外的相位/频率差加到鉴相/鉴频器的输出上。
从下面详细的说明，熟悉本技术领域的专业人士不难清楚理解本发明的另一些其它目的和优点，在下面的说明中，仅仅通过举例说明实施本发明的最佳方式仅就本发明的最佳实施例进行说明。应该理解的是，
本发明是可以采用其它不同的实施方案的，且在不脱离本发明精神实质的前提下，其若干细节在各种明显的方面是可以进行修改的。因此本发明的附图和说明应视为举例说明性质的，而不应视为对本发明的限制。
图1是那种其中可装设本发明的鉴相/鉴频器的一般数字锁相环的方框图;
图2是一般数字鉴相/鉴频器的电路图，本发明即在此电路的基础上进行改进的;
图3（1）～3（5）是举例说明图2的一般数字鉴相/鉴频器工作时的波形;
图4是图2一般鉴相/鉴频器的输出特性;
图5是我们所希望的根据本发明的原理改进的数字鉴相/鉴频器的特性;以及
图6是本发明的方框图。
本发明是用以扩大装在华盛顿埃弗烈约翰弗鲁克制造公司制造的频率合成器中如厄珀斯等人的美国专利4，360，788和科克等人一九八七年八月十七日提交的申请号为105，568的申请中所述的那种数字锁相环的线性调相范围。
参看图1，总编号为10的一般锁相环包括一本发明的那种鉴相器12、一滤波器14和一正向环连接的压控振荡器16。鉴相器12具有一接收输入信号Fi的输入端和一接收参考信号Fr的第二个输入端，且产生一对应于两输入信号之间的相位差和频率差的信号。鉴相器信号经滤波器14滤波或整平后作为控制输入加到压控振荡器16上。压控振荡器16的输出Fo通过可编程分频器18作为参考信号Fr反馈到鉴相器12上。如上述厄珀斯等人的专利所述的那样，压控振荡器16所产生的信号是控制得使其频率为输入信号Fi的倍数或约数（视乎分频器18的编程情况而定），其相位与输入信号的相位具有预定的关系（视乎加在鉴相器12中的补偿偏压而
定）。
应该理解的是，虽然本发明鉴相器特别重要的用途是用在图1所示的那种锁相环中，但它在信号处理和信号测量中还有许多其它重要的用途。
要理解本发明，必须先要完全理解一般鉴相/鉴频器在最大平均输出相当低时的情况，本发明即要对这一点进行改进。一般的鉴相/鉴频器，如图2所示，包括一对触发器20和22，为举例说明起见这里以D型触发器表示。在D型触发器中，当发生上升的时钟脉冲加到时钟端子上时，加到D端子上的逻辑电平就转移到Q输出端子上。各D型触发器20、22也具有产生Q端子的逻辑补数的Q′输出端子和根据逻辑“0”或“低”信号将Q输出端子恢复到逻辑“0”的复原端子R。为举例说明起见，假设触发器20、22是以正逻辑的方式工作的，即逻辑“1”被规定为“高”电压，逻辑“0”被规定为“低”电压。
“与非”门24有两个分别连接到触发器20和22的输出端子Q的输入端和一个连接到两触发器的复原端子R的输出端子。各触发器20、22的D输入端子连接到逻辑“1”，两个时钟端子则分别连到第一个可变（输入）信号V和第二个固定（参考）信号R。尽管两信号V、R可以是任选的，但输入信号V可对应于图1中的Fi，输入信号R可对应于信号Fr。此外，尽管两信号V和R在一般情况下是具有可变和不同频率和相位的数字或方波信号，但信号R可以是频率和相位固定的参考信号。
触发器20和22分别以26和28编号的Q输出系加到任选的滤波器30和32上以产生输出信号U和L，然后再加到加法电路34上。加法电路34的输出一般是在积分器36中加以平均或整平。当鉴相器电路12应用于锁相环中时对输出的积分是由一般的锁相环滤波器（例如图1中的14）进行的。
鉴相器12总的说来，其各触发器20、22的Q输出端子系根据输入信号V或输入信号R引起的输入时钟的正向跃迁置于逻辑“1”的。但
若两触发器20、22处于置位状态，则“与非”门24的输出将逻辑“0”电平加到各触发器的复原端子R上，促使两Q输出端子都恢复到逻辑“0”。这样其中一个或另一个触发器20、22会处于置位状态，这视乎输入信号V或R中哪一个的正向跃迁先到达而定;输入信号V、R中的第二个正向跃迁一到，两触发器就复原。于是两触发器20、22产生占空因数对应于两输入信号之间的相位差和频率差的方波;若输入信号V超前输入信号R，则触发器20处于支配地位因而产生方波，而触发器22不产生方波;若输入信号R超前，则触发器22占支配地位因而产生方波，而触发器20不产生方波。
下面参看图3和图4更详细说明鉴相器12的工作情况，以及其与本发明所作改进的关系，图3是鉴相器中产生的一典型波形，图4显示了输出波形。
图3（1）和图3（2）分别表示加到触发器20和22的时钟端子上的输入信号V和R。这两个输入信号的频率不同，可能占空因数也不同，尽管占空因数在这里是不重要的，因为各触发器20、22是响应前沿而工作的。图3（3）和3（4）是线路26和28上各信号的输出信号波形。
假设两触发器20和22一开始是由输入信号V的第一次正向跃迁38′使其复原的，于是两触发器20和22的Q输出端都处于逻辑“0”，如图3（3）和3（4）中的40′和42′所示。输入信号R在图3（2）中的44′处的下一个正向跃迁促使触发器22的输出Q端子置于逻辑“1”，如图3（4）中的46′所示。输入信号V在图3（1）的48′处产生下一个正向跃迁时，触发器20的Q输出端子开始置于逻辑“1”，且门24几乎即刻地响应促使两触发器复原，驱使触发器22的Q输出端回到逻辑“0”，如图3（4）中的50′所示。
显然，输入信号R在52′处发生正向跃迁，输入信号V在54′处发生正向跃迁时，该过程就周而复始，而且在56′和58′出现输入信号R
和V的正向跃迁时再次重复着。在此期间，由于触发器22处于“支配地位”，因而产生占空因数随两输入信号R和V之间的相位/频率差的减小而减小的方波，且另一触发器20的输出处于逻辑“0”。
但在输入信号V在60′产生正跃迁之后，脉冲加到触发器20的时钟端子上的频率是这样的频率以致会有两个脉冲出现，一个脉冲在58′产生正向跃迁，另一个脉冲在输入信号R在正向跃迁62′产生下一个脉冲之前在60′产生正向跃迁。这时第二个连续脉冲在60′的作用是将触发器22置于逻辑“1”，因为两触发器20、22在正向脉冲跃迁60′之前已事先复原。接着输入信号R在62′的正向跃迁会使触发器20的Q输出端复原，且该系列脉冲在触发器20起作用、触发器22不起作用的情况下持续着，如图3（3）和3（4）所示。在其中一个触发器始终起作用并产生占空因数对应于相位/频率差的方波同时另一个触发器不起作用的情况下，随着输入信号V和R之间相位和频率的变化，该系列脉冲最后会再重复着。在任何时候两触发器20、22中是哪一个起作用视乎输入信号V和R中哪一个超前而定。
如上所述，触发器20、22的输出线26、28系经由任选的低通滤波器30、32传到差分电路34，差分电路34的输出由积分器36平均化或整平。
经36整平的差信号即为图3（5）所示的锯齿波，该锯齿波当“起支配作用的情况”如图3（1）-3（4）所示部位所示在触发器20和22之间转移时通过“0”，且按相位/频率全循环（2π）的周期重复着，如图4中所示。当两输入信号V和R系处于彼此同步或“锁定”状态下的正负单循环内时，我们说该鉴相/鉴频器处于图4所示的“作用区”。当两输入信号在“作用区”之外时，鉴相器12产生平均信号最大（见图4中的虚线）的锯齿波，最大平均信号的振幅等于锯齿波峰值大小的一半，极性则视乎两信号中哪一个超前而定。
现在参看图5，图中显示了比起图4所示的一般鉴相器的输出来我们
所希望有的数字鉴相/鉴频器的特性输出。图5中，零轴线100表示零电流电平。假设输出端是双极的。在水平线上的零点102表示输入信号V与参考信号R的相位匹配的任意起始点。从点102往右走时，输入信号V会超前于参考信号R，相反，从零点102往左走时，输入信号V会滞后于参考信号R。
随着相位差在输入信号V与参考信号R之间的增加，电流会沿斜坡104往上增加到正常的输出电平106。如稍后即将谈到的那样，2π正常输出点106周围会有少许的不规则现象。然后电流在4π点处增加到为正常输出106电平的两倍的输出点108。这个动作每2π、4π、6π等周期重复着。在相位差增加到最大值N以外时会出现促使电流从峰值输出电平120降到输出电平122的不连续性。随着相位差的持续增加，电流会再次开始增加到峰值输出电平120，且会在每2π无限重复下去。
同样，在研究输入信号V滞后于参考信号R的情况时，数字鉴相/鉴频器会以同样的方式工作，即电流会在负方向188上增加，直到达到负输出峰值输出电平110为止，这时会出现不连续情况，这是因为相位差增加促使电流电平回降到输出电平112的缘故。
在零电平100和在每2π的倍数的相位/频率差总存在不连续性的倾向。后面即将介绍消除不连续性和减少不规则性的线路。
鉴于鉴相器中的诸电子元件不是以理想方式工作，因而让我们研究在输出电平106和在零电平100出现的那不规则性。为防止在该两点的任意点上连续工作，最好使鉴相器的工作电平偏离该诸点进行置位，在最佳实施例中，那是置于工作电平114上。在最佳实施例中，该工作电平114选在零输出电平100与电平106的中间，这大致是在正峰值与负峰值之间的中点。
选取了最佳实施例的电平之后，就可以在***相位调制的超前和滞后的相位关系上从鉴相/鉴频器得出最大检测范围。另一个优点在于，
通过将工作电平安置在尽可能远离位于正负峰值中点的不连续处和不规则处，畸形的百分比变为相当大相位偏差的一小部分。
现在参看图6。图6中，触发器20、22用一般的可逆计数器204、重合电路206、移相电路208、补偿电路210和高端及低端电路212、232代替。从下述有关这些电路工作原理的介绍，熟悉本技术领域的人士不难理解，它们是可取许多不同的结构的。从图中可以看到，电流是由可逆计数器204编程，在数-模转换器220中产生，在运算放大器222中滤波。
附加的除法器NV200和NR202可以是相等、除以一或更大，这样增加了选择校正器鉴相器信号频率V250和R252的灵活性。除法器200、202也是用以确定重合程度，并使可逆计数器204保持在最大值或最小值。
可逆计数器204在升和降信号V250和R252重合时工作情况不定。因此随着V和R信号趋向重合，移相电路208防止产生重合问题，补偿电路210则将移相的不规则性减到最小程度。
数-模转换器220的输出系在其后的运算放大器222中积分和滤波的。
现在参看图5和图6就输出方面（图5）说明包含本发明的鉴相器12′的工作情况。鉴相器12′在频率V250超前频率R252小于2π时的工作情况大致上与一般鉴相器12的一样。可逆计数器204在n与n+1的计数之间交替着，且占空因数与一般鉴相器的一样。下面将集中论述相位差趋近2π或2π的倍数时的范围。
随着相位差趋近2π（图5点106），可逆计数器204的n、n+1输出周期的占空因数趋近100%。在n、n+1占空因数趋近100%的情况下，重合电路206系调定得使其表示接近重合的情况。这个调定促使时间移相电路208使V信号偏离重合情况并促使补偿电路210的脉冲在移相时间内充满。在相位差继续通过2π并经过2π的情况下，重合电路206
复原，并使移相电路208恢复到原来的时间，而且清除补偿电路210的脉冲，同时使可逆计数器204的计数往前进1，至当时小占空因数的n+1、n+2交替系列。这时操作在正常情况下持续下去直到n+1、n+2的高占空因数（图5的点108）为止。重合过程一二再再二三地重复着直至n+x，n+x+1计数值达可逆计数器204的最大值N为止。
随着可逆计数器204趋近于最大值，高端电路212防止可逆计数器204绕回零但在产生锯齿波形、变化着的占空因数的情况下保持最大计数值减去1在N-1与N之间变化着（图5的点120、122、118）。
本讨论是从高于任一相位零点（图5的点102）的点开始，计数为n、n+1，在V超前R时在增加的方向上跟踪操作过程，而且同样不难看出，随着相位差的趋近于零和占空因数趋近于零，重合电路206、移相电路208和补偿电路210以类似的方式消除了重合问题并使不规则情况减到最小程度。相位差小于零时，可逆计数器204在n-1与n计数值之间交替着。
当V的相位差比R滞后2π或2π的倍数时，重合动作持续着且使计数值减少1，从n-1、n减少到n-2、n-1，并重复着直到可逆计数器204达最小值为止，这时低端电路232促使可逆计数器204不能围绕到最大值。这一来产生了锯齿波形（图5的点110至142），它是V250减R252的频率差的函数。
这些锯齿波形在适当的方向持续在计数器计数值两端，频率V大于R和可逆计数器204处于最大值时取正方向，或频率V小于R且可逆计数器204处于最小值时取负方向。但当频率方向在任一端计数值上变化时，回程是平稳过渡成一个斜坡。这个动作描出了图5点102、120、122、118、116、142、128、102形成的形状。频率变化表现在图5中的点118和128上。
在本公开内容中，我们只显示和介绍了本发明的最佳实施例，但如
前面说过的那样，应该理解的是，本发明是可以按各种其它组合方式和场合下使用的，而且在本说明书所述的本发明范围内是可以进行更改或修改的。举例说，完全有可能串联上另外的触发器从而通过在负方向上以同等方式复制在零电平100以上的特性来扩大检测范围。此外熟悉本技术领域的人士不难理解，必要时可如本说明书中所公开的那样采用类似的方法增加另外的性能以进一步扩大检测范围。
Claims (16)
1、一种数字鉴相/鉴频器电路，用以检测输入信号与参考信号之间的相位差或频率差，该电路包括：
锯齿信号产生装置，用以根据输入和参考信号产生表示所述输入与参考信号之间的相位差或频率差的锯齿信号；
锯齿信号改变装置，用以在所述输入和参考信号之间的相位差或频率差为一预定值的倍数时使锯齿信号改变一个单位；
其特征在于还包括工作点确定装置，用以确定所述鉴相/鉴频器电路偏离所述锯齿信号各断续点的工作点。
2、根据权利要求1所述的数字鉴相/鉴频器电路，其特征在于还包括：
校正电路，用以消除锯齿信号在相位差或频率差为所述预定值的倍数时出现的任何断续点。
3、根据权利要求1所述的数字鉴相/鉴频器电路，其特征在于，所述锯齿信号产生装置包括：
一可逆计数器电路，用以根据所述输入和参考信号的其中一个信号向上计数，并根据所述输入和参考信号中的另一个信号向下计数，从而使所述可逆计数器输出的占空因数取决于所述输入和参考信号之间的相位差或频率差;和
一数/模转换器，响应所述可逆计数器电路的输出。
4、根据权利要求1所述的数字鉴相/鉴频器电路，其特征在于，它还包括第一和第二除法器电路，用以分别接收所述输入和参考信号并将除法信号作为输入提供给所述可逆计数器电路。
5、根据权利要求4所述的数字鉴相/鉴频器电路，其特征在于，它包括校正电路，用以消除输出信号在所述输入和参考信号之间的相位差或频率差为2π的倍数时出现的断续点。
6、根据权利要求5所述的数字鉴相/鉴频器电路，其特征在于，所述校正电路包括重合检测装置、时间移相电路和补偿电路装置，重合检测装置用以检测所述第一和第二除法器电路各输出端处的信号变换之间的重合情况;时间移相电路则根据所述重合检测装置对所述第一和第二除法器电路的其中一个的输出端处的信号进行时间移位，从而使所述第一和第二除法器电路的输出信号变得不重合;补偿电路装置则用以产生对应于所述时间移相电路所产生的所述输出时间移位的补偿脉冲。
7、根据权利要求1所述的数字鉴相/鉴频器电路，其特征在于，所述鉴相/鉴频器电路工作点确定装置包括：
一放大器电路，用以根据所述锯齿信号提供表示所述相位差或频率差的输出信号;和
工作点确定装置，用以确定所述放大器电路的工作点，使其偏离所述锯齿信号的断续点。
8、一种数字鉴相/鉴频器电路，用以检测输入信号与参考信号之间的相位差或频率差，该电路包括：
锯齿信号产生装置，用以根据输入和参考信号产生表示所述输入与参考信号之间的相位差或频率差的锯齿信号;
锯齿信号电平改变装置，用以在所述输入和参考信号之间的相位差或频率差为一预定值的倍数时使锯齿信号电平改变一个单位;
其特征在于还包括校正电路，用以消除锯齿信号在相位差或频率差为所述预定值的倍数时出现的任何断续点。
9、根据权利要求8所述的数字鉴相/鉴频器电路，其特征在于还包括：
工作点确定装置，用以确定所述鉴相/鉴频器电路偏离所述锯齿波信号各断续点的工作点。
10、根据权利要求9所述的数字鉴相/鉴频器电路，其特征在于，所述鉴相/鉴频器电路的工作点确定装置包括：
一放大器电路，用以根据所述锯齿信号提供表示所述相位差或频率差的输出信号;和
工作点确定装置，用以确定所述放大器的工作点，使其偏离所述锯齿信号的各断续点。
11、根据权利要求8所述的数字鉴相/鉴频器电路，其特征在于，所述锯齿信号产生装置包括：
一可逆计数器电路，用以根据所述输入和参考信号的其中的一个信号向上计数，并根据所述输入和参考信号中的另一个信号向下计数，从而使所述可逆计数器输出的占空因数取决于所述输入与参考信号之间的相位差或频率差;和
一数/模转换器，用以根据所述可逆计数器电路的输出产生转换器信号，其中校正电路控制所述转换以消除转换器信号在相位差或频率差为所述预定值的倍数时出现的断续点。
12、根据权利要求8所述的数字鉴相/鉴频器电路，其特征在于，它还包括第一和第二除法器电路，用以分别接收所述输入信号和所述参考信号，并将所述除法信号作为输入提供到所述可逆计数器电路。
13、根据权利要求12所述的数字鉴相/鉴频器电路，其特征在于，它包括校正电路，用以消除输出信号在所述输入与参考信号之间的相位差或频率差为2π的倍数时出现的断续点。
14、根据权利要求13所述的数字鉴相/鉴频器电路，其特征在于，所述校正电路包括重合检测装置、一时间移相电路和一补偿电路装置;重合检测装置用以检测所述输入和参考信号的信号变换之间的重合情况;时间移相电路则根据所述重合检测装置对所述输入或参考信号的其中一个进行时间移位，从而使所述输入和参考信号变得不重合;补偿电路装置则用以补偿对应于所述时间移相电路所产生的所述时间移位的补偿脉冲。
15、根据权利要求3或11所述的数字鉴相/鉴频器电路，其特征在于，所述使锯齿信号改变一个单位的装置包括重合检测装置，用以检测所述输入和参考信号的信号变换之间的重合情况，并根据重合检测结果使可逆计数器的计数值增加或减少1。
16、根据权利要求3或11所述的数字鉴相/鉴频器电路，其特征在于，所述预定值为2π。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/162,455 US4878231A (en) | 1988-03-01 | 1988-03-01 | N-PI phase/frequency detector |
| US162,455 | 1993-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1035595A CN1035595A (zh) | 1989-09-13 |
| CN1013627B true CN1013627B (zh) | 1991-08-21 |
Family
ID=22585696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN88108622.3A Expired CN1013627B (zh) | 1988-03-01 | 1988-12-12 | Nπ鉴相/鉴频器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4878231A (zh) |
| JP (1) | JPH01235877A (zh) |
| CN (1) | CN1013627B (zh) |
| DE (1) | DE3906094C2 (zh) |
| FR (1) | FR2628910B1 (zh) |
| GB (1) | GB2216356B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027373A (en) * | 1988-03-01 | 1991-06-25 | John Fluke Mfg. Co., Inc. | N-pi phase/frequency detector |
| US5084669A (en) * | 1990-03-08 | 1992-01-28 | Telefonaktiebolaget L M Ericsson | Direct phase digitization |
| DE4020360A1 (de) * | 1990-06-27 | 1992-01-02 | Bodenseewerk Geraetetech | Schaltungsanordnung zum vergleichen einer messfrequenz mit einer mit einem faktor multiplizierten referenzfrequenz |
| US5125009A (en) * | 1990-07-13 | 1992-06-23 | Hewlett-Packard Co. | Method and apparatus for synchronously distribution digital signals in high speed systems |
| US5148113A (en) * | 1990-11-29 | 1992-09-15 | Northern Telecom Ltd. | Clock phase alignment |
| US5297619A (en) * | 1991-06-04 | 1994-03-29 | Wright State University | Centrifugal heat pipe vapor absorption heat pump |
| US5264802A (en) * | 1991-08-21 | 1993-11-23 | Beg Mirza A | Circuit and method for monitoring phase error modulation |
| US5574407A (en) * | 1993-04-20 | 1996-11-12 | Rca Thomson Licensing Corporation | Phase lock loop with error consistency detector |
| US5574406A (en) * | 1993-04-20 | 1996-11-12 | Rca Thomson Licensing Corporation | Phase lock loop with error measurement and correction in alternate periods |
| US5614870A (en) * | 1993-04-20 | 1997-03-25 | Rca Thomson Licensing Corporation | Phase lock loop with idle mode of operation during vertical blanking |
| US5610560A (en) * | 1993-04-20 | 1997-03-11 | Rca Thomson Licensing Corporation | Oscillator with switched reactive elements |
| CN1059994C (zh) * | 1994-11-29 | 2000-12-27 | 联华电子股份有限公司 | 相位延迟装置 |
| CN117990982A (zh) * | 2024-04-02 | 2024-05-07 | 成都金诺信高科技有限公司 | 一种基于触发器的同频信号相位测量电路、芯片及装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657659A (en) * | 1964-07-13 | 1972-04-18 | Us Navy | Method and means for measuring phase difference |
| BE792458A (fr) * | 1971-12-10 | 1973-03-30 | Telettra Lab Telefon | Systeme et dispositif d'un detecteur phase-frequence entre signaux electriques |
| US3723889A (en) * | 1971-12-22 | 1973-03-27 | Bell Telephone Labor Inc | Phase and frequency comparator |
| US4052672A (en) * | 1976-07-22 | 1977-10-04 | Motorola, Inc. | Extended phase-range, high fidelity modulator arrangement |
| US4320527A (en) * | 1978-08-18 | 1982-03-16 | Hitachi, Ltd. | Bit synchronizing system for pulse signal transmission |
| US4357707A (en) * | 1979-04-11 | 1982-11-02 | Pertec Computer Corporation | Digital phase lock loop for flexible disk data recovery system |
| US4276512A (en) * | 1979-05-21 | 1981-06-30 | The Singer Company | Phase detector for phase locked loops |
| US4400817A (en) * | 1980-12-30 | 1983-08-23 | Motorola, Inc. | Method and means of clock recovery in a received stream of digital data |
| US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
| GB2135844B (en) * | 1983-02-21 | 1986-08-28 | Nippon Telegraph & Telephone | Oscillator with variable frequency and phase |
| US4535461A (en) * | 1983-06-01 | 1985-08-13 | Cincinnati Electronics Corporation | Digital clock bit synchronizer |
| US4546331A (en) * | 1984-02-21 | 1985-10-08 | Hewlett-Packard Company | Frequency modulation in a phase-locked loop |
| CN1007182B (zh) * | 1985-04-29 | 1990-03-14 | 约翰·弗兰克制造公司 | 宽量程数字式相位/频率检测器 |
| GB2174855B (en) * | 1985-04-29 | 1989-08-23 | Fluke Mfg Co John | Wide range digital phase/frequency detector |
| FR2598869B1 (fr) * | 1986-05-13 | 1994-02-04 | Thomson Csf | Detecteur de phase et de frequence, et son utilisation dans une boucle a verrouillage de phase |
-
1988
- 1988-03-01 US US07/162,455 patent/US4878231A/en not_active Expired - Fee Related
- 1988-12-12 CN CN88108622.3A patent/CN1013627B/zh not_active Expired
- 1988-12-20 GB GB8829633A patent/GB2216356B/en not_active Expired - Fee Related
-
1989
- 1989-01-27 JP JP1019387A patent/JPH01235877A/ja active Pending
- 1989-02-27 DE DE3906094A patent/DE3906094C2/de not_active Expired - Fee Related
- 1989-03-01 FR FR8902937A patent/FR2628910B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1035595A (zh) | 1989-09-13 |
| DE3906094C2 (de) | 1994-07-14 |
| FR2628910B1 (fr) | 1993-12-17 |
| GB2216356B (en) | 1992-11-11 |
| GB2216356A (en) | 1989-10-04 |
| JPH01235877A (ja) | 1989-09-20 |
| DE3906094A1 (de) | 1989-09-14 |
| FR2628910A1 (fr) | 1989-09-22 |
| US4878231A (en) | 1989-10-31 |
| GB8829633D0 (en) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1013627B (zh) | Nπ鉴相/鉴频器 | |
| EP0738437B1 (en) | A digitally controlled first order jitter attenuator using a digital frequency synthesizer | |
| US4316152A (en) | Data tracking phase locked loop | |
| CA1054232A (en) | Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams | |
| US4668918A (en) | Low order charge-pump filter | |
| CN1253673A (zh) | 带有抖动补偿的分数n分频的频率综合器 | |
| CN1023368C (zh) | 相位检测器 | |
| US5917352A (en) | Three-state phase-detector/charge pump with no dead-band offering tunable phase in phase-locked loop circuits | |
| CN1497849A (zh) | 以倍频相位内插进行多重相位分割的方法及相关电路 | |
| EP0479142B1 (en) | Synchronizing circuit | |
| EP0164785A1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| US4843332A (en) | Wide range digital phase/frequency detector | |
| AU612297B2 (en) | Voltage controlled oscillator | |
| CN86101017A (zh) | 振荡电路 | |
| CN100341244C (zh) | 自动调整压控振荡器中心频率的时钟脉冲恢复电路 | |
| CN1494217A (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN1287526C (zh) | Pll电路和降pll电路噪声的装置 | |
| JPS5966270A (ja) | 画像表示装置のライン同期回路 | |
| CN1152978A (zh) | 一种控制锁相环的方法以及一种锁相环 | |
| CN1213930A (zh) | 采用数字电路的水平扫描脉冲信号控制电路 | |
| CN1007182B (zh) | 宽量程数字式相位/频率检测器 | |
| US5027373A (en) | N-pi phase/frequency detector | |
| CN1232043C (zh) | 混合式锁相回路及其控制方法 | |
| CN1099763C (zh) | 频率合成器 | |
| CN100399701C (zh) | 包括西格玛-德尔塔调制器的可变频合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C13 | Decision | ||
| GR02 | Examined patent application | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: American California Applicant after: Cover - nice limited Trone Address before: Washington, USA Applicant before: John Fluke Mfg. Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: JOHN FLUKE MFG. CO., INC. TO: GAGAR TRONNISS CO., LTD. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |