CN1023368C - 相位检测器 - Google Patents
相位检测器 Download PDFInfo
- Publication number
- CN1023368C CN1023368C CN90104817A CN90104817A CN1023368C CN 1023368 C CN1023368 C CN 1023368C CN 90104817 A CN90104817 A CN 90104817A CN 90104817 A CN90104817 A CN 90104817A CN 1023368 C CN1023368 C CN 1023368C
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- input signal
- mentioned
- phase detectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000009977 dual effect Effects 0.000 abstract 4
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005284 excitation Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Manipulation Of Pulses (AREA)
- Polysaccharides And Polysaccharide Derivatives (AREA)
Abstract
一种相位检测器,它用以检测第一输入信号与第二输入信号之间的相位差,并提供出一个与之相应的输出。该相位检测器包括:一个双态相位检测器,一个三态相位检测器,一个用以接收控制信号的控制输入,一个用以选择双态或三态相位检测器的控制电路。双态相位检测器对第一和第二输入信号之间的相位差进行比较,三态相位检测器对第二输入信号与反相的第一输入信号之间的相位差进行比较。控制电路根据控制信号来选择双态或三态相位检测器的输出。
Description
本发明涉及相位检测器,具有涉及包括有双态相位检测器和三态相位检测器单元的相位检测器。
带有锁相环器的频率合成器在电子***中得到广泛应用。尤其是在通信***中,频率合成器有助于减少发送和接收不同频率的信号所需的电路。这样的数字式锁相环路在本领域内是众所周知的。应用数字式锁相环路,可通过简单地改变分频系数从一个基准频率上产生出许多频率。
考察频率合成器***时,锁相时间是它的一个重要参数。锁相时间就是从一个频率变换到另一个频率时锁相环路达到新的稳定需经历的时间。环路带宽较宽的锁相环路锁相时间通常较短。频率分辨率是锁相环路的另一个重要参数,它取决于具有整数分频器的***中的基准频率。例如,5kHz的基准频率每一步分频可提供出5KHz的频率分辨率。若提高基准频率,通常可增加锁相环路的带宽。然而,提高基准频率会导致锁相环路的频率分辨率***。为了得到较细的频率分辨率,可在锁相环路的反馈中使用分数分频器。不过,对压控振荡器的输出进行分频时,分数分频器将产生低频成分,它们呈现为压控振荡器输出中的调频边带。但是,这些低频成分也可以由分数分频器本身来减小之。在美国专利文件US4816774中,公布了一种具有低频成分补偿的频率合成器,该发明在此作为参考文件。然而,要减少这些低频成分的再生,需要相位检测器具有线性的传输特性。另外,在
使用分数分频器的某些应用场合,锁相环路窄的相相范围以及锁相环路应工作的频率范围使得频率导向成为必需的。
数字式相位检测器包含有数字锁相环路***的一个完整部分。数字相位检测器提供一个输出,它表征了第一个基准频率信号与第二个分频的压控振荡器信号之间的相位差。在数字锁相环路中,使用双态相位检测器或三态相位检测器是众所周知的。
三态相位检测器提供的输出具有三种状态,分别对应于在第一和第二输入之间正的相位差、负的相位差和零相位差。三态相位检测器能提供出频率导向。但是,三态相位检测器在相位差检测范围内并不提供出必需的线性。自适应三态***是熟知的,在自适应方式下其输出电流增加,以使得频率导向快速。
双态相位检测器所提供的输出,其占空比表征了第一和第二输入信号之间的相位差。当第一输入信号与第二输入信号频率相同,相位相差180°时,输出信号的占空比为50%。实际上,相位检测器输出的占空比可转换为一个物理参数,例如电流。在360°相位差的检测范围内,双态相位检测器的工作通常是线性的。双态相位检测器的主要缺点是不能把频率引导到正确的方向上。因此,由于该相位检测器会对输入信号之一发生一整周的检测漏跳,故而将出现“周期跳漏”。于是,希望得到一种具有频率导向能力的线性相位检测器。
为此,本发明的目的是提供一种这样的相位检测器,它使用一个双态相位检测器,并具有频率导向能力。
简要地说,本发明的相位检测器可用以检测第一输入信号与第二输入信号之间的相位差,并提供出一个与之相应的输出。
本发明的相位检测器包括:一个双态相位检测器,一个三态相位
检测器,一个用以接收控制信号的控制输入端,以及一个对双态相位检测器和三态相位检测器起响应的控制***。双态相位检测器检测第一输入信号与第二输入信号之间的相位差;三态相位检测器对第二输入信号与反相的第一输入信号之间的相位差进行比较;控制***的作用是:当加到控制输入端的一个信号激发双态相位检测器时,它选择双态相位检测器的输出,当加到控制输入端的一个信号激励三态相位检测器时,它选择三态相位检测器的输出。
图1是依照本发明、使用一个相位检测器的锁相环路方框图;
图2是图1中相位检测器部分的电原理图;
图3是图1中自适应环路滤波器的电原理图;
图4是图2中双态相位检测器单元的电原理图。
参照图1,它示出了使用优选的相位检测器的一个锁相环路方框图。该锁相环路的作用是将压控振荡器40的频率保持在所希望的值上。压控振荡器40由相位检测器20中的一个电流源控制,相位检测器20的输出与自适应环路滤波器30的输入相连接。自适应环路滤波器30是阻抗转换型的,在其输入端上接收电流,在其输出端上提供出电压。相位检测器电流源通过流出电流或吸收电流来改变自适应环路滤波器30中的电压。自适应环路滤波器30的输出电压加到压控振荡器40的输入端。压控振荡器40是一个振荡器,其输出频率与来自适应环路滤波器30的输入电压相对应。
压控振荡器40的输出加到环路分频器50上,环路分频器50的分频输出FV加到相位检测器20上。基准振荡器10的输出信号FR也加到相位检测器20上。通过相位检测器20输出端上产生的一个信号来控制压控振荡器40,该锁相环路可校正FV与FR之间
的相位差,使FV与FR保持同相。
参照图2,它示出一优选的相位检测器20。在图1所示的锁相环路正常工作方式期间,双态相位检测器28用来对压控振荡器频率与基准频率之间的相位差进行比较,并提供出一相应的输出38。虽然,对使用单个双态相位检测器28的情况作了叙述,但若希望得到双态相位检测器的频率导向,也可应用例如本人的共同未决的美国专利申请(序列号357912,申请日1989年5月30日)中所述的结构。该申请使用两个双态装置来提供扩展的范围。这里,将它作为参考文件。然而,当锁相环路特性的快速变化的需求增加时,可应用在其基准输入端,具有一个反相器34的三态相位检测器单元32,对压控振荡器频率与基准频率之间的相位差进行比较,并提供出相应的输出42。三态相位检测器32设计得比双态相位检测器28可提供出较高的输出电流,这使得在需要时相位检测器20能更快地频率导向。通过相位检测器20能对自适应环路滤波器30增大电流的提供或吸收,使得滤波器以更快的速度充电或放电,借以实现快速的导向。能提供快速导向的三态相位检测器单元在1988年8月16日发表的美国专利US4764737号里已公布,该专利在此也作为参考文件。根据锁相环路的需要,控制装置能选择双态相位检测器单元28的输出或三态相位检测器单元32的输出。由一个外部源,通常是一个微处理器,向控制输入端2提供一个输入信号,以激发该控制装置。
该控制装置包括:控制输入端2,反相器8,与门12、14、16。控制装置的作用是使相位检测器28或32之中的一个在特定工作方式期间不起作用。其输出包括:电流源18,吸流槽22,电
流源24,吸流槽26。双态相位检测器的输出电流源是电流源18和吸流槽22。双态相位检测器输出电流源中的一个具有固定的电流值1/2,另一个电流源具有能通断的电流值1。两个电流源成对配置,其中一个是源,另一个是槽。当双态相位检测器单元处于稳态时,输入端4和6的信号有相同的频率,相位相差180°。电流源18的接通时间占50%,在输出端38上的电荷净转移在一个周期内为零。三态相位检测器单元的输出42由电流源24和26给出。当接通时,电流源24和26的输出42高于由电流源18和22提供的双态相位检测器28的输出38。这使得三态相位检测器在锁相环路中提供出快速的导向。
假设反相器8接收到来自控制输入端2的一个高电平逻辑信号,则反相器8输出一个低电平逻辑信号,它加到与门12的一个输入端上。如果双态相位检测器单元28的“上”端口给出一个高电平逻辑信号,加到与门12的另一个输入端上,该与门12并不能输出一个高电平逻辑信号去激发有源的高电流源18。电流源18不能对输出端38提供出电流。另外,由反相器8给出的低电平逻辑信号不能激发吸流槽22,因而双态相位检测器单元28的输出不起激发作用。反之,若反相器8接收到来自控制输入端2的一个低电平逻辑信号,则它输出一个高电平逻辑信号,加到与门12的一个输入端上。如果双态相位检测器单元28的“上”端口给出一个高电平逻辑信号,加到与门12的另一个输入端上,则与门12输出一个高电平逻辑信号,激发电流源18。电流源18向输出端38提供电流,而吸流槽22也能工作。
假定控制输入端2接收到一个高电平逻辑信号,则与门14的输
入端之一得到一个高电平逻辑信号。如果三态相位检测器单元32的“下”端口给出一个低电平逻辑信号,加到与门14的另一个输入端上,则与门14不能给出高电平逻辑信号去激发吸流槽26。如果三态相位检测器单元32的“下”端口为高电平,则吸流槽26能工作。反之,假若控制输入端2接收到一个低电平逻辑信号,则与门14的输入端之一得到一个低电平逻辑信号。如果控制输入端2接收到一个低电平逻辑信号,则不论三态相位检测器的“下”端口是高电平还是低电平,吸流槽26总不工作。
假定控制输入端2接收到一个高电平逻辑信号,则与门16的输入端之一得到一个高电平逻辑信号。如果三态相位检测器单元32的“上”端口给出一个高电平逻辑信号,加到与门16的另一个输入端上,则与门16输出一个高电平逻辑信号,激发有源的高电流源24。电流源24向输出端42提供电流。反之,假若控制输入端2接收到一个低电平逻辑信号,则与门16的输入端之一得到一个低电平逻辑信号。如果三态相位检测器单元32的“上”端口给出一个高电平逻辑信号,加到与门16的另一个输入端上,则与门16不给出高电平逻辑信号去激发电流源24,电流源24并不向输出端42输出电流。因此,当控制输入端2接收到一个低电平逻辑信号时,三态输出电流源总不工作。
参照图3,它示出自适应环路滤波器30的电原理图。输入端44与相位检测器的输出端38相连接,而输入端46与相位检测器的输出端42相连接。由输入端2的自适应信号控制的门电路64用来将输入端46直接连通到环路滤波器的输出端,借此直接给输出电容器62充电。输入端46经电阻48与电容器56相连接;输入端
44按常规方式经并联连接的电阻52和电容器54与电容器56相连接,并经电阻58连接到滤波器输出端。通常,电容器62要比电容器56小得多,因而在自适应环路滤波器30中电容器56是主要的储能元件。电容器56上的存储电荷形成的电压是稳态电压,用来调定压控振荡器的频率。
图4示出一种优选的双态相位检测器单元28,它包括D触发器70和80。在本发明的这个优选实施例中,D触发器70和80是边沿触发型触发器,对它们的时钟输入(CL)信号中的前沿跳变起响应。在该优选实施例中,逻辑高电平和逻辑低电平可以是任何合适的电压值,例如逻辑高电平为+5V,逻辑低电平为0V。复位输入端(R)上加逻辑高电平时,可使触发器的Q输出端为逻辑低电平,Q输出端为逻辑高电平。输入端FR上接收到的第一个数字信号6可以是锁相环路的基准频率信号,它加到触发器70的时钟输入端上。输入端FV上接收到的第二个数字信号4可以是分频的压控振荡器信号,它加到触发器80的时钟输入端上。触发器70和80的D输入端加加入逻辑高电平。
假设第一输入信号6与第二输入信号4两前沿间的相位差小于360°,并假设第一输入信号6的前沿出现在第二输入信号4的前沿之前,就可以很好地说明双态相位检测器单元28的工作。在此情况下,在第一输入信号的一个周期之内只有第二输入信号4的一个前沿出现。于是,第一输入信号6的前沿使触发器70的Q输出端74为逻辑高电平,而触发器70的
Q输出端为逻辑低电平,它加到触发器80的复位输入端上。在第二输入信号4出现前沿时,触发器80的Q输出端上的逻辑高电平使触发器70复位,强制输出端74
为逻辑低电平。因此,作为与门12的“上”端口信号的输出端74的信号,其占空比与第一和第二输入信号之间相位差成正比。并且,触发器70的
Q输出端上的逻辑高电平使触发器80复位,强制其Q输出端为逻辑低电平。而触发器80的Q输出端上的逻辑低电平可使触发器70对第一输入信号6的随后的前沿起响应。这种电路结构能使双态相位检测器28对前沿跳变起响应,并且不受第一和第二输入信号6和4的脉冲宽度的影响。
虽然,对使用单个双态相位检测器28的情况作了叙述,但若希望得到双态相位检测器的频率导向,也可应用例如本人的共同未决的美国专利申请(序列号357912,申请日1989年5月30日)中所述的结构。该申请使用两个双态装置来提供扩展的范围。这里,将它作为参考文件。
Claims (12)
1、一种相位检测器,用以检测第一输入信号与第二输入信号之间的相位差,并提供出一个输出信号,其特征在于包括:
一个双态相位检测器,它接收上述第一输入信号和上述第二输入信号,并提供出一个输出信号;
一个三态相位检测器,它接收上述第一输入信号和上述第二输入信号,并提供出一个输出信号;
一个控制输入端,用以接收一控制信号;
一个控制装置,它对上述控制信号输入起响应,以选择性地激发上述双态相位检测器或上述三态相位检测器,由此提供出上述输出信号。
2、根据权利要求1所述的相位检测器,其特征在于,所述的双态相位检测器包括一个电流源装置和一个吸流槽装置,用以提供出上述输出信号。
3、根据权利要求2所述的相位检测器,其特征在于,所述的电流源和吸流槽装置中的一个是连续工作的,而另一个是断继工作的。
4、根据权利要求3所述的相位检测器,其特征在于,所述的电流源和吸流槽中的某一个的输出实际上是另一个的两倍。
5、根据权利要求1所述的相位检测器,其特征在于,所述的三态相位检测器至少包括一个电流源和一个吸流槽,以提供出一个输出信号。
6、根据权利要求1所述的相位检测器,其特征在于,所述的控制输入至少包括一个反相器,以提供出一反相的控制信号。
7、根据权利要求1所述的相位检测器,其特征在于,所述的三态相位检测器单元的输出信号要比所述的双态相位检测器单元的输出信号大。
8、根据权利要求6所述的相位检测器,其特征在于,所述的双态和三态相位检测器装置都是边沿触发型的。
9、根据权利要求1所述的相位检测器,其特征在于,对上述第一输入信号进行反相的装置向上述三态相位检测器单元提供一个反相的上述第一输入信号。
10、根据权利要求9所述的相位检测器,其特征在于,对上述第一输入信号进行反相的上述装置是一个二进制反相器。
11、根据权利要求1所述的相位检测器,其特征在于,所述的第一输入信号实质上具有50%的占空比。
12、检测出第一输入信号与第二输入信号之间的相位差并提供出一与之相应的输出信号的一种方法,其特征在于包括以下步骤:
a.在控制输入处接收一个信号;
b.利用该控制输入的选择信号来激发双态相位检测器或三态相位检测器;
c.利用选定的相位检测器来检测第一输入信号与第二输入信号之间的相位差;
d.提供出一个与检测出的相位差相对应的输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US384,355 | 1989-07-24 | ||
US07/384,355 US4975650A (en) | 1989-07-24 | 1989-07-24 | Phase detector |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1058498A CN1058498A (zh) | 1992-02-05 |
CN1023368C true CN1023368C (zh) | 1993-12-29 |
Family
ID=23517006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN90104817A Expired - Fee Related CN1023368C (zh) | 1989-07-24 | 1990-07-23 | 相位检测器 |
Country Status (16)
Country | Link |
---|---|
US (1) | US4975650A (zh) |
EP (1) | EP0483260B1 (zh) |
JP (1) | JP2876426B2 (zh) |
KR (1) | KR960001075B1 (zh) |
CN (1) | CN1023368C (zh) |
AT (1) | ATE127972T1 (zh) |
AU (1) | AU6070090A (zh) |
CA (1) | CA2059273C (zh) |
DE (1) | DE69022423T2 (zh) |
FI (1) | FI920339A0 (zh) |
IE (1) | IE61813B1 (zh) |
IL (1) | IL94646A (zh) |
MY (1) | MY105938A (zh) |
NZ (1) | NZ234592A (zh) |
PH (1) | PH26533A (zh) |
WO (1) | WO1991002405A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022002784A1 (en) | 2020-06-30 | 2022-01-06 | Covestro Deutschland Ag | A polyurethane composition for preparing composites |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2693523B2 (ja) * | 1988-10-18 | 1997-12-24 | 株式会社リコー | 多点同期方式の光走査装置 |
US5095315A (en) * | 1989-08-21 | 1992-03-10 | Ricoh Company, Ltd. | Multipoint synchronization optical writing apparatus |
JP2522413B2 (ja) * | 1989-10-17 | 1996-08-07 | 日本電気株式会社 | 位相周波数比較器 |
US5644605A (en) * | 1990-11-13 | 1997-07-01 | Dallas Semiconductor Corp. | Jitter attenuator |
US5168245A (en) * | 1991-10-30 | 1992-12-01 | International Business Machines Corporation | Monolithic digital phaselock loop circuit having an expanded pull-in range |
US6023198A (en) * | 1998-06-08 | 2000-02-08 | Motorola, Inc. | Self-tuning and temperature compensated voltage controlled oscillator |
US6188287B1 (en) | 1999-09-27 | 2001-02-13 | Motorola, Inc. | Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit |
US6194975B1 (en) | 1999-12-13 | 2001-02-27 | Motorola, Inc. | Dual band VCO with improved phase noise |
DE102006024210A1 (de) * | 2006-05-23 | 2007-11-29 | Deutsches Elektronen-Synchrotron Desy | Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung |
FR2934443B1 (fr) * | 2008-07-27 | 2010-08-13 | Renault Sas | Procede et dispositif de filtrage anti-a-coups pour vehicule automobile |
WO2010023627A1 (en) * | 2008-08-27 | 2010-03-04 | Nxp B.V. | Phase-detector for detecting phase difference of ∏/2n |
TWI478500B (zh) * | 2009-09-23 | 2015-03-21 | Richwave Technology Corp | 數位鎖相迴路、頻率調整方法和整合式接收器 |
US8363703B2 (en) | 2010-09-30 | 2013-01-29 | Fujitsu Semiconductor Limited | System and method for phase detection |
JPWO2012143970A1 (ja) * | 2011-04-19 | 2014-07-28 | 三菱電機株式会社 | 周波数シンセサイザ |
US9285206B1 (en) | 2012-02-07 | 2016-03-15 | Pile Dynamics, Inc. | Measurement device for pile displacement and method for use of the same |
WO2017066322A2 (en) * | 2015-10-14 | 2017-04-20 | Witricity Corporation | Phase and amplitude detection in wireless energy transfer systems |
GB2567463B (en) * | 2017-10-12 | 2022-08-24 | Communications Audit Uk Ltd | Phase locked loop circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3667031A (en) * | 1970-08-18 | 1972-05-30 | Massachusetts Inst Technology | Phase-locked resolver tracking system |
US3983506A (en) * | 1975-07-11 | 1976-09-28 | International Business Machines Corporation | Acquisition process in a phase-locked-loop by gated means |
US4378509A (en) * | 1980-07-10 | 1983-03-29 | Motorola, Inc. | Linearized digital phase and frequency detector |
JPS5923926A (ja) * | 1982-07-30 | 1984-02-07 | Fujitsu Ltd | フエ−ズ・ロツク・ル−プ回路 |
US4499425A (en) * | 1982-08-04 | 1985-02-12 | Honeywell Inc. | Phase velocity sign detector for frequency shift key demodulation |
JPH0787362B2 (ja) * | 1986-03-17 | 1995-09-20 | 日本電気株式会社 | 位相同期ル−プ |
CA1284361C (en) * | 1986-08-29 | 1991-05-21 | Mitel Corporation | Analog phase locked loop |
JPS63266925A (ja) * | 1987-04-23 | 1988-11-04 | Nec Corp | 位相同期ル−プ回路 |
JPH01128620A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | チャージポンプ回路 |
JPH01128621A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | チャージポンプ回路 |
US4764737A (en) * | 1987-11-20 | 1988-08-16 | Motorola, Inc. | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication |
JPH01243622A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 位相同期ループ回路 |
US4816774A (en) * | 1988-06-03 | 1989-03-28 | Motorola, Inc. | Frequency synthesizer with spur compensation |
-
1989
- 1989-07-24 US US07/384,355 patent/US4975650A/en not_active Expired - Lifetime
-
1990
- 1990-06-06 IL IL94646A patent/IL94646A/xx unknown
- 1990-06-07 IE IE203990A patent/IE61813B1/en not_active IP Right Cessation
- 1990-06-11 PH PH40646A patent/PH26533A/en unknown
- 1990-06-18 DE DE69022423T patent/DE69022423T2/de not_active Expired - Fee Related
- 1990-06-18 KR KR1019920700099A patent/KR960001075B1/ko not_active IP Right Cessation
- 1990-06-18 AT AT90911651T patent/ATE127972T1/de not_active IP Right Cessation
- 1990-06-18 AU AU60700/90A patent/AU6070090A/en not_active Abandoned
- 1990-06-18 JP JP2510971A patent/JP2876426B2/ja not_active Expired - Fee Related
- 1990-06-18 EP EP90911651A patent/EP0483260B1/en not_active Expired - Lifetime
- 1990-06-18 CA CA002059273A patent/CA2059273C/en not_active Expired - Fee Related
- 1990-06-18 WO PCT/US1990/003388 patent/WO1991002405A1/en active IP Right Grant
- 1990-07-20 NZ NZ234592A patent/NZ234592A/xx unknown
- 1990-07-23 CN CN90104817A patent/CN1023368C/zh not_active Expired - Fee Related
- 1990-07-24 MY MYPI90001226A patent/MY105938A/en unknown
-
1992
- 1992-01-24 FI FI920339A patent/FI920339A0/fi not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022002784A1 (en) | 2020-06-30 | 2022-01-06 | Covestro Deutschland Ag | A polyurethane composition for preparing composites |
Also Published As
Publication number | Publication date |
---|---|
JP2876426B2 (ja) | 1999-03-31 |
IE902039A1 (en) | 1991-06-19 |
EP0483260A1 (en) | 1992-05-06 |
DE69022423D1 (de) | 1995-10-19 |
FI920339A0 (fi) | 1992-01-24 |
EP0483260A4 (en) | 1992-10-07 |
CA2059273C (en) | 1994-12-06 |
AU6070090A (en) | 1991-03-11 |
CN1058498A (zh) | 1992-02-05 |
MY105938A (en) | 1995-02-28 |
PH26533A (en) | 1992-08-07 |
IL94646A (en) | 1993-07-08 |
CA2059273A1 (en) | 1991-01-25 |
KR920704414A (ko) | 1992-12-19 |
DE69022423T2 (de) | 1996-05-02 |
US4975650A (en) | 1990-12-04 |
ATE127972T1 (de) | 1995-09-15 |
NZ234592A (en) | 1992-11-25 |
IL94646A0 (en) | 1991-04-15 |
IE61813B1 (en) | 1994-11-30 |
EP0483260B1 (en) | 1995-09-13 |
JPH04507333A (ja) | 1992-12-17 |
KR960001075B1 (ko) | 1996-01-18 |
WO1991002405A1 (en) | 1991-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1023368C (zh) | 相位检测器 | |
US6794944B2 (en) | Lock detection circuit | |
EP0304791B1 (en) | Phase-locked loop having elongated time for charge and discharge | |
CN1052353C (zh) | 带有残余误差校正的分数n频率合成器及其频率合成方法 | |
US8437441B2 (en) | Phase locked loop capable of fast locking | |
US5304954A (en) | PLL synthesizer having frequency dividers with reset control | |
US6738922B1 (en) | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal | |
JPH08237120A (ja) | 位相同期ループにおいて使用する周波数検出回路のための方法および装置 | |
KR950028348A (ko) | 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 | |
US8565368B1 (en) | Wide range multi-modulus divider in fractional-N frequency synthesizer | |
US6498537B1 (en) | Phase comparison circuit having a controlled delay of an input signal | |
EP1020995B1 (en) | Phase-locked loop circuit and frequency modulation method using the same | |
US6456165B1 (en) | Phase error control for phase-locked loops | |
US6177812B1 (en) | Phase detector | |
CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
KR101901321B1 (ko) | 클럭 발생기 및 클럭 발생 방법 | |
EP0711041A1 (en) | Phase-locked circuit | |
KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
KR100341580B1 (ko) | 위상 고정 루프를 위한 락 디텍터 회로 | |
US7668278B2 (en) | Phase-locked loop | |
KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
CN113098447A (zh) | 占空比采样电路、占空比采样方法以及led驱动电路 | |
CN118337206A (zh) | 锁相环的锁定检测电路、锁相环电路及电子设备 | |
CN116865747A (zh) | 锁相环的频率锁定控制方法、频率锁定电路及芯片 | |
JPH06224752A (ja) | 位相比較装置および位相比較方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C53 | Correction of patent of invention or patent application | ||
COR | Change of bibliographic data |
Free format text: CORRECT: PATENTEE; FROM: MOTOROLA INC. TO: MOTOROLA, INC. |
|
CP01 | Change in the name or title of a patent holder |
Patentee after: Motorola Inc. Patentee before: Motorola. Inc |
|
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |