CN101355066A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN101355066A
CN101355066A CNA2008100981685A CN200810098168A CN101355066A CN 101355066 A CN101355066 A CN 101355066A CN A2008100981685 A CNA2008100981685 A CN A2008100981685A CN 200810098168 A CN200810098168 A CN 200810098168A CN 101355066 A CN101355066 A CN 101355066A
Authority
CN
China
Prior art keywords
metal layer
mask
encapsulating structure
layer
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100981685A
Other languages
English (en)
Other versions
CN101355066B (zh
Inventor
虞国平
王之奇
俞国庆
王蔚
邹秋红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA WLCSP Ltd
Original Assignee
CHINA WLCSP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA WLCSP Ltd filed Critical CHINA WLCSP Ltd
Priority to CN2008100981685A priority Critical patent/CN101355066B/zh
Priority to US12/233,807 priority patent/US7755155B2/en
Publication of CN101355066A publication Critical patent/CN101355066A/zh
Application granted granted Critical
Publication of CN101355066B publication Critical patent/CN101355066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种封装结构及其制造方法，封装结构包括设有焊垫的芯片，与芯片上的焊垫电连通的中介金属层，焊接凸点，以及与焊接凸点电连通的再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通。本发明简化了封装结构，并使得其制造流程减少，降低了成本，并提高了良率。另外，再分布金属层与中介金属层的连接部分采用凹形连接，部分采用一形连接，使得在保持连接稳定性的同时增加凸点的连接数量。

Description

封装结构及其制造方法
技术领域
本发明涉及半导体技术，尤其涉及一种封装结构及其制造方法。
背景技术
晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
中国发明专利申请第200610096808.X号公开了一种基于晶圆级芯片尺寸封装技术所制造的双层引线封装结构及其制造方法。如图1所示，该双层引线封装结构包括具有空腔壁110的玻璃基板105、具有光学元件101和焊垫115的芯片120、玻璃层130以及焊接凸点150，芯片120设有光学元件101的第一表面通过焊垫115与空腔壁110连接；芯片120的另一表面与玻璃层130的第一表面之间夹合有绝缘层125；玻璃层130的另一表面部分覆有第一焊接掩膜层135；第一焊接掩膜135不与玻璃层130接触的表面部分覆有第二金属层142；玻璃层130、绝缘层125、空腔壁110的侧壁上部分覆有中介金属层140，中介金属层140与焊垫115以及第二金属层142连接形成电连通；第二金属层142不与第一焊接掩膜135接触的表面，以及第一焊接掩膜135不与玻璃层130接触且未覆盖第二金属层142的表面上覆有第二焊接掩膜135，第二焊接掩膜135上开设有暴露第二金属层142的通孔；所述通孔内覆有与第二金属层142电连通的再分布金属层141，再分布金属层141部分延伸至第二焊接掩膜135上焊接凸点150对应的位置；再分布金属层141的表面覆有保护层146，保护层146上焊接凸点150对应的位置上开设有暴露再分布金属层141的通孔，焊接凸点150通过该通孔与再分布金属层41电连通。
上述封装所形成的从焊垫115至焊接凸点150的电连通，需要依次经过中介金属层140、第二金属层142和再分布金属层141，即与焊垫115电连通的中介金属层140和与焊接凸点150电连通的再分布金属层141之间，需要经过第二金属层142形成电连通，结构相对复杂。因此在制造该封装结构的过程中，相应需要形成三层金属层，导致生产的流程长、成本高，并间接导致良率下降。
发明内容
本发明解决的技术问题是提供一种结构简单的双层引线封装结构及其制造方法，可以减少制造流程、降低成本，以及提高良率。
为解决上述技术问题，根据本发明的一个方面，提供一种封装结构，包括设有焊垫的芯片，与芯片上的焊垫电连通的中介金属层，焊接凸点，以及与焊接凸点电连通的再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通。
可选地，所述焊接凸点有至少两个，其中至少有一个凸点，与之连接的再分布金属层与中介金属层的连接方式为凹形连接。
可选地，其余凸点，与之连接的再分布金属层与中介金属层的连接方式为一形连接。
可选地，所述焊垫与所述中介金属层之间为T形连接。
可选地，还包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
根据本发明的另一方面，一种封装结构的制造方法，包括步骤：提供部分暴露焊垫的半封装结构；于半封装结构上形成中介金属层，并使中介金属层与所述焊垫电连通；刻蚀中介金属层，形成图形化中介金属层；形成再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通；刻蚀再分布金属层，形成图形化再分布金属层；在图形化再分布金属层上形成与之电连通的焊接凸点。
可选地，所述形成再分布金属层的步骤为：于半封装结构覆有中介金属层的一侧形成掩膜层；在掩膜层上形成部分暴露中介金属层的掩膜通孔；于半封装结构覆有掩膜层的一侧形成再分布金属层，使得再分布金属层与中介金属层在掩膜通孔内直接连接形成电连通。
可选地，所述掩膜通孔有多个，再分布金属层的一部分覆盖至少一个掩膜通孔并延伸至掩膜层表面，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上不相交。
可选地，再分布金属层的其余部分只覆盖其余掩膜通孔，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上相交或重合。
可选地，所述部分暴露焊垫为暴露焊垫的侧壁，且中介金属层与所述焊垫的侧壁形成电连通。
可选地，所述半封装结构包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
与现有技术相比，本发明的优点在于：封装结构中的再分布金属层与中介金属层之间直接连接，免去了现有技术中连接中介金属层和再分布金属层的其他金属层，简化了封装结构，并使得其制造流程减少，提高了生产效率，降低了成本，并提高了良率。
另外，再分布金属层与中介金属层之间的直接连接部位有多个，其中至少一个的连接方式为凹形连接，使得连接更加稳定。
再者，其余连接部位为一形连接，可以减少再分布金属层的面积，提高封装结构的表面利用率，增加焊接凸点的数量。当所述连接部分采用凹形连接，而部分采用一形连接，可以在保持连接稳定性的同时增加凸点的连接数量。
附图说明
图1为现有技术封装结构示意图；
图2为本发明封装结构一个实施例示意图；
图3为本发明封装结构的制造方法一个实施例流程图；
图4至图13为执行图3中各步骤之后封装结构示意图。
具体实施方式
实施例1
本实施例提供一种结构简单的双层引线封装结构，使得封装结构中与焊接突点电连通的再分布金属层和与芯片上的焊垫电连通的中介金属层之间直接连接，免去了现有技术中连接中介金属层和再分布金属层的其他金属层，简化了封装结构，并使得其制造流程减少，降低了成本，并提高了良率。
为此，本实施例提供一种封装结构，包括设有焊垫的芯片，与芯片上的焊垫电连通的中介金属层，焊接凸点，以及与焊接凸点电连通的再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通。可选地，所述焊接凸点有至少两个，其中至少有一个凸点，与之连接的再分布金属层与中介金属层的连接方式为凹形连接。可选地，其余凸点，与之连接的再分布金属层与中介金属层的连接方式为一形连接。可选地，所述焊垫与所述中介金属层之间为T形连接。可选地，还包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
下面结合附图对实施例进行具体说明。
本实施例的封装结构如图2所示，包括具有空腔壁210的玻璃基板205，边缘延伸出焊垫215且表面设有光学元件201的芯片220，由绝缘材料层231、玻璃层232和缓冲层233依次叠加形成的绝缘层230，中介金属层240，掩膜层245，再分布金属层241，保护层246，以及焊接凸点250。玻璃基板205上的空腔壁210与绝缘层230上的绝缘材料层231夹持芯片220边缘延伸出的焊垫215，并暴露出焊垫215的侧壁，从而实现玻璃基板205与绝缘层230对芯片220的包围；绝缘层230背向玻璃基板205的表面及侧壁上、以及空腔壁210远离空腔的侧壁上覆有中介金属层240，中介金属层240与焊垫215的侧壁接触形成电连通；中介金属层240表面覆有掩膜层245，掩膜层245上形成有部分暴露中介金属层240的掩膜通孔280(参考图8)；掩膜层245上及掩膜通孔280内覆有再分布金属层241，再分布金属层241在掩膜通孔280内与中介金属层240直接接触；再分布金属层241上附有用于保护再分布金属层241的保护层246，保护层246上设有部分暴露再分布金属层241的保护层通孔281(参考图12)；保护层通孔281内设有焊接凸点250，焊接凸点250与再分布金属层241电连通。
通过玻璃基板205上的空腔壁210与绝缘层230上的绝缘材料层231夹持芯片220边缘延伸出的焊垫215，并暴露出焊垫215的侧壁，形成玻璃基板205与绝缘层230对芯片220的包围，从而形成制造光学芯片封装所需的“玻璃-硅-玻璃”三明治结构。绝缘层230的侧壁与玻璃基板205的侧壁具有一定的夹角，具体例如50度、55度、60度、65度、70度、75度、80度，以方便在绝缘层230的侧壁上沉积中介金属层240。
芯片220设有光学元件201的第一表面面向玻璃基板205的一侧，使得芯片220上的光学元件201位于由玻璃基板205、空腔壁210和芯片220围成的空腔内，防止光学元件201被外界环境污染。
中介金属层240与焊垫215的侧壁接触形成电连通，即从图2所示的封装结构侧视图看，焊垫215与中介金属层240形成T形连接。
中介金属层240表面覆有掩膜层245，掩膜层245的作用是部分隔离中介金属层240与再分布金属层241，使再分布金属层241与中介金属层240不在同一个层面上，因此再分布金属层241可以自由设置而不受中介金属层240的限制，同时又使得中介金属层240与再分布金属层241可以在掩膜层245上的掩膜通孔280内直接连接而形成电连通。正是由于中介金属层240与再分布金属层241在掩膜通孔280内直接连接而形成电连通，克服了现有技术中需要通过其他金属层分别与中介金属层240和再分布金属层241连接来实现中介金属层240与再分布金属层241的电连通，简化了封装结构，减少了制程，降低了成本，提高了良率。为了实现在掩膜层245上开出掩膜通孔280，掩膜层245可以使用可光刻的材料制造。
再分布金属层241上覆盖的保护层246可以是包覆封装结构除玻璃基板205以外其他所有部件主要起到对外绝缘和外层保护作用的一个保护层，既使得再分布金属层241对外绝缘，又使得封装结构内如分布金属层241以及中介金属层240这样起到电连通关键作用，但又因金属层薄而容易损坏的覆层得到较好的保护。
保护层246上设有暴露再分布金属层241的保护层通孔281，用于制作焊接凸点250，并使焊接凸点250在保护层通孔281内与再分布金属层241接触而形成电连通。因而形成了从焊接凸点250，经过再分布金属层241、中介金属层240，到达焊垫215进而到达芯片220内部互联电路的电通路。为了实现在保护层246上开出保护层通孔281，保护层246可以使用可光刻的材料制造。
当芯片220上的焊垫215及其对应的焊接凸点250有多个时，中介金属层240具有中介金属层图形，且再分布金属层241具有再分布金属层图形，以形成多个焊垫215与相应焊接凸点250电连通的互联结构。因而，中介金属层240与再分布金属层241的直接连接处就有多个，而连接方式也可以是多样的。
当保护层246上的保护层通孔281与掩膜层245上的掩膜通孔280在垂直于保护层的方向上不相交，且再分布金属层241的一部分覆盖掩膜通孔280并延伸至掩膜层245表面时，再分布金属层241与中介金属层240的直接连接就形成了如图2中I所示的凹形连接。当保护层246上的保护层通孔281与掩膜层245上的掩膜通孔280在垂直于保护层的方向上相交或重合，且再分布金属层241只覆盖掩膜通孔280时，再分布金属层241与中介金属层240的直接连接就形成了如图2中II所示的一形连接。
上述再分布金属层241与中介金属层240的凹形连接的优点在于，再分布金属层241的可以按实际需要设置出再分布金属层图形，因而可以在实际需要的位置上自由设置出焊接凸点250。而一形连接的优点在于节省保护层246的表面积，因而可以设置出更多的焊接凸点250。当然，为了综合凹形连接和一形连接的优点，方案可以是如图2所示的，再分布金属层241与中介金属层240的连接部分采用凹形连接，部分采用一形连接。再分布金属层241与中介金属层240的连接部分采用凹形连接，部分采用一形连接，使得在保持连接稳定性的同时增加凸点的连接数量。
另外，本领域技术人员了解，上述一形连接结构用其他结构替代也可以达到相同的效果，例如，在保护层246上的保护层通孔281与掩膜层245上的掩膜通孔280在垂直于保护层的方向上相交或重合的情况下，不在掩膜通孔280内覆盖再分布金属层241，使得焊接凸点250在掩膜通孔280内与中介金属层240之间单层连接形成电连通，也可以到达相同的目的。因此，将上述凹形连接于一形连接结合，或者凹形连接与单层连接相结合，或者凹形连接、一形连接以及单层连接三者相结合，也可以实现自由设置焊接凸点250与设置更多的焊接凸点250这两个优点相结合的目的。
在本实施例中，绝缘层230由绝缘材料层231、玻璃层232和缓冲层233依次叠加形成，采用三层结构的目的是在绝缘材料层231达到绝缘目的的同时，用玻璃层232增加绝缘层的机械强度，玻璃层232上覆盖的缓冲层233在起到应力缓冲作用的同时可以提高中介金属层的附着能力。因此，采用三层结构的绝缘层230是本发明的一个具体实施例，但本发明不限于此，只使用单一材料的绝缘层，或其他多层覆层结构的绝缘层，也可以实现绝缘层的绝缘目的。
实施例2
本实施例还提供一种封装结构的制造方法，包括步骤：提供部分暴露焊垫的半封装结构；于半封装结构上形成中介金属层，并使中介金属层与所述焊垫电连通；刻蚀中介金属层，形成图形化中介金属层；形成再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通；刻蚀再分布金属层，形成图形化再分布金属层；在图形化再分布金属层上形成与之电连通的焊接凸点。可选地，所述形成再分布金属层的步骤为：于半封装结构覆有中介金属层的一侧形成掩膜层；在掩膜层上形成部分暴露中介金属层的掩膜通孔；于半封装结构覆有掩膜层的一侧形成再分布金属层，使得再分布金属层与中介金属层在掩膜通孔内直接连接形成电连通。可选地，所述掩膜通孔有多个，再分布金属层的一部分覆盖至少一个掩膜通孔并延伸至掩膜层表面，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上不相交。可选地，再分布金属层的其余部分只覆盖其余掩膜通孔，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上相交或重合。可选地，所述部分暴露焊垫为暴露焊垫的侧壁，且中介金属层与所述焊垫的侧壁形成电连通。可选地，所述半封装结构包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
下面结合附图进行详细说明。
制造封装结构的方法如图3所示，包括步骤：
S101，提供由边缘延伸出焊垫215的芯片220、玻璃基板205以及绝缘层230组成的半封装结构200，所述玻璃基板205与绝缘层230通过夹持所述焊垫215而包围所述芯片220，并部分暴露焊垫215；
S102，于半封装结构200的绝缘层230一侧覆盖中介金属层240，并使中介金属层240与所述焊垫215电连通；
S103，使中介金属层240在绝缘层230远离芯片220的表面上形成中介金属层互联图形；
S104，于半封装结构200覆有中介金属层240的一侧覆盖掩膜层245；
S105，在掩膜层245上形成部分暴露中介金属层240的掩膜通孔280；
S106，于半封装结构覆有掩膜层245的一侧覆盖再分布金属层241，使得再分布金属层241与中介金属层240在掩膜通孔280内直接连接形成电连通；
S107，使再分布金属层241在掩膜层245上形成再分布金属层互联图形；
S108，于半封装结构200覆有再分布金属层241的一侧覆盖保护层246；
S109，在保护层246上形成部分暴露再分布金属层241的保护层通孔281；
S110，在保护层通孔281内形成与再分布金属层241电连通的焊接凸点250。
步骤S101所提供的半封装结构200如图4所示，包括边缘延伸出焊垫215的芯片220、带空腔壁210的玻璃基板205，以及由绝缘材料层231、玻璃层232和缓冲层233依次叠加形成绝缘层230。通过空腔壁210与绝缘材料层231夹持焊垫215，并暴露焊垫215的侧壁，实现玻璃基板205和绝缘层230对芯片220的包围。绝缘层230的侧壁与玻璃基板205的侧壁具有夹角，以方便后续工艺在绝缘层230的侧壁上沉积中介金属层240。形成所述夹角的方法可以是用刀具以上述角度切割除玻璃基板205以外的其他覆层的侧壁。芯片220朝向玻璃基板205的一侧上还可以设有光学元件201。
步骤S102中，在半封装结构200的绝缘层230一侧沉积中介金属层240的方法是化学气相沉积或物理气相沉积。执行步骤S102后形成如图5所示的结构。
步骤S103中，使中介金属层240在绝缘层230远离芯片220的表面上形成中介金属层互联图形的方法可以是半导体领域常见的光刻法，即通过光刻工艺将光掩模版上的中介金属层互联图形转移到中介金属层240上，形成如图6所示的结构。
然后执行步骤S104，可以通过旋涂的方法于半封装结构200覆有中介金属层240的一侧覆盖掩膜层245，形成如图7所示的结构。
步骤S105中，形成掩膜通孔280的方法可以是光刻法，即通过光刻法形成如图8所示的结构。
步骤S106中，形成再分布金属层241的方法可以是化学气相沉积或物理气相沉积法，得到如图9所示的结构。
步骤S107中，使再分布金属层241在掩膜层245上形成再分布金属层互联图形的方法可以是光刻法。当需使再分布金属层241与中介金属层240在掩膜通孔280内形成凹形连接时，在光刻再分布金属层241时，需要完整保留再分布金属层241在该掩膜通孔280内和延伸至掩膜层245之上的部分，形成如图10中I’部分所示的结构。当需使再分布金属层241与中介金属层240在掩膜通孔280内形成一形连接时，在光刻再分布金属层241时，只需要保留再分布金属层241在该掩膜通孔280内的部分，形成如图10中II’部分所示的结构。
步骤S108中，形成保护层246的方法可以是旋涂的方法，形成如图11所示的结构。
步骤S109中，在保护层246上形成保护层通孔281的方法可以是光刻的方法。当需使再分布金属层241与中介金属层240在掩膜通孔280内形成凹形连接时，保护层通孔281与掩膜通孔280在垂直于保护层246的方向上不相交，形成如图12中I”部分所示的结构。当需使再分布金属层241与中介金属层240在掩膜通孔280内形成一形连接时，保护层通孔281与掩膜通孔280在垂直于保护层246的方向上重合，形成如图12中I”部分所示的结构。本领域人员知道，保护层通孔281与掩膜通孔280在垂直于保护层246的方向上相交而不完全重合的情况下，也能实现再分布金属层241与中介金属层240在掩膜通孔280内形成一形连接。
最后执行步骤S110，在保护层通孔281内形成与再分布金属层241电连通的焊接凸点250，形成如图12所示的结构。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种封装结构，包括设有焊垫的芯片，与芯片上的焊垫电连通的中介金属层，焊接凸点，以及与焊接凸点电连通的再分布金属层，其特征在于：所述再分布金属层与中介金属层直接连接形成电连通。
2.如权利要求1所述的封装结构，其特征在于：所述焊接凸点有至少两个，其中至少有一个凸点，与之连接的再分布金属层与中介金属层的连接方式为凹形连接。
3.如权利要求2所述的封装结构，其特征在于：其余凸点，与之连接的再分布金属层与中介金属层的连接方式为一形连接。
4.如权利要求1所述的封装结构，其特征在于：所述焊垫与所述中介金属层之间为T形连接。
5.如权利要求1所述的封装结构，其特征在于：还包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
6.一种封装结构的制造方法，其特征在于，包括步骤：
提供部分暴露焊垫的半封装结构；
于半封装结构上形成中介金属层，并使中介金属层与所述焊垫电连通；
刻蚀中介金属层，形成图形化中介金属层；
形成再分布金属层，所述再分布金属层与中介金属层直接连接形成电连通；
刻蚀再分布金属层，形成图形化再分布金属层；
在图形化再分布金属层上形成与之电连通的焊接凸点。
7.如权利要求6所述的封装结构的制造方法，其特征在于，所述形成再分布金属层的步骤为：
于半封装结构覆有中介金属层的一侧形成掩膜层；
在掩膜层上形成部分暴露中介金属层的掩膜通孔；
于半封装结构覆有掩膜层的一侧形成再分布金属层，使得再分布金属层与中介金属层在掩膜通孔内直接连接形成电连通。
8.如权利要求7所述的封装结构的制造方法，其特征在于：所述掩膜通孔有多个，再分布金属层的一部分覆盖至少一个掩膜通孔并延伸至掩膜层表面，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上不相交。
9.如权利要求8所述的封装结构的制造方法，其特征在于：再分布金属层的其余部分只覆盖其余掩膜通孔，且保护层通孔与对应的掩膜通孔在垂直于保护层的方向上相交或重合。
10.如权利要求7所述的封装结构的制造方法，其特征在于：所述部分暴露焊垫为暴露焊垫的侧壁，且中介金属层与所述焊垫的侧壁形成电连通。
11.如权利要求6所述的封装结构的制造方法，其特征在于，所述半封装结构包括边缘延伸出焊垫的芯片、玻璃基板以及绝缘层，所述玻璃基板与绝缘层通过夹持所述焊垫而包围所述芯片，所述芯片上面向玻璃基板的一侧设有光学感应元件。
CN2008100981685A 2008-05-26 2008-05-26 封装结构及其制造方法 Active CN101355066B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008100981685A CN101355066B (zh) 2008-05-26 2008-05-26 封装结构及其制造方法
US12/233,807 US7755155B2 (en) 2008-05-26 2008-09-19 Packaging structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100981685A CN101355066B (zh) 2008-05-26 2008-05-26 封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101355066A true CN101355066A (zh) 2009-01-28
CN101355066B CN101355066B (zh) 2011-05-18

Family

ID=40307782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100981685A Active CN101355066B (zh) 2008-05-26 2008-05-26 封装结构及其制造方法

Country Status (2)

Country Link
US (1) US7755155B2 (zh)
CN (1) CN101355066B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104090A (zh) * 2009-12-22 2011-06-22 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械***及其制造方法
CN105226074A (zh) * 2015-10-28 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN105244359A (zh) * 2015-10-28 2016-01-13 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
WO2017071426A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
WO2017071427A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536672B2 (en) * 2010-03-19 2013-09-17 Xintec, Inc. Image sensor package and fabrication method thereof
US10714528B2 (en) * 2017-11-07 2020-07-14 Xintec Inc. Chip package and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1179412C (zh) * 1995-04-05 2004-12-08 统一国际有限公司 具有伸长部分和展宽部分的焊料结构及其形成方法
JP2004260135A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
CN100423250C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104090A (zh) * 2009-12-22 2011-06-22 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械***及其制造方法
CN105084293B (zh) * 2015-06-04 2017-12-01 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械***及其制造方法
CN105226074A (zh) * 2015-10-28 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN105244359A (zh) * 2015-10-28 2016-01-13 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
WO2017071426A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
WO2017071427A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN105244359B (zh) * 2015-10-28 2019-02-26 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
US10541262B2 (en) 2015-10-28 2020-01-21 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method

Also Published As

Publication number Publication date
CN101355066B (zh) 2011-05-18
US20090289317A1 (en) 2009-11-26
US7755155B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
CN101355066B (zh) 封装结构及其制造方法
CN102194717B (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN102487021B (zh) 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
TW200937545A (en) Semiconductor device and a method of manufacturing the same
TW200405491A (en) A semiconductor device and a method of manufacturing the same
CN1947247A (zh) 通用互连芯片
JP2006237594A (ja) 半導体装置及びその製造方法
CN104350586B (zh) 半导体装置
CN104037124A (zh) 形成用于fo-ewlb中电源/接地平面的嵌入导电层的半导体器件和方法
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
CN103339716B (zh) 单层bga基板工艺
TWI397163B (zh) 使用分立導電層重新選擇鍵合線路徑的半導體裝置封裝
US20110045668A1 (en) Method of manufacturing wafer level device package
TWI416637B (zh) 晶片封裝結構及晶片封裝方法
US20100136747A1 (en) Method for manufacturing semiconductor package
CN101546739A (zh) 不通过打线即达成电性连接的芯片封装结构及其制作方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
US7479706B2 (en) Chip package structure
TWI409933B (zh) 晶片堆疊封裝結構及其製法
TW200828532A (en) Multiple chip package
CN101996959A (zh) 不通过打线即实现电性连接的芯片封装结构及其制作方法
TW200947652A (en) Semiconductor chip package structure for achieving positive face electrical connection without using substrates and a wire-bonding process
CN202977412U (zh) 半导体芯片封装结构
CN102903645B (zh) 平面式半导体元件及其制作方法
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant