CN101328409A - 氧化物类tft、锌氧化物类蚀刻剂及形成方法 - Google Patents

氧化物类tft、锌氧化物类蚀刻剂及形成方法 Download PDF

Info

Publication number
CN101328409A
CN101328409A CNA200810131709XA CN200810131709A CN101328409A CN 101328409 A CN101328409 A CN 101328409A CN A200810131709X A CNA200810131709X A CN A200810131709XA CN 200810131709 A CN200810131709 A CN 200810131709A CN 101328409 A CN101328409 A CN 101328409A
Authority
CN
China
Prior art keywords
zinc oxide
film transistor
thin film
volume percent
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810131709XA
Other languages
English (en)
Inventor
金昌桢
朴永洙
李银河
朴宰撤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101328409A publication Critical patent/CN101328409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种氧化物类TFT及制造方法、锌氧化物类蚀刻剂及形成方法。具体地讲,提供了一种锌(Zn)氧化物类薄膜晶体管,该锌氧化物类薄膜晶体管可包括栅极、处于栅极上的栅极绝缘层、包含锌氧化物且可处于栅极绝缘层的一部分上的沟道,以及与沟道的各侧面接触的源极和漏极。锌(Zn)氧化物类薄膜晶体管还可包括处于源极与漏极之间的沟道中的凹槽,可利用锌氧化物类蚀刻剂来形成该凹槽。

Description

氧化物类TFT、锌氧化物类蚀刻剂及形成方法
技术领域
示例实施例涉及一种锌(Zn)氧化物类薄膜晶体管以及一种锌氧化物类蚀刻剂,更具体地讲,涉及这样一种锌氧化物类薄膜晶体管,其中,可以用锌氧化物类蚀刻剂来形成该锌氧化物类薄膜晶体管,而且/或者对沟道区不造成损坏。其它示例实施例涉及锌氧化物类薄膜晶体管的制造方法以及锌氧化物类蚀刻剂的形成方法。
背景技术
薄膜晶体管的应用范围广,例如,显示装置的开关器件和驱动器件。薄膜晶体管可被用作交叉点型(cross point-type)存储装置的选择开关。在薄膜晶体管中,迁移率或漏电流会取决于沟道层的材料和形态。
近来,ZnO类薄膜晶体管作为氧化物类半导体器件而受到关注。在ZnO类薄膜晶体管中,沟道区可由ZnO类材料(例如,Zn氧化物、InZn氧化物或GaInZn氧化物)形成。因此,可在相对低的温度下制造ZnO类薄膜晶体管。此外,由于ZnO类薄膜晶体管可处于非晶态,所以可在相对大的面积上形成ZnO类薄膜晶体管。
图1是传统薄膜晶体管的视图。现在将参照图1详细地描述传统薄膜晶体管。可在形成在基底10上的绝缘层11的一部分上形成栅极12。可在基底10和栅极12上形成栅极绝缘层13。可在栅极绝缘层13的对应于栅极12的部分上形成沟道14,其中,沟道14由Zn氧化物类材料形成。可在沟道14的侧面上形成源极15a和漏极15b。
在传统薄膜晶体管的制造工艺中,可在沟道14和栅极绝缘层13上沉积电极材料,然后,可实施干蚀刻或湿蚀刻工艺,以形成源极15a和漏极15b。沟道14会在干蚀刻或湿蚀刻工艺中被损坏,从而产生被损坏的区域16。例如,可利用等离子体蚀刻工艺来实施干蚀刻工艺。在等离子体蚀刻工艺中,等离子体会破坏可由Zn氧化物类材料形成的沟道14。另一方面,在湿蚀刻工艺中,电极材料会残留在沟道14的表面或侧表面上,这会劣化薄膜晶体管的电学性能。
图2A是在传统薄膜晶体管中形成源极和漏极的同时有源区被等离子体蚀刻工艺损坏时,传统薄膜晶体管的漏极电流相对于栅极电压的曲线图。参照图2A,当利用等离子体蚀刻工艺制造薄膜晶体管时,可施加栅极电压,且会显示非薄膜晶体管特性。图2A的曲线可以为线性,且可包括10-6A的截止电流和10-4A的导通电流。
图2B是在传统薄膜晶体管中形成源极和漏极的同时有源区被湿蚀刻工艺损坏时,传统薄膜晶体管的漏极电流相对于栅极电压的曲线图。参照图2B,该曲线可具有大约10-13A的截止电流和10-3A的导通电流,且弯曲的形状具有一个步阶(step)。可以利用蚀刻工艺来处理形成源极15a的材料和形成漏极15b的材料,经过处理的形成源极15a的材料和形成漏极15b的材料会残留在沟道14的表面上,从而对薄膜晶体管的电学性能造成不利影响。
发明内容
示例实施例可提供一种电学性能更稳定的锌(Zn)氧化物类薄膜晶体管,在该锌氧化物类薄膜晶体管中没有形成被损坏的区域。示例实施例还可提供一种锌氧化物类蚀刻剂,其中,该锌氧化物类蚀刻剂可控制对锌氧化物类材料的蚀刻工艺。
根据示例实施例,锌氧化物类薄膜晶体管可包括栅极、处于栅极上的栅极绝缘层、处于栅极绝缘层的一部分上且包含锌氧化物的沟道,以及与沟道的侧面接触的源极和漏极。锌氧化物类薄膜晶体管可包括处于源极与漏极之间的沟道中的凹槽。该凹槽可形成为相对于沟道的与源极和漏极接触的部分具有阶梯。锌氧化物可以为ZnO、InZnO或GaInZnO。
根据示例实施例,薄膜晶体管的制造方法可包括:设置栅极;在栅极上形成栅极绝缘层;在栅极绝缘层的一部分上形成沟道,其中,沟道包含锌氧化物;通过在栅极绝缘层和沟道上涂覆导电材料并对沟道上的导电材料进行蚀刻,来形成源极和漏极;通过对沟道的暴露在源极与漏极之间的表面进行蚀刻来形成凹槽。通过蚀刻来形成凹槽的步骤可包括利用采用锌氧化物类蚀刻剂的湿蚀刻工艺,其中,锌氧化物类蚀刻剂包含HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。
根据示例实施例,锌氧化物类蚀刻剂可包含HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。HCl、HF和H3PO4中的至少一种的量可在大约0.1%的体积百分比至大约1%的体积百分比的范围内。CH3COOH的量可在大约5%的体积百分比至大约50%的体积百分比的范围内。根据示例实施例,锌氧化物类蚀刻剂的形成方法可包括:将至少1ml的HCl、HF和H3PO4中的至少一种与至少99ml的去离子水混合,并将至少10ml的CH3COOH与HCl、HF和H3PO4中的至少一种和去离子水的混合物混合。
附图说明
通过参照附图详细地描述示例实施例的示例性实施例,示例实施例的上述和其它特征和优点将变得更加明了,在附图中:
图1是传统薄膜晶体管的剖视图;
图2A是在薄膜晶体管中形成源极和漏极时,有源区被等离子体蚀刻工艺损坏的情况下,传统薄膜晶体管的漏极电流相对于栅极电压的曲线图;
图2B是在薄膜晶体管中形成源极和漏极时,有源区被湿蚀刻工艺损坏时,传统薄膜晶体管的漏极电流相对于栅极电压的曲线图;
图3是根据示例实施例的Zn氧化物类薄膜晶体管的视图;
图4A至图4E是示出了根据示例实施例的Zn氧化物类薄膜晶体管的制造方法的视图;
图5是根据示例实施例的Zn氧化物类薄膜晶体管的漏极电流相对于栅极电压的曲线图;
图6A和图6B示出了ZnO的表面在利用根据示例实施例的Zn氧化物类蚀刻剂实施湿蚀刻工艺之前和之后的图片;
图7是示出了利用根据示例实施例的Zn氧化物类蚀刻剂蚀刻薄膜晶体管时的湿度测试结果的曲线图。
应该注意的是,这些附图意图示出在特定示例实施例中使用的方法、结构和/或材料的一般特性,并意图对下面所提供的书面描述进行补充。然而,这些附图不是按比例绘制的,这些附图可以不精确地反映任何给定的实施例的精确的结构特性或性能特性,并且这些附图不应该被解释为限定了或限制了由示例实施例包括的数值或性能的范围。例如,为了清晰起见,可缩小或夸大分子、层、区域和/或结构元件的相对厚度和定位。在不同的附图中使用相似或相同的标号,以意图表示存在相似或相同的元件或特征。
具体实施方式
现在将参照附图更充分地描述示例实施例,在附图中示出了示例实施例。然而,示例实施例可以以许多不同的形式来实施,并且不应该被解释为局限于在此所阐述的实施例。相反,提供这些实施例使得本公开将是彻底的和完全的,且将把示例实施例的范围充分地传达给本领域的技术人员。在附图中,为了清晰起见,夸大了层、膜和区域的厚度。在整个说明书中,相同的标号表示相同的元件。
应该理解的是,当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时,该元件或层可以直接在另一元件或层上、直接连接或直接结合到另一元件或层,或者可以存在中间元件或中间层。相反,当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时,不存在中间元件或中间层。相同的标号始终表示相同的元件。如在这里使用的,术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是,尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此,在不脱离示例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述,在这里可使用空间相对术语,如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等,用来描述在图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是,空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如,如果在附图中的装置被翻转,则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而,示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位),并对在这里使用的空间相对描述符做出相应的解释。
这里使用的术语仅为了描述特定实施例的目的,而不意图限制示例实施例。如这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。还应理解的是,当在本说明书中使用术语“包含”和/或“包括”时,说明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样,预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此,示例实施例不应该被理解为局限于在此示出的区域的特定形状,而将包括例如由制造导致的形状偏差。例如,示出为矩形的注入区域在其边缘将通常具有圆形或弯曲的特征和/或注入浓度的梯度,而不是从注入区域到非注入区域的二元变化。同样,通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此,在图中示出的区域实际上是示意性的,它们的形状并不意图示出装置的区域的实际形状,也不意图限制示例实施例的范围。
除非另有定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是,除非这里明确定义,否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思,而不将理想地或者过于正式地解释它们的意思。
图3是根据示例实施例的锌(Zn)氧化物类薄膜晶体管的视图。虽然图3示出了底部栅极型薄膜晶体管,但是示例实施例不限于此。例如,根据示例实施例的薄膜晶体管也可被应用于顶部栅极型薄膜晶体管。参照图3,根据示例实施例的Zn氧化物类薄膜晶体管可包括形成在基底31的一部分上的栅极32、形成在基底31和栅极32上的栅极绝缘层33、形成在栅极绝缘层33的对应于栅极32的部分上的沟道34、以及在栅极绝缘层33上与沟道34的端部接触的源极35a和漏极35b。
根据示例实施例的Zn氧化物类薄膜晶体管可包括在沟道34中并处于源极35a与漏极35b之间的凹槽R。具体地讲,凹槽R可以是通过蚀刻沟道34的不与源极35a和漏极35b接触的表面而获得的区域。因此,凹槽R可以形成为相对于沟道34的与源极35a和漏极35b接触的部分具有阶梯。凹槽R可以形成为通过去除形成在图1中所示的传统薄膜晶体管的沟道14中的被损坏的区域16,来使薄膜晶体管的电学性能稳定。现在将参照图4A至图4E来详细地描述根据示例实施例的Zn氧化物类薄膜晶体管的制备方法。
参照图4A,可通过在基底31的一部分上涂覆导电材料并对该导电材料进行蚀刻来形成栅极32。基底31可以由硅、玻璃、塑料材料或有机材料形成。当基底31由硅形成时,可以对基底31的表面进行热处理,以形成氧化硅。可利用导电材料(例如,金属或金属氧化物)来形成栅极32。
参照图4B,可在基底31和栅极32上涂覆绝缘材料,以形成栅极绝缘层33。可利用适于半导体装置的传统制造方法的任何绝缘材料来形成栅极绝缘层33。例如,可利用SiO2、介电常数可比SiO2的介电常数高的高k材料(例如,HfO2、Al2O3、Si3N4或它们的混合物)来形成栅极绝缘层33。
参照图4C,可在栅极绝缘层33的对应于栅极32的部分上形成沟道34。可利用适于传统薄膜晶体管的任何材料来形成沟道34。例如,可利用Zn氧化物类材料(例如,Zn氧化物、InZn氧化物或GaInZn氧化物)来形成沟道34。
参照图4D,可在栅极绝缘层33和沟道34上涂覆导电材料,以形成导电层,然后,可对导电层的处于沟道34上的部分进行蚀刻以形成源极35a和漏极35b。可利用金属或导电金属氧化物来形成源极35a和漏极35b。例如,所述金属可以为Pt、Ru、Au、Ag、Mo、Al、W或Cu,所述导电金属氧化物可以为IZO(InZnO)或AZO(AlZnO)。
参照图4E,可对沟道34的表面进行蚀刻以形成凹槽R。可通过对沟道34的不与源极35a和漏极35b接触的部分进行蚀刻来形成凹槽R。可对形成沟道34的Zn氧化物类材料进行蚀刻,以形成凹槽R。传统地,可利用氢氯酸(HCl)、氢氟酸(HF)或磷酸(H3PO4)的水溶液来对Zn氧化物类材料进行蚀刻。可控制对Zn氧化物类材料的蚀刻速度,但是因为蚀刻速度可以高达大约20nm/min或更高,所会难以调节将要形成的薄层的厚度。因此,不能将该蚀刻方法用于实施精细蚀刻。根据示例实施例,包含醋酸(CH3COOH)的蚀刻剂可更易于控制对Zn氧化物类材料的蚀刻速度。
在示例实施例中,Zn氧化物类蚀刻剂可以为HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。HCl、HF和H3PO4中的至少一种的量可在大约0.1%的体积百分比至大约1%的体积百分比的范围内,CH3COOH的量可在大约5%的体积百分比至大约50%的体积百分比的范围内。现在将详细地描述根据示例实施例的Zn氧化物类蚀刻剂的制备方法。可将1ml的HCl、HF或H3PO4与99ml的去离子水混合,以制备稀酸(diluted acid)。然后,可将10ml的CH3COOH与该稀酸混合。当利用根据示例实施例的Zn氧化物类蚀刻剂来蚀刻Zn氧化物时,蚀刻速度可以在大约1nm/min至大约8nm/min的范围内,因此,可以以相对高的精确度对Zn氧化物进行蚀刻。因此,通过利用根据示例实施例的Zn氧化物类蚀刻剂来蚀刻由Zn氧化物形成的沟道34,可更易于形成凹槽R。
图5是根据示例实施例的薄膜晶体管的漏极电流相对于栅极电压的曲线图。在此使用的薄膜晶体管可包括:SiO2层,厚度为大约100nm且形成在Si基底上;由Mo形成的栅极,厚度为大约200nm;由Si3N4形成的栅极绝缘层,厚度为大约200nm;具有凹槽的沟道,该沟道由GaInZn氧化物形成,且厚度为大约70nm;源极和漏极,由Ti/Pt形成。参照图5,截止电流可以为大约10-12A或更小,导通电流可以为大约10-4A,因此,导通电流/截止电流的比可以为大约108或更大。例如,薄膜晶体管可以表现出增大的导通电流/截止电流的比以及降低的截止电流,这会是薄膜晶体管所需的特性。
图6A和图6B示出了ZnO层的表面在利用根据示例实施例的Zn氧化物类蚀刻剂实施湿蚀刻工艺之前和之后的原子力显微镜(AFM)图片。图6A示出了ZnO在实施湿蚀刻工艺之前的表面,测得的表面粗糙度可以为大约0.286nm(rms)。图6B示出了ZnO在实施湿蚀刻工艺之后的表面,测得的表面粗糙度可以为大约0.829nm(rms)。因此,ZnO可适于用在薄膜晶体管中。
图7是示出了薄膜晶体管被根据示例实施例的Zn氧化物类蚀刻剂蚀刻时,该薄膜晶体管的湿度测试结果的曲线图。在图7中,“A”表示在薄膜晶体管样品刚形成之后,该薄膜晶体管样品的电学特性,“B”表示在将薄膜晶体管样品置于大约95%的湿度下14个小时后,该薄膜晶体管样品的电学特性,“C”表示当利用根据示例实施例的Zn氧化物类蚀刻剂对已经被置于大约95%的湿度下的薄膜晶体管样品的Zn氧化物沟道进行湿蚀刻时,该薄膜晶体管样品的电学特性。
参照图7,在将薄膜晶体管样品置于大约95%的湿度下14个小时后,由于Zn氧化物会对湿度敏感,所以阈值电压Vth会沿着负(-)电压的方向移动(A→B)。当OH-被吸收到薄膜晶体管的沟道的表面并形成薄OH-膜时,一般可以观察到该现象。然而,当利用根据示例实施例的Zn氧化物类蚀刻剂对薄膜晶体管的沟道的表面进行蚀刻时,可能已恢复初始特性(B→C)。例如,在根据示例实施例的Zn氧化物类蚀刻剂的情况下,可将对Zn氧化物的蚀刻速度控制为相对低,使得薄膜晶体管的沟道不会被损坏的同时OH-吸收层可更易于被去除。
沟道的表面可被部分地去除以形成凹槽。因此,当根据传统方法形成源极和漏极时会在沟道中形成的被损坏的区域可被去除。因此,可制造电学性能提高的薄膜晶体管。示例实施例可提供一种蚀刻剂,其中,该蚀刻剂可更易于控制对形成薄膜晶体管的沟道的Zn氧化物类材料的蚀刻速度。
虽然已参照示例实施例的示例性实施例具体示出并描述了示例实施例,但是本领域普通技术人员应该理解,在不脱离由权利要求限定的示例实施例的精神和范围的情况下,可在此作出各种形式和细节的改变。

Claims (20)

1、一种锌氧化物类蚀刻剂,包含HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。
2、如权利要求1所述的锌氧化物类蚀刻剂,其中,HCl、HF和H3PO4中的至少一种的量在0.1%的体积百分比至1%的体积百分比的范围内。
3、如权利要求1所述的锌氧化物类蚀刻剂,其中,CH3COOH的量在5%的体积百分比至50%的体积百分比的范围内。
4、一种锌氧化物类薄膜晶体管,包括:
栅极;
栅极绝缘层,处于栅极上;
沟道,包含锌氧化物,且处于栅极绝缘层的一部分上;
源极和漏极,与沟道的侧面接触;
所述沟道还包括处于源极与漏极之间的凹槽。
5、如权利要求4所述的锌氧化物类薄膜晶体管,其中,所述凹槽相对于沟道的与源极和漏极接触的部分具有阶梯。
6、如权利要求4所述的锌氧化物类薄膜晶体管,其中,通过采用锌氧化物类蚀刻剂的湿蚀刻工艺来形成所述凹槽,其中,锌氧化物类蚀刻剂包含HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。
7、如权利要求6所述的锌氧化物类薄膜晶体管,其中,HCl、HF和H3PO4中的至少一种的量在0.1%的体积百分比至1%的体积百分比的范围内。
8、如权利要求6所述的锌氧化物类薄膜晶体管,其中,CH3COOH的量在5%的体积百分比至50%的体积百分比的范围内。
9、如权利要求4所述的锌氧化物类薄膜晶体管,其中,锌氧化物为ZnO、InZnO或GaInZnO。
10、一种薄膜晶体管的制造方法,所述方法包括:
形成栅极;
在栅极上形成栅极绝缘层;
在栅极绝缘层的一部分上形成沟道,其中,沟道包含锌氧化物;
通过在栅极绝缘层和沟道上涂覆导电材料并对沟道上的导电材料进行蚀刻,来形成源极和漏极;
通过对沟道的暴露在源极与漏极之间的表面进行蚀刻来形成凹槽。
11、如权利要求10所述的方法,其中,形成沟道的步骤包括设置相对于沟道的与源极和漏极接触的部分的阶梯。
12、如权利要求10所述的方法,其中,锌氧化物为ZnO、InZnO或GaInZnO。
13、如权利要求12所述的方法,其中,通过蚀刻来形成凹槽的步骤包括采用锌氧化物类蚀刻剂的湿蚀刻工艺,其中,锌氧化物类蚀刻剂包含HCl、HF和H3PO4中的至少一种与CH3COOH的混合水溶液。
14、如权利要求13所述的方法,其中,HCl、HF和H3PO4中的至少一种的量在0.1%的体积百分比至1%的体积百分比的范围内。
15、如权利要求13所述的方法,其中,CH3COOH的量在5%的体积百分比至50%的体积百分比的范围内。
16、一种锌氧化物类蚀刻剂的形成方法,包括:
将HCl、HF和H3PO4中的至少一种与去离子水混合;
将CH3COOH与HCl、HF和H3PO4中的至少一种和去离子水的混合物混合。
17、如权利要求16所述的方法,其中,在所述锌氧化物类蚀刻剂中,HCl、HF和H3PO4中的至少一种的量为至少1ml,去离子水的量为至少99ml。
18、如权利要求16所述的方法,其中,将至少10ml的CH3COOH与HCl、HF和H3PO4中的至少一种和去离子水的混合物混合。
19、如权利要求16所述的方法,其中,HCl、HF和H3PO4中的至少一种的量在0.1%的体积百分比至1%的体积百分比的范围内。
20、如权利要求16所述的方法,其中,CH3COOH的量在5%的体积百分比至50%的体积百分比的范围内。
CNA200810131709XA 2007-06-22 2008-06-20 氧化物类tft、锌氧化物类蚀刻剂及形成方法 Pending CN101328409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070061875A KR101402189B1 (ko) 2007-06-22 2007-06-22 Zn 산화물계 박막 트랜지스터 및 Zn 산화물의 식각용액
KR1020070061875 2007-06-22

Publications (1)

Publication Number Publication Date
CN101328409A true CN101328409A (zh) 2008-12-24

Family

ID=40135523

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810131709XA Pending CN101328409A (zh) 2007-06-22 2008-06-20 氧化物类tft、锌氧化物类蚀刻剂及形成方法

Country Status (4)

Country Link
US (2) US20080315193A1 (zh)
JP (1) JP2009004787A (zh)
KR (1) KR101402189B1 (zh)
CN (1) CN101328409A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598266A (zh) * 2009-11-20 2012-07-18 株式会社半导体能源研究所 半导体装置
CN102054873B (zh) * 2009-11-05 2014-03-05 元太科技工业股份有限公司 显示器及其薄膜晶体管阵列基板与薄膜晶体管

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004885B2 (ja) * 2008-07-15 2012-08-22 スタンレー電気株式会社 半導体構造の加工方法
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101640812B1 (ko) * 2009-05-26 2016-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2449593B1 (en) 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN102473731B (zh) 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
DE102009039777A1 (de) * 2009-09-02 2011-03-03 Forschungszentrum Jülich GmbH Verfahren zur Herstellung und Strukturierung einer Zinkoxidschicht und Zinkoxidschicht
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN107195328B (zh) 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
CN105070717B (zh) 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101928723B1 (ko) 2009-11-20 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101790365B1 (ko) * 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120099475A (ko) 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396102B1 (ko) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101866734B1 (ko) * 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702631B (zh) * 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
KR101948707B1 (ko) * 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
KR101280702B1 (ko) 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
TWI688047B (zh) * 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2013051390A (ja) * 2011-08-02 2013-03-14 Idemitsu Kosan Co Ltd 電界効果素子
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101442392B1 (ko) * 2013-02-01 2014-09-17 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법
JP6326270B2 (ja) 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241457A (zh) * 1998-07-07 2000-01-19 三星电子株式会社 清洗锆钛酸铅薄膜的方法
CN1384400A (zh) * 2001-05-07 2002-12-11 Lg.飞利浦Lcd有限公司 构图铟锡氧化物的蚀刻剂和制造液晶显示装置的方法
CN1502722A (zh) * 2002-11-26 2004-06-09 关东化学株式会社 以银为主成分的金属薄膜的蚀刻液组合物
CN1506495A (zh) * 2002-12-10 2004-06-23 关东化学株式会社 蚀刻液组合物及使用该蚀刻液组合物制造反射板的方法
KR20040097586A (ko) * 2003-05-12 2004-11-18 테크노세미켐 주식회사 투명도전막의 선택적 에칭액 조성물
US20060141802A1 (en) * 2004-12-23 2006-06-29 Lam Research Corporation Silicon electrode assembly surface decontamination by acidic solution

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69425821T2 (de) * 1993-05-13 2001-04-05 Imec Inter Uni Micro Electr Verfahren zum Ätzen Silizium-Oxid-Schichten mit Mischungen von HF und Carbonsäure
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
JP2002151693A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
US6624078B1 (en) * 2001-07-13 2003-09-23 Lam Research Corporation Methods for analyzing the effectiveness of wafer backside cleaning
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005020352A (ja) * 2003-06-26 2005-01-20 Murata Mfg Co Ltd 薄膜パターンの形成方法、薄膜パターン及び電子部品
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
US20060197089A1 (en) * 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
KR20060133834A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241457A (zh) * 1998-07-07 2000-01-19 三星电子株式会社 清洗锆钛酸铅薄膜的方法
CN1384400A (zh) * 2001-05-07 2002-12-11 Lg.飞利浦Lcd有限公司 构图铟锡氧化物的蚀刻剂和制造液晶显示装置的方法
CN1502722A (zh) * 2002-11-26 2004-06-09 关东化学株式会社 以银为主成分的金属薄膜的蚀刻液组合物
CN1506495A (zh) * 2002-12-10 2004-06-23 关东化学株式会社 蚀刻液组合物及使用该蚀刻液组合物制造反射板的方法
KR20040097586A (ko) * 2003-05-12 2004-11-18 테크노세미켐 주식회사 투명도전막의 선택적 에칭액 조성물
US20060141802A1 (en) * 2004-12-23 2006-06-29 Lam Research Corporation Silicon electrode assembly surface decontamination by acidic solution

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054873B (zh) * 2009-11-05 2014-03-05 元太科技工业股份有限公司 显示器及其薄膜晶体管阵列基板与薄膜晶体管
CN102598266A (zh) * 2009-11-20 2012-07-18 株式会社半导体能源研究所 半导体装置
CN102598266B (zh) * 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
KR20080112877A (ko) 2008-12-26
KR101402189B1 (ko) 2014-06-02
JP2009004787A (ja) 2009-01-08
US20120295399A1 (en) 2012-11-22
US20080315193A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101328409A (zh) 氧化物类tft、锌氧化物类蚀刻剂及形成方法
US20120007158A1 (en) Non-volatile memory transistor having double gate structure
CN101335301A (zh) 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
CN102543886A (zh) 一种栅控二极管半导体存储器器件的制造方法
CN103531637B (zh) 晶体管与其制造方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN102569066B (zh) 栅控二极管半导体器件的制备方法
CN101192537A (zh) 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管
CN107689391B (zh) 薄膜晶体管基板及其制备方法
CN106601621B (zh) 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
CN103545377B (zh) 一种氧化物薄膜晶体管及其制造方法
CN103295878A (zh) 一种多层纳米线结构的制造方法
CN102592997A (zh) 一种栅控二极管半导体器件的制造方法
CN115295564A (zh) 阵列基板和显示面板
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN102593064B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN111477628B (zh) 一种半浮栅tft存储器及其制备方法
CN103700581A (zh) 一种制作金属与n型半导体锗源漏接触的方法
KR101743987B1 (ko) 반도체 장치
US20090117700A1 (en) Method for Manufacturing a Trench Power Transistor
CN208570615U (zh) 锗纳米膜柔性金属型多沟道薄膜晶体管
DE112011103660T5 (de) Widerstands-Feldeffekttransistor mit einer ultrasteilen Unterschwellenflanke und Verfahren zu seiner Herstellung
CN105070660A (zh) 一种∑型结构的半浮栅器件的制造方法
CN102569070B (zh) 一种mis电容的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081224