CN101283388B - Tft基板及tft基板的制造方法 - Google Patents

Tft基板及tft基板的制造方法 Download PDF

Info

Publication number
CN101283388B
CN101283388B CN2006800372652A CN200680037265A CN101283388B CN 101283388 B CN101283388 B CN 101283388B CN 2006800372652 A CN2006800372652 A CN 2006800372652A CN 200680037265 A CN200680037265 A CN 200680037265A CN 101283388 B CN101283388 B CN 101283388B
Authority
CN
China
Prior art keywords
coating
electrode
distribution
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800372652A
Other languages
English (en)
Other versions
CN101283388A (zh
Inventor
井上一吉
矢野公规
田中信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN101283388A publication Critical patent/CN101283388A/zh
Application granted granted Critical
Publication of CN101283388B publication Critical patent/CN101283388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种TFT基板及TFT基板的制造方法，其提出削减制造工序的工序数，并缩短制造时间，由此降低制造成本，并且制造成品率提高的方法。TFT基板构成为，具备：基板；在该基板的上方形成有栅电极及栅极配线；在栅电极及栅极配线的上方形成有栅极绝缘膜；至少在栅电极的上方的栅极绝缘膜的上方形成有第一氧化物层；在第一氧化物层的上方形成有第二氧化物层，并利用第二氧化物层至少形成像素电极。

Description

TFT基板及TFT基板的制造方法
技术领域
本发明涉及在液晶显示装置或有机EL发光装置等中使用的TFT基板及其制造方法。
背景技术
LCD(液晶显示装置)或有机EL显示装置从显示性能、节省能源等缘由出发而被广泛利用。这些尤其作为移动电话或PDA(面向个人便携信息终端)、个人计算机或笔记本计算机、电视等显示装置变为主流。在这些显示装置中通常使用TFT基板。
例如，液晶显示装置在TFT基板与对置基板之间填充有液晶等显示材料。此外，该显示材料选择性地按像素施加电压。此处，TFT基板为配置有由半导体薄膜(也称为半导体膜)等构成的TFT(薄膜晶体管)的基板。通常，TFT基板阵列状地配置TFT，因此也称为“TFT阵列基板”。
而且，在用于液晶显示装置等的TFT基板中，TFT与液晶显示装置的画面的1像素的组(其称为1单元)在玻璃基板上横竖地配设。TFT基板中，在玻璃基板上，栅极配线例如在横向上等间隔地配置，源极配线或漏极配线的一方在横向上等间隔地配置。此外，在构成各像素的上述单元中分别设置源极配线或漏极配线的另一方、栅电极、源电极及漏电极。
<TFT基板的现有的制造方法>
作为该TFT基板的制造方法通常已知有使用5片掩模的5片掩模过程(mask process)、或利用半色调曝光技术使用4片掩模的4片掩模过程等。
然而，在此种TFT基板的制造方法中，通过使用5片或4片掩模，其制造过程需要较多的工序。例如，4片掩模过程需要35步骤(工序)，5片掩模过程需要超过40步骤(工序)。如此地，工序数变多，有制造成品率降低之虞。此外，如果工序数多，工序变得复杂，有制造成本增大之虞。
(使用5片掩模的制造方法)
图69是用于说明现有例的TFT基板的制造方法的概略图，(a)表示形成有栅电极剖面图。(b)表示形成有蚀刻停止器的剖面图。(c)表示形成有源电极及漏电极的剖面图。(d)表示形成有层间绝缘膜的剖面图。(e)表示形成有像素电极的剖面图。
图69(a)中，在玻璃基板9210上使用第一掩模(未图示)，形成栅电极9212。即，首先在玻璃基板9210上利用溅射堆积金属(例如，Al(铝)等)。接下来，使用第一掩模，利用光刻法形成抗蚀剂。然后，通过蚀刻成规定的形状，形成栅电极9212，且灰化抗蚀剂。
其次，如图69(b)所示，在玻璃基板9210及栅电极9212上依次叠层由SiN膜(氮化硅膜)构成的栅绝缘膜9213，及α-Si:H(i)膜9214。接下来，堆积作为沟道保护层的SiN膜(氮化硅膜)。然后，使用第二掩模(未图示)利用光刻法形成抗蚀剂。接下来，使用CHF气体，SiN膜被干蚀刻为规定的形状，从而形成蚀刻停止器215，且灰化抗蚀剂。
其次，如图69(c)所示，在α-Si:H(i)膜9214及蚀刻停止器9215上堆积α-Si:H(n)膜9216。接下来，在其上使用真空蒸镀或溅射法堆积Cr(铬)/Al二层膜。接下来，使用第三掩模(未图示)利用光刻法形成抗蚀剂。然后，蚀刻Cr/Al二层膜，形成规定形状的源电极9217a及漏电极9217b。此时，对Al进行使用了H3PO4-CH3COOH-HNO3的光刻，此外，对Cr进行使用硝酸第二铈铵水溶液的光刻。接下来对α-Si:H膜(9216及9214)进行使用了CHF气体的干蚀刻和使用了联氨水溶液(NH2NH2·H2O)的湿蚀刻，形成规定形状的α-Si:H(n)膜9216及α-Si:H(i)膜9214，且灰化抗蚀剂。
其次，如图69(d)所示，在形成透明电极9219之前，在栅极绝缘膜9213、蚀刻停止器9215、源电极9217a及漏电极9217b上堆积层间绝缘膜9218。接下来，使用第四掩模(未图示)，利用光刻法形成抗蚀剂。然后，蚀刻层间绝缘膜9218，并形成用于使透明电极9219与源电极9217a电连接的通孔9218a，并灰化抗蚀剂。
其次，如图69(e)所示，在形成有源电极9217a及漏电极9217b的图案的区域层间绝缘膜9218上利用溅射法堆积以氧化铟和氧化锌为主成分的非晶质透明导电膜。接下来，使用第五掩模(未图示)，利用光刻法形成抗蚀剂。然后，对非晶质透明导电膜使用草酸约4重量％的水溶液作为蚀刻剂进行光刻。接下来，非晶质导电膜形成与源电极9217a电连接的形状，并灰化抗蚀剂。由此，形成透明电极9219。
如此地，根据本现有例的TFT基板的制造方法，需要5片掩模。
(使用3片掩模的制造方法)
作为改良上述现有技术的技术，提出了减少掩模的数量(例如从5片减到3片)，并以进一步消减制造工序的方法来制造TFT基板的技术。例如，在下述专利文献1～7中记载有使用了3片掩模的TFT基板的制造方法。
专利文献1：日本国特开2004-317685号公报
专利文献2：日本国特开2004-319655号公报
专利文献3：日本国特开2005-017669号公报
专利文献4：日本国特开2005-019664号公报
专利文献5：日本国特开2005-049667号公报
专利文献6：日本国特开2005-106881号公报
专利文献7：日本国特开2005-108912号公报
但是，上述专利文献1～7中记载的使用了3片掩模的TFT基板的制造方法需要栅极绝缘膜的阳极氧化工序等，是非常烦杂的制造过程。因此，存在上述TFT基板的制造方法是实际应用困难的技术的问题。
此外，在实际的生产线中，期望可使生产率及品质提高的实用的技术。
发明内容
本发明鉴于所述问题，目的在于提供一种通过削减制造工序的工序数，可大幅地降低制造成本的TFT基板及TFT基板的制造方法。
为达到该目的，本发明的TFT基板具备：基板；在该基板的上方形成有栅电极及栅极配线；至少在所述栅电极及所述栅极配线的上方形成有栅极绝缘膜；至少在所述栅电极的上方的所述栅极绝缘膜的上方形成有由n型氧化物半导体层构成的第一氧化物层；在所述第一氧化物层的上方形成有由氧化物导电体层构成的第二氧化物层，其中，利用所述第二氧化物层形成像素电极、源电极及漏电极、源极配线及漏极配线。
而且，上述“……的上方”具有“(从表面离开)……之上”，和“(与表面接触)……之上”两方面的意思。在各实施方式中记载任意优选的。
此外，优选所述像素电极由所述第一氧化物层和所述第二氧化物层构成。
此外，本发明的TFT基板的制造方法，包括：在基板的上方使用第一掩模形成栅电极及栅极配线的工序；在所述基板、所述栅电极及所述栅极配线的上方依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及抗蚀剂的工序；使用第二掩模，通过半色调曝光，将所述抗蚀剂形成为规定的形状的工序；选择性地蚀刻所述第一氧化物层和所述第二氧化物层，从而形成源极配线、漏极配线及像素电极的工序；将所述抗蚀剂再形成为规定的形状的工序；选择性地蚀刻所述第二氧化物层，从而形成源电极、漏电极及沟道部的工序；选择性地蚀刻所述栅极绝缘膜，从而形成栅极配线衬垫的工序。
此外，本发明的TFT基板的制造方法，包括：在基板的上方使用第一掩模形成栅电极及栅极配线的工序；在所述基板、所述栅电极及所述栅极配线的上方依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及抗蚀剂的工序；使用第二掩模，通过半色调曝光，将所述抗蚀剂形成为规定的形状的工序；蚀刻所述第一氧化物层、所述第二氧化物层、和所述栅极绝缘膜，从而形成源极配线、漏极配线、像素电极及栅极配线衬垫的工序；将所述抗蚀剂再形成为规定的形状的工序；选择性地蚀刻所述第二氧化物层，从而形成源电极、漏电极及沟道部的工序。
此外，优选在所述源极配线、所述漏极配线、所述源电极及所述漏电极的上方使用第三掩模，形成辅助配线或辅助电极的工序。
为达到上述目的，本发明的TFT基板具备保护用绝缘膜，该保护用绝缘膜在所述像素电极、源极配线衬垫或漏极配线衬垫及栅极配线衬垫露出的状态下，在所述栅电极及栅极配线的上方及所述源极配线、漏极配线、源电极及漏电极的上方形成，且利用所述第二氧化物层，形成有所述源极配线、漏极配线、源电极、漏电极及像素电极。
如此，沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。此外，通过在制造时使用的掩模的削减及制造工序的削减，能够实现生产效率的提高及制造原价的成本降低。进而，因为形成有保护用绝缘膜，因此通过在TFT基板上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。
而且，源·漏极配线衬垫是指源极配线衬垫或漏极配线衬垫。
此外，优选所述第一氧化物层为n型氧化物半导体层，且所述第二氧化物层为氧化物导电体层。
如此，通过使用氧化物半导体层作为TFT的活性层，流过电流且稳定，对利用电流控制工作的有机电场发光装置有用。此外，能够容易地形成沟道部、源电极及漏电极。
此外，优选所述像素电极由所述第一氧化物层和第二氧化物层的叠层膜形成。
如此，能够将叠层膜形成透明，因此能够防止光导致的误动作。
此外，优选至少在所述第二氧化物层的基板侧形成有所述第一氧化物层。
如此，能够将第二氧化物层及第一氧化物层形成透明，因此能够防止光导致的误动作。
此外，优选在所述源极配线、漏极配线、源电极、漏电极及像素电极的至少一个上形成有辅助导电层。
如此，能够降低各配线或电极的电阻，能够使可靠性提高，并能抑制能量效率的降低。
此外，优选所述第一氧化物层及所述第二氧化物层的能隙在3.0eV以上。
如此，通过将能隙形成为3.0eV以上，能够防止光导致的误动作。而且，通常能隙在3.0eV以上即可，但优选3.2eV以上，最优选3.4eV以上。如此，通过增大能隙，能够更可靠地防止光导致的误动作。
此外，本发明的TFT基板的制造方法，包括：
在基板上使用第一掩模形成栅电极及栅极配线的工序；在所述基板、所述栅电极及所述栅极配线上依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及第二抗蚀剂，并使用第二掩模，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂，蚀刻所述第二氧化物层，从而形成源极配线、漏极配线、源电极、漏电极及像素电极的工序；在所述第一氧化物层、源极配线、漏极配线、源电极、漏电极及像素电极上依次叠层保护用绝缘膜及第三抗蚀剂，并利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂蚀刻栅极配线衬垫上的所述保护用绝缘膜及第一氧化物层的工序；再形成所述第三抗蚀剂后，使用该第三抗蚀剂，选择性地蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫上的所述保护用绝缘膜及所述栅极配线衬垫上的所述栅极绝缘膜，并使所述像素电极、所述源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
如此，本发明作为TFT基板的制造方法有效。使用三片掩模能够制造具有保护用绝缘膜的TFT基板，且掩模被削减，制造工序被削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。
此外，本发明的TFT基板的制造方法，包括：在基板上使用第一掩模形成栅电极及栅极配线的工序；在所述基板、栅电极及栅极配线上依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、辅助导电层及第二抗蚀剂，并利用半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂，蚀刻所述辅助导电层及第二氧化物层，从而形成源极配线、漏极配线、源电极、漏电极及像素电极，并形成由所述辅助导电层构成的辅助配线及辅助电极的工序；再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述像素电极上的所述辅助导电层，使所述像素电极露出的工序；在所述第一氧化物层及像素电极上、及形成在所述源极配线、漏极配线、源电极及漏电极上的所述辅助导电层上，依次叠层保护用绝缘膜及第三抗蚀剂，并利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂蚀刻所述栅极配线衬垫上的所述保护用绝缘膜及第一氧化物层的工序；再形成所述第三抗蚀剂后，使用该第三抗蚀剂，选择性地蚀刻所述像素电极及所述源极配线用衬垫或漏极配线用衬垫上的所述保护用绝缘膜，及所述栅极配线衬垫上的所述栅极绝缘膜，从而使所述像素电极、所述源极配线用衬垫或漏极配线用衬垫及所述栅极配线衬垫露出的工序。
如此，使用三片掩模能够制造具有保护用绝缘膜的TFT基板，且掩模被削减，制造工序被削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。此外，因为能够降低各配线或电极的电阻，因此可靠性提高，并且能够抑制能量效率的降低。
此外，优选所述TFT基板的上方被保护用绝缘膜覆盖，且所述保护用绝缘膜在与各像素电极、源极配线衬垫或漏极配线衬垫及栅极配线衬垫对应的位置处具有开口部。
如此，沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。此外，TFT基板自身具备保护用绝缘膜的构造，因此能够提供可容易地制造利用液晶或有机EL材料等显示机构或发光机构的TFT基板。
此外，优选所述第一氧化物层为n型氧化物半导体层，且所述第二氧化物层为氧化物导电体层。
如此，通过使用氧化物半导体层作为TFT的活性层，流过电流且稳定，因此对利用电流控制工作的有机电场发光装置有用。此外，能够容易地形成沟道部、源电极及漏电极。
此外，优选所述像素电极由所述第一氧化物层和第二氧化物层的叠层膜形成。
如此，能够将叠层膜形成透明，因此能够防止光导致的误动作。
此外，优选至少在所述第二氧化物层的基板侧形成有所述第一氧化物层。
如此，能够将第二氧化物层及第一氧化物层形成透明，因此能够防止光导致的误动作。
此外，优选在所述源极配线、漏极配线、源电极、漏电极及像素电极的至少一个上方形成有辅助导电层。
如此，能够降低各配线或电极的电阻，能够使可靠性提高，并能抑制能量效率的降低。
此外，优选所述第一氧化物层形成在与所述沟道部、源极配线、漏极配线、源电极、漏电极及像素电极对应的位置处。
如此，通常第一氧化物层仅形成在规定的位置，因此能够排除对栅极配线干涉(窜线)的顾虑。
此外，优选所述第一氧化物层及/或所述第二氧化物层的能隙在3.0eV以上。
如此，通过将能隙形成为3.0eV以上，能够防止光导致的误动作。而且，通常能隙在3.0eV以上即可，但优选3.2eV以上，最优选3.4eV以上。如此，通过增大能隙，能够更可靠地防止光导致的误动作。
此外，优选所述像素电极的一部分被反射金属层覆盖。
如此，能够长期稳定地工作，并且能够防止窜线，并且能够提供可大幅降低制造成本的半透过型TFT基板或半反射型TFT基板。
此外，优选利用所述反射金属层形成所述源极配线、漏极配线、源电极及漏电极的至少一个。
如此，能够反射更多的光，并利用反射光使亮度提高。
此外，优选所述反射金属层由铝、银或金构成的薄膜，或由包含铝、银或金的合金层构成。
如此，能够反射更多的光，并利用反射光使亮度提高。
此外，优选所述TFT基板具备金属层，并具有保护所述金属层的金属层保护用氧化物导电体层。
如此，能够防止金属层的腐蚀，并提高耐久性。例如，在使用金属层作为栅极配线的情况下，在形成栅极配线衬垫用的开口部时，能够防止金属表面露出，并可使连接可靠性提高。此外，在金属层为反射金属层的情况下，能够防止反射金属层的变色，且能够防止反射金属层的反射率的降低的不良情况。
此外，优选所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极或像素电极的至少一个由氧化物透明导电体层构成。
如此，因为光的透过量增大，因此能够提供亮度优良的显示装置。
此外，本发明的TFT基板的制造方法，包括：在基板的上方使用第一掩模形成栅电极及栅极配线的工序；在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂蚀刻所述第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极的工序；再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述第二氧化物层，形成源电极及漏电极的工序；在露出的所述栅极绝缘膜及第一氧化物层的上方，及在所述源极配线、漏极配线、源电极、漏电极及像素电极的上方，叠层保护用绝缘膜及第三抗蚀剂，使用第三掩模将第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂，蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜及所述栅极配线衬垫的上方的所述保护用绝缘膜和栅极绝缘膜，从而使所述像素电极、所述源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
如此，本发明作为TFT基板的制造方法有效。使用三片掩模能够制造具有保护用绝缘膜的TFT基板，且掩模被削减，制造工序被削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。进而通常第一氧化物层仅形成在规定的位置(与沟道部、源极配线、漏极配线、源电极、漏电极及像素电极对应的位置)，因此能够排除对栅极配线干涉(窜线)的顾虑。
此外，本发明的TFT基板的制造方法，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、辅助导电层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂蚀刻所述辅助导电层、第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极，并形成由所述辅助导电层构成的辅助配线的工序；再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述辅助导电层及第二氧化物层，形成源电极及漏电极，并形成由所述辅助导电层构成的辅助电极的工序；在露出的所述栅极绝缘膜及第一氧化物层的上方，及在所述源极配线、漏极配线、源电极、漏电极及像素电极的上方形成的所述辅助导电层的上方，叠层保护用绝缘膜及第三抗蚀剂，使用第三掩模将第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂，蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜及所述栅极配线衬垫的上方的所述保护用绝缘膜，从而使所述像素电极及所述源极配线衬垫或漏极配线衬垫的上方的所述辅助导电层露出的工序；使用所述第三抗蚀剂，蚀刻露出后的所述像素电极及所述源极配线衬垫或漏极配线衬垫的上方的所述辅助导电层，从而使所述像素电极及所述源极配线衬垫或漏极配线衬垫露出的工序；使用所述第三抗蚀剂，蚀刻所述栅极配线衬垫的上方的所述栅极绝缘膜，从而使所述栅极配线衬垫露出的工序。
如此，使用三片掩模能够制造具有辅助导电层及保护用绝缘膜的TFT基板，且掩模被削减，制造工序被削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为能够降低各配线或电极的电阻，因此可靠性提高，并且能够抑制能量效率的降低。
此外，本发明的TFT基板的制造方法，包括：在基板的上方使用第一掩模形成栅电极及栅极配线的工序；在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、反射金属层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；使用所述第二抗蚀剂蚀刻所述反射金属层、第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极的工序；再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述反射金属层及第二氧化物层，形成源电极及漏电极的工序；在露出的所述栅极绝缘膜及第一氧化物层的上方，和所述源极配线、漏极配线、源电极、漏电极及像素电极的上方形成的所述反射金属层的上方，叠层保护用绝缘膜及第三抗蚀剂，并通过半色调曝光，将第三抗蚀剂形成为规定的形状的工序；使用所述第三抗蚀剂，使所述像素电极的一部分露出，并形成由所述反射金属层构成的反射金属部的工序；将所述第三抗蚀剂再形成规定的形状的工序；蚀刻所述反射金属部及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜，及所述栅极配线衬垫的上方的所述保护用绝缘膜及栅极绝缘膜，从而使所述反射金属部、所述源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
如此，能够长期稳定地工作，并且能够防止窜线，且能够制造大幅降低制造成本的半透过型TFT基板或半反射型TFT基板。
此外，优选在所述金属反射层的上方形成保护该反射金属层的金属层保护用氧化物导电体层。
如此，能够防止反射金属层的变色，且能够防止反射金属层的反射率的降低的不良情况。
附图说明
图1是用于说明本发明的第一实施方式所述的TFT基板的制造方法的、使用第一掩模的工序的概略剖面图，在该图中，表示使用第一掩模形成的栅电极及栅极配线。
图2是图1的概略立体图。
图3是用于说明本发明的第一实施方式所述的TFT基板的制造方法的、使用第一掩模的工序的概略剖面图，在该图中，表示使用第二掩模形成的源极配线、漏极配线及像素电极。
图4是图3的概略立体图。
图5是通常的半色调曝光技术的说明图，(a)表示曝光中的概略剖面图，(b)表示显影后的概略剖面图。
图6是用于说明本发明的第一实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第二掩模形成的源电极及漏电极。
图7是图6的概略立体图。
图8是用于再形成抗蚀剂的灰化处理的说明图，(a)表示再形成前的抗蚀剂的概略剖面图，(b)表示再形成后的抗蚀剂的概略剖面图。
图9是用于说明本发明的第一实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成栅极配线衬垫，且去除抗蚀剂。
图10是图9的概略立体图。
图11是用于说明本发明的第二实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成有辅助电极及辅助配线。
图12是图11的概略立体图。
图13是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第一掩模形成的栅电极及栅极配线。
图14是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第二掩模形成的源极配线、漏极配线及像素电极。
图15是图14的概略立体图。
图16是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示使用第二掩模形成的源电极及漏电极。
图17是图16的概略立体图。
图18是用于说明本发明的第四实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成有辅助电极及辅助配线。
图19是图18的概略立体图。
图20表示用于说明本发明的第五实施方式所述的TFT基板的制造方法的概略流程图。
图21是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线的剖面图。
图22是在本发明的第五实施方式所述的TFT基板的制造方法中，表示形成有栅电极及栅极配线的玻璃基板的主要部分的概略俯视图。
图23是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/金属层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图24是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
图25是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第三蚀刻后的剖面图。(b)表示第二抗蚀剂被剥离后的剖面图。
图26是在本发明的第五实施方式所述的TFT基板的制造方法中，表示形成有漏电极、源电极、漏极配线、源极配线及像素电极的玻璃基板的主要部分的概略俯视图。
图27是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图28是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示第三抗蚀剂再形成后的剖面图。
图29是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第五蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图30是在本发明的第五实施方式所述的TFT基板的制造方法中，表示像素电极、漏极配线衬垫及栅极配线衬垫露出的TFT基板的主要部分的概略俯视图。
图31表示用于说明本发明的第六实施方式所述的TFT基板的制造方法的概略流程图。
图32是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第二掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
图33是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
图34是在本发明的第六实施方式所述的TFT基板的制造方法中，表示形成有漏电极、源电极、漏极配线、源极配线及像素电极的玻璃基板的主要部分的概略俯视图。
图35是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图36是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第三蚀刻后的剖面图。(b)表示第三抗蚀剂再形成后的剖面图。
图37是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图38是在本发明的第六实施方式所述的TFT基板的制造方法中，表示像素电极、漏极配线衬垫及栅极配线衬垫露出的TFT基板的主要部分的概略俯视图。
图39表示用于说明本发明的第七实施方式所述的TFT基板的制造方法的概略流程图。
图40是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线后的剖面图。
图41是在本发明的第七实施方式所述的TFT基板的制造方法中，表示形成有栅电极及栅极配线的玻璃基板的主要部分的概略俯视图。
图42是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/金属层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图43是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻/第三蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
图44是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第四蚀刻/第五蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
图45是在本发明的第七实施方式所述的TFT基板的制造方法中，表示源电极用辅助电极、漏电极用辅助电极、源极配线用辅助配线及漏极配线用辅助配线露出的玻璃基板的主要部分的概略俯视图。
图46是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
图47是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第六蚀刻后的剖面图。(b)表示第七蚀刻后的剖面图。
图48是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第八蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图49是在本发明的第七实施方式所述的TFT基板的制造方法中，表示保护用绝缘膜露出的TFT基板的主要部分的概略俯视图。
图50表示用于说明本发明的第八实施方式所述的TFT基板的制造方法的概略流程图。
图51是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
图52是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
图53是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第三蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
图54是在本发明的第八实施方式所述的TFT基板的制造方法中，表示源电极、漏电极、源极配线、漏极配线及像素电极露出的玻璃基板的主要部分的概略俯视图。
图55是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
图56是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示剥离第三抗蚀剂后的剖面图。
图57是在本发明的第八实施方式所述的TFT基板的制造方法中，表示保护用绝缘膜露出的TFT基板的主要部分的概略俯视图。
图58表示用于说明本发明的第九实施方式所述的TFT基板的制造方法的概略流程图。
图59是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜/金属层保护用氧化物导电体层成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线后的剖面图。
图60是在本发明的第九实施方式所述的TFT基板的制造方法中，表示形成有栅电极及栅极配线的玻璃基板的主要部分的概略俯视图。
图61是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图62是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻/第三蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
图63是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第四蚀刻/第五蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
图64是在本发明的第九实施方式所述的TFT基板的制造方法中，表示反射金属层上的金属层保护用氧化物导电体层露出的玻璃基板的主要部分的概略俯视图。
图65是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷第三抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
图66是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第六蚀刻后的剖面图。(b)表示第七蚀刻后的剖面图。
图67是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第三抗蚀剂再形成后的剖面图。(b)表示第八蚀刻/第三抗蚀剂剥离后的剖面图。
图68是在本发明的第九实施方式所述的TFT基板的制造方法中，表示保护用绝缘膜露出的TFT基板的主要部分的概略俯视图。
图69是用于说明现有例的TFT基板的制造方法的概略图，(a)表示形成有栅电极剖面图。(b)表示形成有蚀刻停止器的剖面图。(c)表示形成有源电极及漏电极的剖面图。(d)表示形成有层间绝缘膜的剖面图。(e)表示形成有像素电极的剖面图。
具体实施方式
[第一实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用两片掩模的方法，与本发明的第6、7方式对应。
(a)使用第一掩模的工序
图1是用于说明本发明的第一实施方式所述的TFT基板的制造方法的、使用第一掩模的工序的概略剖面图。
此外，图2是图1的概略立体图。
图1、2中表示使用第一掩模(未图示)而形成的栅电极1012a及栅极配线1012b。
在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用高频溅射法依次叠层Al和Mo(钼)，形成膜厚约300nm的金属薄膜1100。接下来，使用由氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约100nm的薄膜1102。由此，形成由金属薄膜1100及薄膜1102构成的栅电极及配线用薄膜。
接下来，使用第一掩模，利用光刻法形成抗蚀剂(未图示)，并利用磷酸、醋酸及硝酸构成的混合酸(方便起见，简称为混合酸。)蚀刻栅电极及配线用薄膜。如此地，形成规定的形状的栅电极1012a及栅极配线1012b。
在上述蚀刻中，因为IZO由混合酸蚀刻，因此使用混合酸，一并蚀刻金属薄膜1100及薄膜1102。此外，因为IZO由草酸系蚀刻液蚀刻，所以也可首先仅由草酸系蚀刻液蚀刻薄膜1102，然后利用混合酸蚀刻金属薄膜1100。
(b)使用第二掩模的工序
(b-a)第一蚀刻工序a
图3是用于说明本发明的第一实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第二掩模形成的源极配线、漏极配线及像素电极。
此外，图4是图3的概略立体图。
接下来，如图3、4所示，利用辉光放电CVD法，作为氮化硅(SiNx)膜的栅极绝缘膜1013堆积膜厚约300nm。作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，使用氧化铟-氧化镓-氧化锌(InGaZnO4)靶，并利用高频溅射法，在氧约15％、氩约85％的气氛的条件下，形成厚度约150nm的n型氧化物半导体层1014。
接下来，使用氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)溅射靶，利用高频溅射法，在氧约15％、氩约85％的气氛的条件下，形成厚度约150nm的氧化物导电体层1015。
此处，n型氧化物半导体层1014是权利要求范围的“第一氧化物层”的适宜的一例，氧化物导电体层1015是权利要求范围的“第二氧化物层”的适宜的一例。
然后，在涂敷抗蚀剂1016后，利用半色调曝光，将抗蚀剂1016形成规定的形状。
接下来，参照附图对通常的半色调曝光技术进行说明。
图5是通常的半色调曝光技术的说明图，(a)表示曝光中的概略剖面图，(b)表示显影后的概略剖面图。
图5(a)中，曝光光1201透过未被遮掩的部分，抗蚀剂1016感光。
接下来，由于掩模1200，被遮掩的抗蚀剂1016因为曝光光1201未透过，因此不感光。另一方面，利用半色调掩模部1200a遮掩的抗蚀剂1016因为大约一半的曝光光1201a透过，因此仅大致一半的量感光。
上述曝光后，抗蚀剂1016被显影。图5(b)表示显影后的抗蚀剂1016的状态。如图5(b)所示，未被遮掩的部分的抗蚀剂1016被完全地剥离。此外，被掩模1200遮掩的抗蚀剂1016原样残留。另一方面，被半色调掩模部1200a遮掩的抗蚀剂1016被剥离，形成约一半的厚度。其结果，抗蚀剂1016形成如图5(b)所示的形状。
在本实施方式中，利用此种方法，抗蚀剂1016被形成为规定的形状。
如图3、4所示，抗蚀剂1016形成后，作为氧化物导电体层1015的上述IZO和作为n型氧化物半导体层1014的上述氧化铟-氧化镓-氧化锌一并被草酸系的蚀刻液蚀刻。并且，形成源极配线1012c、漏极配线1012d、源电极1012e的一部分、漏电极1012f的一部分及像素电极1012g。此处，利用上述的草酸系蚀刻液进行的蚀刻是氧化物导电体层1015及n型氧化物半导体层1014的蚀刻速度比栅极绝缘膜1013的蚀刻速度快的蚀刻法A。
而且，在本实施方式中，漏极配线1012d与像素电极1012g连接，但并不限定于此。
如此地，在本实施方式中，特征为氧化物导电体层1015和n型氧化物半导体层1014两个层的膜具有三种部分(源极·漏极配线1012c、1012d、源·漏电极1012e、1012f及像素电极1012g)的功能。因而，在本实施方式中，不需要准备与这各三种部分的形状相配的三种掩模，而是利用一片第二掩模形成三种部分。
如图4所示，由n型氧化物半导体层1014(氧化铟-氧化镓-氧化锌)和氧化物导电体层1015(IZO)构成的两层构造在栅极绝缘膜1013上形成。利用该两层构造，像素电极1012g由n型氧化物半导体层1014和氧化物导电体层1015构成。此外，如图4所示，透明基板1010由栅极绝缘膜1013覆盖。
而且，在图4中，为理解容易，省略氧化物导电体层1015上的抗蚀剂1016。此外，如图3、4所示，形成有栅极配线取出孔1017。
(b-b)第二蚀刻工序b
图6是用于说明本发明的第一实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第二掩模形成的源电极及漏电极。
此外，图7是图6的概略立体图。
接下来，如图6所示，将抗蚀剂1016灰化(抗蚀剂的剥离及去除)，并再形成为规定的形状。
接下来，参照附图对灰化技术进行说明。
图8是用于再形成抗蚀剂的灰化处理的说明图，(a)表示再形成前的抗蚀剂的概略剖面图，(b)表示再形成后的抗蚀剂的概略剖面图。
如图8(a)所示，在再形成前的抗蚀剂1016上利用半色调曝光形成有凹部1050。
灰化处理是进行抗蚀剂1016的剥离及去除的处理，作为灰化方法，以往使用应用了药液的湿洗净等。
如果抗蚀剂1016仅在规定的时间被灰化，则如图8(b)所示，凹部1050下方的抗蚀剂1016被完全除去。此外，未形成有凹部1050的抗蚀剂1016的厚的部分从上方被部分地去除，形成大致一半的厚度。
在本实施方式中，利用上述的灰化，再形成抗蚀剂1016。
接下来，如图6、7所示，利用混合酸蚀刻作为氧化物导电体层1015的IZO，形成沟道部1012h。此时，源电极1012e及漏电极1012f的形成结束。此外，利用该蚀刻，去除栅极配线1012b的上方的不需要的氧化物导电体层15。此外，利用上述的混合酸进行的蚀刻是n型氧化物半导体层1014及栅极绝缘膜1013的蚀刻速度更快的蚀刻法B。
而且，图6中，为理解容易，省略氧化物导电体层1015上的抗蚀剂1016。
(c)栅极配线衬垫的形成工序
图9是用于说明本发明的第一实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成栅极配线衬垫，且去除抗蚀剂。
此外，图10是图9的概略立体图。
接下来，如图9、10所示，使用CHF(CF4、CHF3等)或氧气或氩气等的混合气体等的反应性蚀刻气体，利用干蚀刻法来蚀刻栅极配线取出孔1017下方的栅极绝缘膜1013，并形成栅极配线衬垫1017a。此外，此时不需要的栅极绝缘膜1013的蚀刻速度是氧化物导电体层1015及n型氧化物半导体层1014的蚀刻速度更快的蚀刻法C。
然后，剥离抗蚀剂1016，洗净玻璃基板1010。如此地，得到利用使用了期望的氧化物半导体的两片掩模法形成的TFT基板1001。
而且，图9是与图10的以A-A’线、B-B’线、C-C’线表示的各部分的剖面相对应，形成一个的剖面图。上述图1、图3、图6也同样。
此处，使用氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)溅射靶成膜的薄膜(氧化物导电体层1015)可利用草酸系蚀刻液或混合酸来蚀刻。
另一方面，使用氧化铟-氧化镓-氧化锌(InGaZnO4)溅射靶成膜的薄膜(n型氧化物半导体层1014)由草酸系蚀刻液蚀刻，但相对于混合酸，蚀刻速度慢。
从而，上述(b-b)第二蚀刻工序b的选择性的蚀刻变为可能。n型氧化物半导体层1014和氧化物导电体层1015只要是如上述的蚀刻特性，也可是其他的材料。
此外，利用反应性蚀刻等的干蚀刻来形成栅极配线1017a时，同时也微量蚀刻沟道部1012f。但是，沟道部1012f由第一氧化物层1014形成，利用干蚀刻进行的蚀刻速度缓慢，基本上几乎没有损坏。
此外，在本实施方式中，作为n型氧化物半导体层1014采用了氧化铟-氧化镓-氧化锌(InGaZnO4)，但基本上只要是相对于干蚀刻具有耐性的材料即可。即，将具有基本的干蚀刻耐性的其他的氧化物半导体作为n型氧化物半导体层1014(第一氧化物层)选定也合适。
此外，在本实施方式中，将栅电极1012a及栅极配线1012b形成为金属薄膜与IZO的两层结构，但该IZO等的金属氧化物如前所述，对干蚀刻具有耐性，因此在干蚀刻时不会对基底的金属薄膜层给予破坏。
此外，在本实施方式中，将金属薄膜构成为2层(Al/Mo)的理由是用于降低氧化物与金属的接触阻抗，只要使用接触阻抗小的金属也优选由一层构成。
此外，本实施方式作为TFT基板的发明而有效，上述TFT基板1001对应于本发明的第1、2、5方式。
[第二实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明第6、7、9、10方式对应。
(a)使用第一掩模的工序
在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用高频溅射法依次叠层Al和Mo(钼)，形成膜厚约300nm的金属薄膜1100。接下来，使用由氧化铟-氧化锡-氧化铈(ITCO∶In2O3∶SnO2∶CeO2＝约90∶7∶3wt％)构成的溅射靶，形成膜厚约100nm的薄膜1102。由此，形成由金属薄膜1100及薄膜1102构成的栅电极及配线用薄膜。
接下来，使用第一掩模，利用光刻法形成抗蚀剂，并利用混合酸蚀刻栅极配线用薄膜。如此地，形成规定的形状的栅电极1012a及栅极配线1012b(参照图1、2)。
在上述蚀刻中，因为ITCO由混合酸蚀刻，因此使用混合酸，一并蚀刻金属薄膜1100及薄膜1102。此外，因为ITCO由草酸系蚀刻液蚀刻，所以也可首先仅由草酸系蚀刻液蚀刻薄膜1102，然后利用混合酸蚀刻金属薄膜1100。
(b)使用第二掩模的工序
(b-a)第一蚀刻工序a
接下来，利用辉光放电CVD法，作为氮化硅(SiNx)膜的栅极绝缘膜1013堆积膜厚约300nm。作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，使用氧化铟-氧化镓-氧化锌(InGaZnO4)溅射靶，利用高频溅射法，在氧约15％、氩约85％的气氛的条件下，形成厚度约150nm的n型氧化物半导体层1014。
接下来，使用氧化铟-氧化锡-氧化钐(ITSmO∶In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)溅射靶，利用高频溅射法，在氧约15％、氩约85％的气氛的条件下，形成厚度约150nm的氧化物导电体层1015。
此处，n型氧化物半导体层1014是权利要求范围的“第一氧化物层”的适宜的一例，氧化物导电体层1015是权利要求范围的“第二氧化物层”的适宜的一例。
然后，在涂敷抗蚀剂1016后，利用半色调曝光，将抗蚀剂1016形成规定的形状。
抗蚀剂1016形成后，作为氧化物导电体层1015的上述ITSmO和作为n型氧化物半导体层1014的上述氧化铟-氧化镓-氧化锌一并被草酸系的蚀刻液蚀刻(蚀刻法A)。并且，形成源极配线1012c、漏极配线1012d、源电极1012e的一部分、漏电极1012f的一部分及像素电极1012g(参照图3、4)。
如此地，在本实施方式中，特征为氧化物导电体层1015和n型氧化物半导体层1014两个层的膜具有三种部分(源极·漏极配线1012c、1012d、源·漏电极1012e、1012f及像素电极1012g)的功能。因而，在本实施方式中，不需要准备与这各三种部分的形状相配的三种掩模，而是利用一片第二掩模形成三种部分。
(b-b)第二蚀刻工序b
将抗蚀剂1016灰化(抗蚀剂的剥离及去除)，并再形成为规定的形状。
接下来，利用混合酸蚀刻作为氧化物导电体层1015的ITSmO(蚀刻法B)，形成沟道部1012h。此外，利用该蚀刻，去除栅极配线1012b的上方的不需要的氧化物导电体层1015(参照图6、图7)。
(c)栅极配线衬垫的形成工序
接下来，使用CHF(CF4、CHF3等)或氧气或氩气等的混合气体等的反应性蚀刻气体，利用干蚀刻法(蚀刻法C)来蚀刻栅极配线取出孔1017下方的栅极绝缘膜1013，并形成栅极配线衬垫1017a。
然后，剥离抗蚀剂1016，洗净玻璃基板1010。如此地，得到使用了期望的氧化物半导体的利用两片掩模法形成的TFT基板。
本实施方式的上述处理与第一实施方式(利用两片掩模的TFT基板的制造)大致相同。
(d)使用了第三掩模的处理
图11是用于说明本发明的第二实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成有辅助电极及辅助配线。
此外，图12是图11的概略立体图。
在图11、图12中，首先上述TFT基板在约230℃下被热处理30分钟。接下来，构成辅助电极及辅助配线的Al层叠层约250nm。然后使用第三掩模形成规定形状的辅助电极及辅助配线。
在本实施方式中，源极配线1012c、漏极配线1012d、源电极1012e及漏电极1012f由氧化物导电体构成。此外，氧化物导电体的材质是ITSmO，该ITSmO的比阻抗约为300μΩcm，较大。因此，因为配线阻抗变大，所以在本实施方式中，通过形成上述辅助电极1018e、1018f及辅助配线1018c、1018d，减小配线阻抗。
而且，在第一实施方式中，使用IZO代替ITSmO。与第二实施方式同样，通过进行使用了第三掩模的处理(形成辅助电极1018e、1018f及辅助配线1018c、1018d的处理)，可以减小第一实施方式的配线阻抗。
为形成上述辅助电极1018e、1018f及辅助配线1018c、1018d，利用混合酸蚀刻Al层(蚀刻法B)。此时，利用上述的约230℃下的约30分钟的热处理，氧化物导电体结晶化，具有对于利用混合酸进行的蚀刻的耐性，因此能够仅蚀刻Al层。
在本实施方式中，使用了ITCO或ITSmO作为氧化物导电体，只要是利用加热处理产生对由混合酸进行的蚀刻带有耐性的氧化物导电体，任何材料均能够形成辅助电极及辅助配线。
然后，剥离抗蚀剂，并洗净玻璃基板1010。如此地，得到形成有辅助电极及辅助配线的TFT基板1001a。
如此，在源电极1012e、漏电极1012f、源极配线1012c及漏极配线1012d上重叠设置辅助电极1018e、1018f及辅助配线1018c、1018d，能够进一步降低源极配线及漏极配线的阻抗。
而且，图11是与图12的D-D’线、E-E’线、F-F’线表示的各部分的剖面相对应的一个剖面图。
(辅助电极及辅助配线的保护膜)
此外，辅助电极1018e、1018f及辅助配线1018c、1018d的Al层露出。因此，根据用途，需要提高对于腐蚀等的稳定性。在此神情况下，在Al层上形成由IZO构成的厚度约10～50nm左右的保护膜(未图示)即可，由此能够使稳定性提高。IZO利用作为Al的蚀刻液的混合酸容易地被蚀刻，因此可以与Al一并蚀刻。该一并蚀刻因为不增加工序，所以优选。
在进行一并蚀刻的情况下，在叠层Al层及保护膜后，由混合酸将Al层及保护膜一并地进行蚀刻，并形成规定的形状。
而且，也能够在形成由Al层构成的辅助电极及辅助配线后，形成上述保护膜。
在本实施方式中，作为上述保护膜的材料使用了IZO，但只要是能够与辅助电极及辅助配线一并地蚀刻的其他的材料也可。但是，需要某种程度的导电性。
从而，作为上述保护膜，优选使用IZO、ITCO、ITSmO、ITZO等非晶质膜。从蚀刻特性看，优选IZO，但如果考虑制造工序上便宜，优选采用与在TFT基板中使用的透明电极相同的材料。
此外，IZO的氧化铟：氧化锌的比率在In/(In+Zn)＝约0.55～0.95(原子数的比率)(在该式中In表示每单位的铟原子的数量、Zn表示每单位的锌原子的数量)是合适的数值范围。该比率在约0.75～0.9更合适。
此外，在ITCO、ITSmO中，氧化锡的原子数相对于整个金属约0.03～0.15的范围合适。另一方面，同样地，铈、钐相对于整个金属的原子数比率约0.01～0.15的范围合适。铈、钐的原子数比率只要在约0.01～0.1的范围内，上述的选择蚀刻性提高，因此更合适。
此外，本实施方式作为TFT基板的发明也有效，上述TFT基板1001a与本发明的第1、2、3、4、5方式对应。
[第三实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用两片掩模，并先蚀刻栅极绝缘膜的方法，与本发明的第8方式对应。
(a)使用第一掩模的工序
图13是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第一掩模形成的栅电极及栅极配线。
图13中表示了使用第一掩模形成的栅电极1012a及栅极配线1012b。
在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用高频溅射法依次叠层Al和Mo(钼)，分别形成膜厚约250nm、约50nm的金属薄膜1100a、1100b。接下来，使用由氧化铟-氧化锡-氧化钐(ITsmO∶In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)构成的溅射靶，形成膜厚约100nm的薄膜1102。由此，形成由金属薄膜1100a、1100b及薄膜1102构成的栅电极及配线用薄膜。
在此情况下，Mo为降低与氧化物薄膜的接触阻抗而叠层在Al上。若在可忽略接触阻抗的情况下，不需要该Mo。此外，使用Mo以外的金属也合适。代替Mo，也优选使用Ti(钛)、Ni(镍)等。而且，作为栅极配线，也优选使用Ag(银)、Cu(铜)等金属薄膜或他们的合金薄膜。
接下来，使用第一掩模，利用光刻法形成抗蚀剂，ITSmO薄膜利用草酸水溶液等草酸系蚀刻液蚀刻，金属薄膜利用混合酸蚀刻。如此地，形成规定的形状的栅电极1012a及栅极配线1012b。而且，ITSmO薄膜也能够由混合酸蚀刻，因此也可使用混合酸与金属薄膜一并地蚀刻。
接下来，利用热处理降低Al的阻抗。此时，也可利用热处理使ITSmO结晶化。利用该结晶化，ITSmO相对于草酸系蚀刻液及混合酸具有耐性。
在栅极配线的表面上配置的ITSmO等的氧化物导电膜防止在栅极绝缘膜上形成通孔，并形成栅极配线衬垫1017a时，用于栅极配线的金属表面露出。根据此种结构，可靠性高的电连接变为可能。
此外，栅极绝缘膜使用SiNx、SiONx、SiO2等绝缘物时，优选通过使用了CHF(CF4、CHF3)的反应性离子蚀刻，在上述栅极绝缘膜上形成通孔。在此情况下，上述ITSmO作为金属配线的保护膜起作用。
在本实施方式中，利用了ITSmO，但作为代替ITSmO的材料，可以使用在ITO中含有镧族金属元素的材料，或在ITO中添加Mo或W(钨)等高熔点金属氧化物的材料等。此处，Mo或W等的添加量优选相对于所有金属元素约10原子％以下。更优选的添加量为约1～5原子％的范围。如果添加量超过约10原子％，则该材料难以结晶化，溶解于草酸水溶液或混合酸。此外，膜厚优选约20nm～500nm。更优选的膜厚范围约为30nm～300nm。膜厚不足约20nm的膜具有针孔，有时无法作为保护膜起作用。另一方面，膜厚超过约500nm的膜，成膜或蚀刻需要较多的时间，其制造时间变长。因此，其制造效率低且不经济。
(b)使用第二掩模的工序
图14是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示了使用第二掩模形成的源极配线、漏极配线及像素电极。
此外，图15是图14的概略立体图。
接下来，如图14、15所示，利用辉光放电CVD法，作为氮化硅(SiNx)膜的栅极绝缘膜1013堆积膜厚约300nm。作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，使用氧化锡-氧化锌(SnO2∶ZnO＝约30∶70wt％)靶，并利用高频溅射法，在氧约15％、氩约85％的气氛、基板温度约200℃的条件下，形成厚度约100nm的n型氧化物半导体层1014。
接下来，使用氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％的气氛的条件下，形成厚度约150nm的氧化物导电体层1015。
此处，n型氧化物半导体层1014是权利要求范围的“第一氧化物层”的适宜的一例，氧化物导电体层1015是权利要求范围的“第二氧化物层”的适宜的一例。
接下来，在氧化物导电体层1015上叠层抗蚀剂1016。然后，使用第二掩模，利用半色调曝光，抗蚀剂1016被形成为规定的形状。
然后，利用混合酸蚀刻由氧化铟-氧化锌构成的氧化物导电体层1015。然后利用草酸水溶液蚀刻由氧化锡-氧化锌构成的n型氧化物半导体层1014。并且，形成源极配线1012c、漏极配线1012d、源电极1012e的一部分、漏电极1012f的一部分及像素电极1012g。
接下来，通过使用了CHF(CF4、CHF3)的反应性离子蚀刻法，去除栅极配线衬垫1017a上的栅极绝缘膜，使ITSmO膜露出，从而形成栅极配线衬垫1017a。
而且，在图15中，为理解容易，省略氧化物导电体层1015上的抗蚀剂1016。此外，如图14、15所示，形成有栅极配线取出孔1017。
图16是用于说明本发明的第三实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，表示使用第二掩模形成的源电极及漏电极。
此外，图17是图16的概略立体图。
接下来，未图示，但将抗蚀剂1016灰化，并再形成为规定的形状。然后，如图16、17所示，利用混合酸蚀刻氧化物导电体层15，形成沟道部1012h、源电极1012e及漏电极1012f。此时，栅极配线1012b上的不需要的氧化物导电体层1015也被蚀刻。
至此的处理是选择性地蚀刻权利要求范围的n型氧化物半导体层，形成沟道部、源电极及漏电极的工序的适宜的一例。
然后，去除抗蚀剂1016，得到期望的TFT基板1001b。
而且，图16是与图17的G-G’线、H-H’线、I-I’线表示的各部分的剖面相对应的一个剖面图。
在本实施方式中，n型氧化物半导体层1014不会在约200℃下成膜并结晶化。但是，使用的氧化锡-氧化锌(SnO2∶ZnO＝约30∶70wt％)薄膜利用草酸水溶液被蚀刻，但不会被混合酸蚀刻。由此利用蚀刻存在于上部的氧化物导电体层1015的药液不会蚀刻氧化锡-氧化锌薄膜。
另一方面，氧化物导电体层1015优选不发生结晶化。本发明者们确认本实施方式的氧化物导电体层1015即使加热到约350℃也不会结晶化。通过使用此种氧化物导电体层1015，利用混合酸进行的蚀刻变为可能。换言之，可以不会对n型氧化物半导体层1014造成损坏地蚀刻氧化物导电体层1015。
在用于n型氧化物半导体层1014的形成的氧化锡-氧化锌(SnO2∶ZnO＝约30∶70wt％)溅射靶中，氧化锌的添加量在约50～80wt％的范围合适。更优选的添加量的范围约60～75wt％。若氧化锌的添加量不足约50％，则有时载流子浓度不降低。另一方面，在添加量超过约80wt％的情况下，有载流子浓度不降低，对混合酸的耐性变低之虞。
进行上述的n型氧化物半导体层1014的AC孔测定(东洋泰库尼卡(東洋テクニカ)公司制，商品名“RESITEST”)。其测定结果，载流子浓度：10+14/cm3，移动度：35cm2/V·sec。
此外，对氧化物导电体层1015同样地进行AC孔测定。其测定结果，载流子浓度：10+20/cm3，移动度：42cm2/V·sec。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板1001b与本发明的第1、5方式对应。
[第四实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第8、9、10方式对应。此外，根据本实施方式的TFT基板的制造方法，对于上述第三实施方式中的TFT基板使用第三掩模形成辅助电极及辅助配线。
图18是用于说明本发明的第四实施方式所述的TFT基板的制造方法的概略剖面图，在该图中，形成有辅助电极及辅助配线。
图19是图18的概略立体图。
在使用第三掩模的工序中，首先在上述第三实施方式中生成的TFT基板上使用高频溅射法叠层依次叠层Mo和Al，分别形成膜厚约50nm、约150nm的金属薄膜1018a、1018b。然后，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)溅射靶，并利用高频溅射法，在氧约1％、氩约99％的条件下，在上述金属薄膜1018b上形成厚度约50nm的透明导电层1020。该透明导电层1020成为由Mo和Al构成的金属薄膜1018a、1018b的保护层。而且，图18、图19中，金属薄膜1018a、1018b及透明导电层1020一并标以1030的标记。
接下来，在他们上面涂敷抗蚀剂(未图示)，并使用第三掩模将该抗蚀剂形成为规定的形状。并且，利用混合酸蚀刻由氧化铟-氧化锌构成的透明导电层1020。然后，对Mo和Al进行蚀刻，形成由金属薄膜1018a、1018b构成的源极辅助电极、漏极辅助电极、源极辅助配线及漏极辅助配线。然后，剥离抗蚀剂，洗净玻璃基板1010。如此地，得到形成了辅助电极及辅助配线的TFT基板1001c。而且，此种处理是形成权利要求范围的辅助配线或辅助电极的工序的适宜的一例。
而且，图18是与图19的J-J’线、K-K’线、L-L’线表示的各部分的剖面相对应的一个剖面图。
如以上所述，使用第三掩模形成辅助电极及辅助配线。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板1001c与本发明的第1、3、5方式对应。
如上所述，根据本发明的第1～10方式，与以往相比，能够消减制造中使用的掩模，因此，能够消减制造工序数及缩短处理时间，使制造成品率提高。进而，根据本发明，因为工序数被消减，所以也期待制造成本降低。
[第五实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第17方式对应。
图20表示用于说明本发明的第五实施方式所述的TFT基板的制造方法的概略流程图。
图20中，首先在基板2010上使用第一掩模2022形成栅电极2021及栅极配线2022(步骤S2001)。
接下来，参照附图对使用第一掩模2022的处理进行说明。
(使用第一掩模的处理)
图21是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线的剖面图。
图21(a)中，首先准备透光性的玻璃基板2010。
然后，如图21(b)所示，金属在玻璃基板2010上成膜，形成栅电极·配线用薄膜(栅电极及栅极配线用薄膜)2020。
在本实施方式中，在玻璃基板2010上利用高频溅射法依次叠层Al(铝)和Mo(钼)。并且分别形成膜厚约250nm及50nm的金属薄膜。然后，使用由氧化铟-氧化锡-氧化钐(ITSmO∶In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)构成的溅射靶，形成膜厚约100nm的薄膜，并形成由Al/Mo/ITSmO构成的栅电极·配线用薄膜2020。
接下来，如图21(c)所示，在栅电极·配线用薄膜2020上涂敷第一抗蚀剂2021。
接下来，如图21(d)所示，使用第一掩模2022，利用光刻法，抗蚀剂(未图示)被形成为规定的形状。然后，ITSmO薄膜使用草酸水溶液蚀刻。金属薄膜使用混合酸(通常称为PAN。)来蚀刻，从而形成规定形状的栅电极2023及栅极配线2024(参照图22)。如图21(d)所示的栅电极2023及栅极配线2024表示图22的A-A剖面及B-B剖面。此处，ITSmO也可使用混合酸蚀刻，从而也可使用上述混合酸与金属薄膜一并蚀刻。
此外，栅电极·配线用薄膜2020形成后，也可实施热处理，降低Al的阻抗，并且，使ITSmO结晶化。即，如果ITSmO结晶化，则无法溶解于草酸系蚀刻液或混合酸，因此能够保护Al/Mo层。
进而，在栅极配线2024的表面上形成ITSmO等的氧化物导电膜，由此在形成栅极配线衬垫2025时，在栅极配线2024中使用的金属表面不露出。由此，可靠性高的连接变为可能。即，在栅极绝缘膜2030上形成用于形成栅极配线衬垫2025的通孔时，作为栅极绝缘膜2030使用SiNx、SiONx、SiO2等绝缘物，并通过使用了CHF(CF4、CHF3等)的反应性离子蚀刻法来形成通孔。在此情况下，ITSmO等氧化物导电膜也变为金属薄膜(Al/Mo层)的保护膜。
接下来，如图20所示，在玻璃基板2010、栅电极2023、栅极配线2024上依次叠层栅极绝缘膜2030、作为第一氧化物层的n型氧化物半导体层2040、作为第二氧化物层的氧化物导电体层2050、作为辅助导电层的金属层2060及第二抗蚀剂2061(步骤S2002)，并利用第二半色调掩模2062及半曝光，第二抗蚀剂2061被形成为规定的形状(步骤S2003)。
接下来，参照附图对使用第二半色调掩模2062的处理进行说明。
(使用第二半色调掩模的处理)
图23是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/金属层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图23(a)中，首先，利用辉光放电CVD(化学蒸镀法)法，在玻璃基板2010、栅电极2023及栅极配线2024上堆积膜厚约300nm的作为氮化硅(SiNx)膜的栅极绝缘膜2030。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，在栅极绝缘膜2030上，使用氧化锡-氧化锌(SnO2∶ZnO＝约65∶35wt％)溅射靶，利用高频溅射法，在氧约15％、氩约85％、基板温度约200℃的条件下，形成厚度约100nm的n型氧化物半导体层2040。而且，该n型氧化物半导体层2040的能隙约3.6eV。
接下来，在n型氧化物半导体层2040上，使用氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约60∶20∶20wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％的条件下，形成厚度约150nm的n型氧化物半导体层2050。而且，该氧化物导电体层2050的能隙约3.2eV。
接下来，在氧化物导体层2050上，在室温下成膜作为辅助导电层的金属层(Mo/Al/Mo层)2060，且厚度为约350nm(Mo/Al/Mo层厚度分别为约50nm/150nm/50nm)。然后，在金属层2060上叠层第二抗蚀剂2061(步骤S2002)。
而且，在后述的步骤S2009中，如果使用蚀刻气体(CHF(CF4、CHF3气体等))干蚀刻漏极配线衬垫2058上的保护用绝缘膜2070，则金属层2060露出。因此，在Mo/Al/Mo层的表面上也可成膜IZO(In2O3∶ZnO＝约90∶10wt％)薄膜。该薄膜的厚度约10～50nm，优选约20～100nm。其理由是若不足10nm，则有时产生针孔，若超过约500nm，则成膜或蚀刻花费时间多。
接下来，如图23(b)所示，利用第二半色调掩模2062及半色调曝光，第二抗蚀剂2061形成为规定的形状(图20的步骤S2003)。第二抗蚀剂2061覆盖源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057，且利用半色调掩模部2621形成覆盖像素电极2057的部分比其他的部分薄的形状。
而且，金属层2060并不限定于Mo/Al/Mo的叠层膜，例如也可使用Ti/Al/Mo的叠层膜。此外，也可使用Al、Mo、Ag、Cu等的金属或合金的单层或多层的叠层膜。
图24是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
在图24(a)中，使用第二抗蚀剂2061对金属层2060及氧化物导电体层2050进行第二蚀刻，形成期望的源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057，并且形成后述的辅助配线及辅助电极(图20的步骤S2004)。此处，金属层2060的Mo/Al/Mo利用混合酸蚀刻，此外，n型氧化物半导体层2040由草酸水溶液蚀刻。
利用上述蚀刻，在栅电极2023的上方的n型氧化物半导体层2040上形成沟道部2041。由此，TFT基板2001被称为沟道蚀刻型。
然而，本实施方式的作为n型氧化物半导体层2040使用的氧化锡-氧化锌(SnO2∶ZnO＝约65∶35wt％)薄膜也可在约200℃成膜而不结晶化。此外，该n型氧化物半导体层2040即使不结晶化，也不被草酸水溶液或混合酸蚀刻。由此，n型氧化物半导体层2040不被蚀刻上方存在的氧化物导电层2050或金属层2060的药液浸蚀。
此外，本实施方式的作为氧化物导电体层2050使用的氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约65∶20∶20wt％)薄膜利用约350℃的加热而不结晶化。该氧化物导电体层2050不发生结晶化好，由此，可由草酸水溶液蚀刻。此外，在上述氧化物导电体层2050的组成中，利用混合酸不会被蚀刻。即，氧化物导电体层2050对于蚀刻金属层2060的液体具有耐性，另一方面，重要的是具有能够以不对金属层2060造成影响的蚀刻液来蚀刻等选择蚀刻特性。
此外，在n型氧化物半导体层2040的形成中使用的氧化锡-氧化锌(SnO2∶ZnO＝约65∶35wt％)靶中，氧化锌的添加量约5～70wt％适宜，约10～50wt％更适宜。其理由是氧化锌的添加量若不足约5wt％，则有时载流子浓度不降低，若超过约70wt％，则载流子浓度不降低或没有对草酸溶液或混合酸的耐性。
而且，进行上述的n型氧化物半导体层2040的AC孔测定(使用东洋泰库尼卡(東洋テクニカ)公司制的RESITEST(商品名))时，载流子浓度：10+15/cm3，移动度：5cm2/V·sec。此外，对氧化物导电体层2050进行AC孔测定时，载流子浓度：10+20/cm3，移动度：22cm2/V·sec。
接下来，如图20所示，再形成上述第二抗蚀剂2061，露出像素电极2057(步骤S2005)。即，首先，如该图24(b)所示，将第二抗蚀剂2061中由于半色调曝光而较薄地形成的像素电极2057上的抗蚀剂灰化，并再形成第二抗蚀剂2061。
接下来，对露出像素电极2057的处理，参照附图进行说明。
图25是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第三蚀刻后的剖面图。(b)表示第二抗蚀剂被剥离后的剖面图。
在图25(a)中，使用再形成的第二抗蚀剂2061，利用硝酸的混合酸蚀刻像素电极2057上的金属层2060，使像素电极2057露出，形成透明像素电极。
接下来，如果将再形成的第二抗蚀剂2061全部灰化，则在源电极2053上、漏电极2054上、源极配线2055上、漏极配线2056上形成的、由金属层2060构成的辅助导电层(辅助配线及辅助电极)露出。即，由金属层2060构成的源电极用辅助电极2531、漏电极用辅助电极2541、源极配线用辅助配线2551、漏极配线用辅助配线2561露出。图25(b)所示的漏电极2054、沟道部2041、源电极2053、源极配线2055及像素电极2057表示图26中的C-C剖面。此外，图25(b)所示的漏极配线2056表示图26中的D-D剖面。
接下来，如图20所示，在n型氧化物半导体层2040、像素电极2057、源极配线用辅助配线2551、漏极配线用辅助配线2561、源电极用辅助电极2531及漏电极用辅助电极2541上依次叠层保护用绝缘膜2070及第三抗蚀剂2071(步骤S2006)，并利用第三半色调掩模2072及半色调曝光，第三抗蚀剂2071形成为规定的形状(步骤S2007)。
接下来，对使用第三半色调掩模2072的处理进行说明。
(使用第三半色调掩模的处理)
图27是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图27(a)中，首先，在像素电极2057露出的TFT基板2001上，利用辉光放电CVD法，堆积膜厚约200nm的作为氮化硅(SiNx)膜的保护用绝缘膜2070。作为放电气体使用SiH4-NH3-N2系的混合气体。然后，在保护用绝缘膜2070上叠层第三抗蚀剂2071(步骤S2006)。
接下来，如图27(b)所示，利用第三半色调掩模2072及半色调曝光，第三抗蚀剂2071形成为规定的形状(步骤S2007)。第三抗蚀剂2071覆盖除栅极配线衬垫2025上以外的全部的保护用绝缘膜2070，并且，利用半色调掩模部2721，形成覆盖漏极配线衬垫2058及像素电极2057的部分比其他的部分薄的形状。
图28是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示第三抗蚀剂再形成后的剖面图。
图28(a)中，作为第四蚀刻，首先使用CHF(CF4、CHF3气体等)，干蚀刻栅极配线衬垫2025上的保护用绝缘膜2070，然后，由盐酸、盐酸二铁系蚀刻剂、HBr(溴化氢)、王水等蚀刻n型氧化物半导体层2040(步骤S2008)。
其次，如图28(b)所示，将第三抗蚀剂2071中较薄地形成的部分(像素电极2057及漏极配线衬垫2058上的部分)灰化，并再形成第三抗蚀剂2071。
图29是用于说明本发明的第五实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第五蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图29(a)中，使用再形成的第三抗蚀剂2071及CHF(CF4、CHF3气体等)，选择性地干蚀刻像素电极2057及漏极配线衬垫2058上的保护用绝缘膜2070，以及栅极配线衬垫2025上的栅极绝缘膜2030，从而像素电极2057、漏极配线衬垫2058及栅极配线衬垫2025露出(步骤S2009)。
其次，如果将再形成的第三抗蚀剂2071灰化，则如图30所示，在基板2010上，除像素电极2057、漏极配线衬垫2058及栅极配线衬垫2025上以外，保护用绝缘膜2070露出。图29(b)所示的漏电极2054、沟道部2041、栅电极2023、源电极2053、源极配线2055及像素电极2057表示图30中的E-E剖面。此外，图29(b)所示的漏极配线衬垫2058表示图30中的F-F剖面。此外，图29(b)所示的栅极配线衬垫2025表示图30中的G-G剖面。
如此地，根据本实施方式的TFT基板2001的制造方法，通过削减制造工序的工序数，能够大幅地降低制造成本。此外，因为沟道部2041的n型氧化物半导体层2040的上部由保护用绝缘膜2070保护，因此TFT基板2001能够长期稳定地工作。进而，因为形成有保护用绝缘膜2070，通过在TFT基板2001上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。
此外，通过形成由金属层2060构成的源电极用辅助电极2531、漏电极用辅助电极2541、源极配线用辅助配线2551及漏极配线用辅助配线2561，源电极2053、漏电极2054、源极配线2055及漏极配线2056的电阻降低，可靠性提高，抑制能量效率的降低。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板2001与本发明的第1、11～15方式对应。
如图29(b)及图30所示，TFT基板2001具备：玻璃基板2010；在该玻璃基板2010上形成的栅电极2023及栅极配线2024；在玻璃基板2010、栅电极2023及栅极配线2024上形成的栅极绝缘膜2030；至少在栅电极2023上的栅极绝缘膜2030上形成的n型氧化物半导体层2040；在n型氧化物半导体层2040上由沟道部2041隔开地形成的氧化物导电体层2050。即，作为第一氧化物层设置n型氧化物半导体层2040，作为第二氧化物层设置有氧化物导电体层2050。该TFT基板2001通过使用n型氧化物半导体层2040作为TFT的活性层，电流稳定地流动，因此对利用电流控制工作的有机电场发光装置有用。此外，容易地形成沟道部2041、源电极2053及漏电极2054。
此外，TFT基板2001利用氧化物导电体层2050形成源极配线2055、漏极配线2056、源电极2053、漏电极2054及像素电极2057。即，利用上述的第五实施方式的制造方法，以三片掩模(第一掩模2022、第二半色调掩模2062、第三半色调掩模2072)来制造，因此制造工序被削减。由此能够实现生产效率的提高及制造原价的成本降低。
进而，TFT基板2001在像素电极2057、漏极配线衬垫2058及栅极配线衬垫2025露出的状态下，具备在栅电极2023及栅极配线2024的上方，以及源极配线2055、漏极配线2056、源电极2053及漏电极2054的上方形成的保护用绝缘膜2070。如此地，因为沟道部2041的n型氧化物半导体层2040的上部被保护用绝缘膜2070保护，因此TFT基板2001能够长期稳定地工作。进而，因为形成有保护用绝缘膜2070，通过在TFT基板2001上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。
此外，TFT基板2001的像素电极2057由n型氧化物半导体层2040和氧化物导电体层2050的叠层膜构成。如此地，因为能够使叠层膜透明，所以能够防止由于光导致的误动作。
进而，TFT基板2001至少在氧化物导电体层2050的下层形成有n型氧化物半导体层2040，因为能够使氧化物导电体层2050及n型氧化物半导体层2040透明，能够更确实地防止由光导致的误动作。
此外，将n型氧化物半导体层2040及氧化物导电体层2050的能隙设在3.0eV以上，通过将能隙设在3.0eV以上，能够防止由光导致的误动作。
此外，TFT基板2001在源极配线2055、漏极配线2056、源电极2053及漏电极2054上形成有由金属层2060构成的源极配线用辅助配线2551、漏极配线用辅助配线2561、源电极用辅助电极2531及漏电极用辅助电极2541。如此地，能够降低各配线2055、2056或电极2053、2054的电阻，能够使可靠性提高，并且能够抑制能量效率的降低。
而且，在本实施方式中构成为，在源电极2053上、漏电极2054上、源极配线2055上、漏极配线2056上形成有辅助导电层，但并不限定于该结构。例如，也可构成为，在源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057的至少一个上形成有辅助导电层。即，虽未图示，但如果在像素电极2057上的局部形成与源极配线用辅助配线2551连接的(由金属层2060构成)辅助导电层，则利用该辅助导电层，像素电极2057的导电性及动作的可靠性提高。上述辅助导电层的形状没有特别的限定，例如也可如楔形电极的形状。
如此地，本实施方式的TFT基板2001通过削减制造工序的工序数，能够大幅地降低制造成本，此外，因为沟道部2041的n型氧化物半导体层2040的上部被保护用绝缘膜2070保护，因此能够长期稳定地工作。进而，因为形成有保护用绝缘膜2070，通过在TFT基板2001上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。此外，利用由金属层2060构成的源电极用辅助电极2531、漏电极用辅助电极2541、源极配线用辅助配线2551、漏极配线用辅助配线2561，能够降低源电极2053、漏电极2054、源极配线2055及漏极配线2056的电阻，能够使可靠性提高，并且能够抑制能量效率的降低。
[第六实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第16方式对应。
图31表示用于说明本发明的第六实施方式所述的TFT基板的制造方法的概略流程图。
图31中，首先在基板2010上使用第一掩模2022形成栅电极2021及栅极配线2022(步骤S2011)。
而且，步骤S2011中的使用第一掩模2022的处理与第五实施方式的步骤S2001中的使用第一掩模2022的处理相同。
接下来，如图31所示，在玻璃基板2010、栅电极2023及栅极配线2024上依次叠层栅极绝缘膜2030、作为第一氧化物层的n型氧化物半导体层2040、作为第二氧化物层的氧化物导电体层2050及第二抗蚀剂2061(步骤S2012)，并利用第二掩模2052，第二抗蚀剂2051被形成为规定的形状。
接下来，参照附图对使用第二掩模2052的处理进行说明。
(使用第二掩模的处理)
图32是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第二掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
在图32(a)中，首先，利用辉光放电CVD(化学蒸镀法)法，在玻璃基板2010、栅电极2023及栅极配线2024上堆积膜厚约300nm的作为氮化硅(SiNx)膜的栅极绝缘膜2030。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，在栅极绝缘膜2030上，使用氧化锡-氧化锌(SnO2∶ZnO＝约65∶35wt％)溅射靶，利用高频溅射法，在氧约15％、氩约85％、基板温度约200℃的条件下，形成厚度约100nm的n型氧化物半导体层2040。
接下来，在n型氧化物半导体层2040上，使用氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约60∶20∶20wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％的条件下，形成厚度约150nm的氧化物导电体层2050。
然后，如图32(b)所示，利用第二掩模2052，将第二抗蚀剂2051形成规定的形状。第二抗蚀剂2051形成为覆盖源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057的形状。
图33是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
在图33(a)中，使用第二抗蚀剂2051对氧化物导电体层2050进行第二蚀刻，形成期望的源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057(图31的步骤S2013)。此处，n型氧化物半导体层2040由草酸水溶液蚀刻。
利用上述蚀刻，在栅电极2023的上方的n型氧化物半导体层2040上形成沟道部2041。由此，TFT基板2001被称为沟道蚀刻型。
接下来如图33(b)所示，如果将第二抗蚀剂2051全部灰化，则源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057露出。图33(b)所示的漏电极2054、沟道部2041、源电极2053、源极配线2055及像素电极2057表示图34中的H-H剖面。图33(b)所示的漏极配线2056表示图34中的I-I剖面。
接下来，如图31所示，在n型氧化物半导体层2040、漏电极2054、源电极2053、源极配线2055、像素电极2057及漏极配线2056上依次叠层保护用绝缘膜2070及第三抗蚀剂2071(步骤S2014)，并利用第三半色调掩模2072及半色调曝光，第三抗蚀剂2071被形成为规定的形状(步骤S2015)。
(使用第三半色调掩模的处理)
图35是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图35(a)中，首先，在像素电极2057露出的TFT基板2001上，利用辉光放电CVD法，堆积膜厚约200nm的作为氮化硅(SiNx)膜的保护用绝缘膜2070。作为放电气体使用SiH4-NH3-N2系的混合气体。然后，在保护用绝缘膜2070上叠层第三抗蚀剂2071(步骤S2014)。
接下来，如图35(b)所示，利用第三半色调掩模2072及半色调曝光，将第三抗蚀剂2071形成为规定的形状(步骤S2015)。第三抗蚀剂2071覆盖除栅极配线衬垫2025上以外的全部的保护用绝缘膜2070，并且，利用半色调掩模部2721，形成覆盖漏极配线衬垫2058及像素电极2057的部分比其他的部分薄的形状。
图36是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第三蚀刻后的剖面图。(b)表示第三抗蚀剂再形成后的剖面图。
图36(a)中，作为第三蚀刻，首先使用CHF(CF4、CHF3气体等)，干蚀刻栅极配线衬垫2025上的保护用绝缘膜2070。然后，由盐酸、盐酸二铁系蚀刻剂、HBr(溴化氢)、王水等蚀刻n型氧化物半导体层2040(步骤S2016)。
其次，如图36(b)所示，将第三抗蚀剂2071中较薄地形成的部分(像素电极2057及漏极配线衬垫2058上的部分)灰化，并再形成第三抗蚀剂2071。
图37是用于说明本发明的第六实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图37(a)中，使用再形成的第三抗蚀剂2071及CHF(CF4、CHF3气体等)，选择性地干蚀刻像素电极2057及漏极配线衬垫2058上的保护用绝缘膜2070，以及栅极配线衬垫2025上的栅极绝缘膜2030，从而像素电极2057、漏极配线衬垫2058及栅极配线衬垫2025露出(步骤S2017)。
其次，如果将再形成的第三抗蚀剂2071灰化，则如图38所示，在基板2010上，除像素电极2057、漏极配线衬垫2058及栅极配线衬垫2025上以外，保护用绝缘膜2070露出。图37(b)所示的漏电极2054、沟道部2041、栅电极2023、源电极2053、源极配线2055及像素电极2057表示图38中的J-J剖面。图37(b)所示的漏极配线衬垫2058表示图38中的K-L剖面。图37(b)所示的栅极配线衬垫2025表示图38中的L-L剖面。
如此地，根据本实施方式的TFT基板2001a的制造方法，通过削减制造工序的工序数，能够大幅地降低制造成本。此外，因为沟道部2041的n型氧化物半导体层2040的上部由保护用绝缘膜2070保护，因此TFT基板2001a能够长期稳定地工作。进而，因为形成有保护用绝缘膜2070，通过在TFT基板2001a上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板2001a与本发明的第1、11、12、13、15方式对应。
TFT基板2001a与TFT基板2001相比，如图37(b)所示，在源极配线2055、漏极配线2056、源电极2053及漏电极2054上未形成由金属层2060构成的源极配线用辅助配线2551、漏极配线用辅助配线2561、源电极用辅助电极2531及漏电极用辅助电极2541这点不同。即，利用上述的第六实施方式的制造方法由三片掩模(第一掩模2022、第二掩模2052、第三半色调掩模2072)来制造，因此与TFT基板2001相比，制造工序被进一步削减，由此能够实现生产效率的提高及制造原价的成本降低。
如此地，本实施方式的TFT基板2001a具有与TFT基板2001大致同等的效果(除了由辅助导电层形成的效果)，且比TFT基板2001削减制造工序，生产效率进一步提高，能够实现制造原价的成本降低。
如上所述，根据本发明的本发明的第11～17方式，使用三片掩模能够制造具有辅助导电层及保护用绝缘膜的TFT基板，且掩模被削减，制造工序被削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。此外，因为利用辅助导电层降低各配线或电极的电阻，因此可靠性提高，并且能够抑制能量效率的降低。
[第七实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第30方式对应。
图39表示用于说明本发明的第七实施方式所述的TFT基板的制造方法的概略流程图。
图39中，首先在基板3010上使用第一掩模3022形成栅电极3023及栅极配线3024(步骤S3001)。
接下来，参照附图对使用第一掩模3022的处理进行说明。
(使用第一掩模的处理)
图40是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线后的剖面图。
图42(a)中，首先准备透光性的玻璃基板3010。
而且，作为TFT基板3001的基材的板状部件并不限定于上述玻璃基板3010，例如也可是树脂制的板状部件或片状部件。
然后，如图40(b)所示，金属在玻璃基板3010上成膜，形成栅电极·配线用薄膜(栅电极及栅极配线用薄膜)3020。
在本实施方式中，在玻璃基板3010上利用高频溅射法依次叠层Al和Mo。并且分别形成膜厚约250nm及50nm的金属薄膜。然后，使用由氧化铟-氧化锡-氧化钐(通常称为ITSmO。In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)构成的溅射靶，形成膜厚约100nm的薄膜，并形成由Al/Mo/ITSmO构成的栅电极·配线用薄膜3020。
接下来，如图40(c)所示，在栅电极·配线用薄膜3020上涂敷第一抗蚀剂3021。
接下来，如图40(d)所示，使用第一掩模3022，利用光刻法，抗蚀剂(未图示)被形成为规定的形状。然后，ITSmO薄膜使用草酸水溶液蚀刻。金属薄膜使用混合酸(通常称为PAN。)来蚀刻，从而形成规定形状的栅电极3023及栅极配线3024(参照图41)。如图40(d)所示的栅电极3023及栅极配线3024表示图41中的A-A剖面及B-B剖面。此处，ITSmO也可使用混合酸蚀刻。从而也可使用上述混合酸与金属薄膜一并蚀刻。
此外，栅电极·配线用薄膜3020形成后，也可实施热处理，降低Al的阻抗，并且使ITSmO结晶化。即，如果ITSmO结晶化，则无法溶解于草酸系蚀刻液或混合酸，因此能够保护Al/Mo层。
进而，在栅极配线3024的表面上形成ITSmO等的氧化物导电膜，由此在形成栅极配线衬垫3025时，在栅极配线3024中使用的金属表面不露出。由此，可靠性高的连接变为可能。即，在栅极绝缘膜3030上形成用于形成栅极配线衬垫3025的通孔(开口部)时，作为栅极绝缘膜3030使用SiNx、SiONx、SiO2等绝缘物。并且如果通过使用了CHF(CF4、CHF3等)的反应性离子蚀刻法来形成通孔，则ITSmO等氧化物导电膜也变为金属薄膜(Al/Mo层)的保护膜(也称作金属层保护用氧化物导电体层)。
而且，作为代替ITSmO的材料，可以使用在ITO中含有镧族金属元素的材料，或在ITO中添加Mo、W(钨)等高熔点金属氧化物的材料等。添加量相对于所有金属元素约10原子％以下。优选约1～5原子％的范围。如果超过约10原子％，则该材料难以结晶化，溶解于草酸水溶液或混合酸。此外，膜厚约20nm～500nm。优选约为30nm～300nm。膜厚不足约20nm的膜具有针孔，有时无法作为保护膜起作用。另一方面，膜厚超过约500nm的膜，成膜或蚀刻需要较多的时间，其制造时间变长。因此，其制造效率低且不经济。
接下来，如图39所示，在玻璃基板3010、栅电极3023及栅极配线3024上依次叠层栅极绝缘膜3030、作为第一氧化物层的n型氧化物半导体层3040、作为第二氧化物层的氧化物导电体层3050、作为辅助导电层的金属层3060及第二抗蚀剂3061(步骤S3002)，并利用第二半色调掩模3062及半曝光，第二抗蚀剂3061被形成为规定的形状(步骤S3003)。
下面，参照附图对使用第二半色调掩模3062的处理进行说明。
(使用第二半色调掩模的处理)
图42是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/金属层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图42(a)中，首先，利用辉光放电CVD(化学蒸镀法)法，在玻璃基板3010、栅电极3023及栅极配线3024上堆积膜厚约300nm的作为氮化硅(SiNx)膜的栅极绝缘膜3030。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，在栅极绝缘膜3030上，使用氧化铟-氧化锌-氧化镓(In2O3∶ZnO∶Ga2O3＝约70∶3∶27wt％)溅射靶，利用高频溅射法，在氧约10％、氩约90％、基板温度不超过约200℃的条件下(即，不使n型氧化物半导体层3040结晶化的条件下)，形成厚度约100nm的n型氧化物半导体层(活性层)3040。而且，该n型氧化物半导体层3040的能隙约3.6eV。
接下来，在n型氧化物半导体层3040上，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％、进而不使氧化物导电体层3050结晶化的条件下，形成厚度约150nm的氧化物导电体层3050。而且，该氧化物导电体层3050的能隙约3.2eV。
接下来，在氧化物导电体层3050上，作为辅助导电层的金属层(Mo/Al/Mo/IZO薄膜)3060成膜为厚度约450nm(Mo/Al/Mo/IZO层厚度分别为约50nm/200nm/50nm/150nm)。即，首先在室温下，在氧化物导电体层3050上成膜Mo/Al/Mo层。接下来，在Mo/Al/Mo层上，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)靶，利用高频溅射法，在氧约1％、氩约99％的条件下形成厚度约150nm的氧化物保护膜(也称为金属层保护用氧化物导电体层。在本实施方式中，为IZO薄膜。)。而且，金属层3060并不限定于Mo/Al/Mo的叠层膜，例如也可使用Ti/Al/Ti等金属薄膜的叠层膜。此外，也可使用Al、Mo、Ag、Cu等金属或合金的单层或多层的叠层膜。
然后，在金属层3060上叠层第二抗蚀剂3061(步骤S3002)。
接下来，如图42(b)所示，利用第二半色调掩模3062及半色调曝光，第二抗蚀剂3061形成为规定的形状(图39的步骤S3003)。第二抗蚀剂3061覆盖栅电极3023、源电极3053、漏电极3054、源极配线3055、漏极配线3056及像素电极3057的上方，且利用半色调掩模部3621形成覆盖沟道部3041的上方的部分比其他的部分薄的形状。
图43是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻/第三蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
在图43(a)中，使用第二抗蚀剂3061及混合酸，对金属层(Mo/Al/Mo/IZO层)3060进行第二蚀刻。然后，使用形成第二抗蚀剂3061及草酸水溶液，对氧化物导电体层3050及n型氧化物半导体层3040进行第三蚀刻。通过这些蚀刻，形成期望的源极配线3055、漏极配线3056及像素电极3057，并且形成后述的辅助配线(图39的步骤S3004)。
而且，利用上述第二及第三蚀刻，没有形成隔开源电极3053及漏电极3054的空隙，但形成源电极3053、漏电极3054及后述的辅助电极的一部分。
接下来，如图43(b)所示，再形成上述第二抗蚀剂3061(图39的步骤S3005)。即，首先，如图43(b)所示，灰化第二抗蚀剂3061中由于半色调曝光而较薄地形成的沟道部3041上的抗蚀剂，并再形成第二抗蚀剂3061。
接下来，使用再形成后的第二抗蚀剂3061，选择性地蚀刻栅电极3023上方的金属层3060及氧化物导电体层3050，并形成源电极3053及漏电极3054，并且形成由金属层3060构成的辅助电极(图39的步骤S3005)。
下面，参照附图，对形成源电极3053及漏电极3054的处理进行说明。
图44是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第四蚀刻/第五蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
在图44(a)中，使用再形成的第二抗蚀剂3061及混合酸，对栅电极3023上方的金属层3060进行第四蚀刻。然后，使用再形成的第二抗蚀剂3061及草酸水溶液，选择性地对氧化物导电体层3050进行第五蚀刻(即，不使作为沟道部3041的n型氧化物半导体层3040溶解地进行蚀刻)。利用上述的蚀刻，在栅电极3023上方的n型氧化物半导体层3040上形成沟道部3041。由此，TFT基板3001称为沟道蚀刻型。
此处，优选在进行上述蚀刻前，加热n型氧化物半导体层3040(例如，200℃以上350℃以下)，并结晶化。即，作为本实施方式的n型氧化物半导体层3040使用的氧化铟-氧化锌-氧化镓(In2O3∶Ga2O3∶ZnO＝约70∶27∶3wt％)在非结晶状态(未结晶化状态)下，利用草酸水溶液来蚀刻，但如果结晶化，则无法利用草酸水溶液或混合酸来蚀刻。由此，相对于蚀刻上方存在的氧化物导电体层3050的药液(在本实施方式中为草酸水溶液)，n型氧化物半导体层3040具有耐性，因此，能够防止形成沟道部3041的n型氧化物半导体层3040被侵蚀的不良情况。进而，通过n型氧化物半导体层3040(活性层)结晶化，表现出稳定的半导体特性。
此外，在n型氧化物半导体层3040的形成中使用的氧化铟-氧化锌-氧化镓(In2O3∶Ga2O3∶ZnO＝约70∶27∶3wt％)靶中，氧化锌的添加量约1～6wt％合适，约2～5wt％更合适。其理由是，如果不足约1wt％，则有时载流子浓度不降低，如果超过6wt％，则载流子浓度不降低或不结晶化，对混合酸没有耐性。
此外，作为本实施方式的氧化物导电体层3050使用的氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约60∶20∶20wt％)薄膜即使350℃的加热也不结晶化。该氧化物导电体层3050不结晶化更好，由此，可由草酸水溶液来蚀刻。此外，具有上述组成的氧化物导电体层3050即使不结晶化也不会被混合酸蚀刻。即，氧化物导电体层3050对于蚀刻像素电极3057上的金属层3060的液(混合酸)具有耐性，另一方面，具有能够由不对结晶化后的n型氧化物半导体层3040造成影响的蚀刻液(草酸水溶液)来蚀刻的选择蚀刻特性。此外，重要的是，氧化物导电体层3050具有所说的选择蚀刻特性，即：利用规定的蚀刻液(草酸水溶液)与未结晶化的n型氧化物半导体层3040一起被蚀刻，且利用结晶化后的n型氧化物半导体层3040具有耐性的蚀刻液(草酸水溶液)来蚀刻。
而且，进行上述的n型氧化物半导体层3040的AC孔测定(使用东洋泰库尼卡(東洋テクニカ)公司制的RESITEST(商品名)的测定)时，载流子浓度：10+14/cm3，移动度：30cm2/V·sec。此外，进行氧化物导电层3050的AC孔测定时，载流子浓度：10+20/cm3，移动度：38cm2/V·sec。如此地，活性层的移动度在30cm2/V·sec以上，与通常的非晶形硅的移动度0.1～1cm2/V·sec相比较，具有大的移动度，作为开关元件非常有用。此外，n型氧化物半导体层3040及氧化物导电体层3050的材料并不限定于上述材料。
接下来，如图44(b)所示，如果将再形成的第二抗蚀剂3061全部灰化，则在源电极3053上、漏电极3054上、源极配线3055上、漏极配线3056上及像素电极3057上形成的、由金属层3060构成的辅助导电层(辅助配线及辅助电极(像素电极3057上的金属层3060后面蚀刻))露出。即，由金属层3060构成的源电极用辅助电极3531、漏电极用辅助电极3541、源极配线用辅助配线3551、漏极配线用辅助配线3561露出(参照图45)。图44(b)所示的漏电极3054、沟道部3041、源电极3053、源极配线3055及像素电极3057表示图45中的C-C剖面。此外，图44(b)所示的漏极配线3056表示图45中的D-D剖面。
接下来，如图39所示，在露出的栅极绝缘膜3030及n型氧化物半导体层3040上，以及在源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057上形成的金属层3060上依次叠层保护用绝缘膜3070及第三抗蚀剂3071(步骤S3006)，并利用第三掩模3072，第三抗蚀剂3071形成为规定的形状(步骤S3007)。
接下来，对使用第三掩模3072的处理进行说明。
(使用第三掩模的处理)
图46是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
在图46(a)中，首先，在形成有沟道部3041的TFT基板3001上，利用辉光放电CVD法，堆积膜厚约200nm的作为氮化硅(SiNx)膜的保护用绝缘膜3070。作为放电气体使用SiH4-NH3-N2系的混合气体。然后，在保护用绝缘膜3070上叠层第三抗蚀剂3071(步骤S3006)。
接下来，如图46(b)所示，利用第三掩模3072，第三抗蚀剂3071形成为规定的形状(步骤S3007)。第三抗蚀剂3071形成为覆盖除像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025上以外的全部的保护用绝缘膜3070的形状。
图47是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第六蚀刻后的剖面图。(b)表示第七蚀刻后的剖面图。
图47(a)中，作为第六蚀刻，使用第三抗蚀剂3071及CHF(CF4、CHF3气体等)，干蚀刻像素电极3057及漏极配线衬垫3058上的保护用绝缘膜3070(图39的步骤S3008)，像素电极3057及漏极配线衬垫3058上的金属层3060露出。而且，在栅极配线衬垫3025上堆积有栅极绝缘膜3030及保护用绝缘膜3070，利用上述第六蚀刻，通常栅极配线衬垫3025不露出。
其次，如图47(b)所示，作为第七蚀刻，使用第三抗蚀剂3071及混合酸，蚀刻像素电极3057及漏极配线衬垫3058上的金属层3060(图39的步骤S3009)，像素电极3057及漏极配线衬垫3058露出。此处，通过蚀刻像素电极3057上的金属层3060，并使像素电极3057露出，形成透明像素电极。
图48是用于说明本发明的第七实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第八蚀刻后的剖面图。(b)表示第三抗蚀剂剥离后的剖面图。
图48(a)中，作为第八蚀刻，使用第三抗蚀剂3071及CHF(CF4、CHF3气体等)，干蚀刻栅极配线衬垫3025上的保护用绝缘膜3070及栅极绝缘膜3030，栅极配线衬垫3025露出(图39的步骤S3010)。
其次，如果将第三抗蚀剂3071灰化，则如图49所示，在基板3010上，除像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025上以外，保护用绝缘膜3070露出。图48(b)所示的漏电极3054、沟道部3041、栅电极3023、源电极3053、源极配线3055及像素电极3057表示图49中的E-E剖面。图48(b)所示的漏极配线衬垫3058表示图49中的F-F剖面。图48(b)所示的栅极配线衬垫25表示图49中的G-G剖面。
如此地，根据本实施方式的TFT基板3001的制造方法，通过削减制造工序的工序数，能够大幅地降低制造成本。此外，因为沟道部3041的n型氧化物半导体层3040的上部由保护用绝缘膜3070保护，因此TFT基板3001能够长期稳定地工作。进而，因为通常n型氧化物半导体层3040仅在规定的位置(与沟道部3041、源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057对应的规定的位置)形成，因此能够排除栅极配线3024之间发生干涉(串线)的担心。进而，因为形成有保护用绝缘膜3070，因此通过在TFT基板3001上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。
此外，通过形成由金属层3060构成的源电极用辅助电极3531、漏电极用辅助电极3541、源极配线用辅助配线3551及漏极配线用辅助配线3561，能够降低源电极3053、漏电极3054、源极配线3055及漏极配线3056的电阻。由此使可靠性提高，抑制能量效率的降低。
而且，在本实施方式中，在玻璃基板3010上叠层栅电极·配线用薄膜3020及第一抗蚀剂3021，进而，叠层栅极绝缘膜3030、n型氧化物半导体层3040、氧化物导电体层3050、金属层3060及第二抗蚀剂3061，进而叠层保护用绝缘膜3070及第三抗蚀剂3071，但并不限定于此。例如，也可在各层间(例如，不损失本实施方式的功能和效果，或者补助其他的功能和效果)经由其他的层叠层。此与后述的实施方式相同。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板3001与本发明的第1、18～23、27、28方式对应。
如图48(b)及图49所示，TFT基板3001具备：玻璃基板3010；在该玻璃基板3010上形成的栅电极3023及栅极配线3024；在玻璃基板3010、栅电极3023及栅极配线3024上形成的栅极绝缘膜3030；至少在栅电极3023上的栅极绝缘膜3030上形成的n型氧化物半导体层3040；在n型氧化物半导体层3040上由沟道部3041隔开地形成的氧化物导电体层3050。即，作为第一氧化物层设置n型氧化物半导体层3040，作为第二氧化物层设置有氧化物导电体层3050。如此地，通过使用n型氧化物半导体层3040作为TFT的活性层，电流稳定地流动，因此TFT基板3001对利用电流控制工作的有机电场发光装置有用。此外，容易地形成沟道部3041、源电极3053及漏电极3054。
此外，TFT基板3001利用氧化物导电体层3050形成源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057。即，利用上述的第七实施方式的制造方法，以三片掩模(第一掩模3022、第二半色调掩模3062、第三掩模3072)来制造，因此制造工序被削减。由此能够实现生产效率的提高及制造原价的成本降低。进而，TFT基板3001利用氧化物导电体层3050，除像素电极3057及源极配线3055外，形成漏极配线3056、源电极3053及漏电极3054，因此，能够有效地制造源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057。
进而，TFT基板3001在TFT基板3001的上方由保护用绝缘膜3070覆盖，且保护用绝缘膜3070在与各像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025对应的位置处具有使像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025露出的开口部。即，除了露出的像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025的上方以外的TFT基板3001的上方通常全部由保护用绝缘膜3070覆盖。如此地，因为沟道部3041的n型氧化物半导体层3040的上部被保护用绝缘膜3070保护，因此TFT基板3001能够长期稳定地工作。此外，TFT基板3001自身形成具备保护用绝缘膜3070的构造，因此，能够提供可容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的TFT基板3001。
此外，TFT基板3001的像素电极3057由n型氧化物半导体层3040和氧化物导电体层3050的叠层膜构成。如此地，因为能够使叠层膜透明，所以能够防止由于光导致的误动作。
进而，TFT基板3001在氧化物导电体层3050的下层形成有n型氧化物半导体层3040，因为能够使氧化物导电体层3050及n型氧化物半导体层3040透明，所以能够更确实地防止由光导致的误动作。
此外，将n型氧化物半导体层3040及氧化物导电体层3050的能隙设在3.0eV以上，通过将能隙设在3.0eV以上，能够防止由光导致的误动作。
此外，TFT基板3001在源极配线3055、漏极配线3056、源电极3053及漏电极3054上形成有由金属层3060构成的源极配线用辅助配线3551、漏极配线用辅助配线3561、源电极用辅助电极3531及漏电极用辅助电极3541。如此地，能够降低各配线3055、3056或电极3053、3054的电阻，能够使可靠性提高，并且能够抑制能量效率的降低。
此外，TFT基板3001的n型氧化物半导体层3040形成在与沟道部3041、源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057对应的规定的位置。即，通常，除了上述规定的位置以外的区域的全部的n型氧化物半导体层3040利用蚀刻去除。如此地，通常n型氧化物半导体层3040仅形成在规定的位置，因此能够排除栅极配线3024之间发生干涉(串线)的顾虑。
而且，TFT基板3001在源电极3053上、漏电极3054上、源极配线3055上、漏极配线3056上形成有辅助导电层，但并不限定于该结构。例如，也可构成为，在源电极3053、漏电极3054、源极配线3055、漏极配线3056及像素电极3057的至少一个上形成有辅助导电层。即，虽未图示，但如果在像素电极3057上的局部形成与源极配线用辅助配线3551连接的(由金属层3060构成)辅助导电层，则利用该辅助导电层，像素电极3057的导电性及动作的可靠性提高。上述辅助导电层的形状没有特别的限定，例如也可如楔形电极的形状。
如此地，本实施方式的TFT基板3001通过削减制造工序的工序数，能够大幅地降低制造成本，此外，因为沟道部3041的n型氧化物半导体层3040的上部被保护用绝缘膜3070保护，因此TFT基板3001能够长期稳定地工作。进而，因为形成有保护用绝缘膜3070，通过在TFT基板3001上设置有机EL材料、电极及保护膜，能够容易地得到有机电场发光装置。此外，利用由金属层3060构成的源电极用辅助电极3531、漏电极用辅助电极3541、源极配线用辅助配线3551、漏极配线用辅助配线3561，能够降低源电极3053、漏电极3054、源极配线3055及漏极配线3056的电阻。由此可靠性提高，并且抑制能量效率的降低。进而，因为n型氧化物半导体层3040仅形成在规定的位置，因此能够排除栅极配线3024之间发生干涉(串线)的顾虑。
[第八实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第29方式对应。
图50表示用于说明本发明的第八实施方式所述的TFT基板的制造方法的概略流程图。
图50中，首先在基板3010上使用第一掩模3022形成栅电极3023及栅极配线3024(步骤S3011)。
而且，步骤S3011中的使用第一掩模的处理与第七实施方式的步骤S3001中的使用第一掩模3022的处理相同。
接下来，如图50所示，在玻璃基板3010、栅电极3023及栅极配线3024上依次叠层栅极绝缘膜3030、作为第一氧化物层的n型氧化物半导体层3040、作为第二氧化物层的氧化物导电体层3050及第二抗蚀剂3051(步骤S3012)，并利用第二半色调掩模3052及半曝光，第二抗蚀剂3051被形成为规定的形状(步骤S3013)。
接下来，参照附图对使用第二半色调掩模3052的处理进行说明。
(使用第二半色调掩模的处理)
图51是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
在图51(a)中，首先，利用辉光放电CVD(化学蒸镀法)法，在玻璃基板3010、栅电极3023及栅极配线3024上堆积膜厚约300nm的作为氮化硅(SiNx)膜的栅极绝缘膜3030。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，在栅极绝缘膜3030上，使用氧化铟-氧化锌-氧化镓(In2O3∶Ga2O3∶ZnO＝约70∶27∶3wt％)溅射靶，利用高频溅射法，在氧约10％、氩约90％、基板温度不超过约200℃的条件下(即，不使n型氧化物半导体层3040结晶化的条件下)，形成厚度约100nm的n型氧化物半导体层(活性层)3040。
接下来，在n型氧化物半导体层3040上，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％、进而不使氧化物导电体层3050结晶化的条件下，形成厚度约150nm的氧化物导电体层3050。
接下来，在氧化物导电体层3050上叠层第二抗蚀剂3051(步骤S3012)。
接下来，如图51(b)所示，利用第二半色调掩模3052及半色调曝光，第二抗蚀剂3051形成为规定的形状(图50的步骤S3013)。第二抗蚀剂3051覆盖栅电极3023、源电极3053、漏电极3054、源极配线3055、漏极配线3056及像素电极3057的上方，且利用半色调掩模部3521形成覆盖沟道部3041的上方的部分比其他的部分薄的形状。
图52是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
在图52(a)中，使用第二抗蚀剂3051及草酸水溶液，对氧化物导电体层3050及n型氧化物半导体层3040进行第二蚀刻，形成期望的源极配线3055、漏极配线3056及像素电极3057(图50的步骤S3014)。
接下来，如图52(b)所示，再形成上述第二抗蚀剂3051。即，首先，如图52(b)所示，灰化第二抗蚀剂2061中由于半色调曝光而较薄地形成的沟道部3041上的抗蚀剂，并再形成第二抗蚀剂3051。
接下来，使用再形成后的第二抗蚀剂3051，选择性地蚀刻栅电极3023上方的氧化物导电体层3050，并形成源电极3053及漏电极3054(图50的步骤S3015)。
下面，参照附图，对形成源电极3053及漏电极3054的处理进行说明。
图53是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第三蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
在图53(a)中，使用再形成的第二抗蚀剂3051及草酸水溶液，选择性地对氧化物导电体层3050进行第三蚀刻(即，不使作为沟道部3041的n型氧化物半导体层3040溶解地进行蚀刻)。利用上述的蚀刻，在栅电极3023上方的n型氧化物半导体层3040中形成沟道部3041。
此处，优选在进行上述蚀刻前，加热n型氧化物半导体层3040(例如，200℃以上350℃以下)，并结晶化。即，相对于蚀刻上方存在的氧化物导电体层3050的药液(在本实施方式中为草酸水溶液)，结晶化后的n型氧化物半导体层3040具有耐性，因此，能够防止形成沟道部3041的n型氧化物半导体层3040被侵蚀的不良情况。此外，重要的是，氧化物导电体层3050具有所说的选择蚀刻特性，即：利用规定的蚀刻液(草酸水溶液)与未结晶化的n型氧化物半导体层3040一起被蚀刻，且利用结晶化后的n型氧化物半导体层3040具有耐性的蚀刻液(草酸水溶液)来蚀刻。
接下来，如图53(b)所示，如果将再形成的第二抗蚀剂3051全部灰化，则源电极3053、漏电极3054、源极配线3055、漏极配线3056及像素电极3057露出(参照图54)。图53(b)所示的漏电极3054、沟道部3041、源电极3053、源极配线3055及像素电极3057表示图54中的H-H剖面。图53(b)所示的漏极配线3056表示图54中的I-I剖面。
接下来，如图50所示，在露出的栅极绝缘膜3030及n型氧化物半导体层3040上，以及在源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057上依次叠层保护用绝缘膜3070及第三抗蚀剂3071(步骤S3016)，并利用第三掩模3072，第三抗蚀剂3071形成为规定的形状(步骤S3017)。
接下来，对使用第三掩模3072的处理进行说明。
(使用第三掩模的处理)
图55是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷抗蚀剂后的剖面图。(b)表示曝光/显影后的剖面图。
在图55(a)中，首先，在形成有沟道部3041的TFT基板3001a上，利用辉光放电CVD法，堆积膜厚约200nm的作为氮化硅(SiNx)膜的保护用绝缘膜3070。作为放电气体使用SiH4-NH3-N2系的混合气体。然后，在保护用绝缘膜3070上叠层第三抗蚀剂3071(步骤S3016)。
接下来，如图55(b)所示，利用第三掩模3072，第三抗蚀剂3071形成为规定的形状(步骤S3017)。第三抗蚀剂3071形成为覆盖除像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025上以外的全部的保护用绝缘膜3070的形状。
图56是用于说明本发明的第八实施方式所述的TFT基板的制造方法的、使用第三掩模的处理的概略图。(a)表示第四蚀刻后的剖面图。(b)表示剥离第三抗蚀剂后的剖面图。
图56(a)中，作为第四蚀刻，使用第三抗蚀剂3071及CHF(CF4、CHF3气体等)，干蚀刻像素电极3057及漏极配线衬垫3058上的保护用绝缘膜3070，以及栅极配线衬垫3025上的保护用绝缘膜3070及栅极绝缘膜3030(图50的步骤S3018)，像素电极3057及漏极配线衬垫3058及栅极配线衬垫3025露出。
其次，如图56(b)所示，如果将第三抗蚀剂3071灰化，则如图57所示，在基板3010上，除像素电极3057、漏极配线衬垫3058及栅极配线衬垫3025上以外，保护用绝缘膜3070露出。图56(b)所示的漏电极3054、沟道部3041、栅电极3023、源电极3053、源极配线3055及像素电极3057表示图57中的J-J剖面。图56(b)所示的漏极配线衬垫3058表示图57中的K-K剖面。图56(b)所示的栅极配线衬垫3025表示图57中的L-L剖面。
如此地，根据本实施方式的TFT基板3001a的制造方法，通过削减制造工序的工序数，能够大幅地降低制造成本。此外，因为沟道部3041的n型氧化物半导体层3040的上部由保护用绝缘膜3070保护，因此TFT基板3001a能够长期稳定地工作。进而，因为通常n型氧化物半导体层3040仅在规定的位置(与沟道部3041、源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057对应的规定的位置)形成，因此能够排除栅极配线3024之间发生干涉(串线)的担心。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板3001a与本发明的第1、18～20、22、23、27、28对应。
TFT基板3001a与TFT基板3001相比，如图56(b)所示，在源极配线3055、漏极配线3056、源电极3053及漏电极3054上未形成由金属层3060构成的源极配线用辅助配线3551、漏极配线用辅助配线3561、源电极用辅助电极3531及漏电极用辅助电极3541这点不同。即，利用上述第七实施方式的制造方法，由三片掩模(第一掩模3022、第二掩模3052、第三掩模3072)来制造，因此比TFT基板3001的制造工序进一步削减，生产效率提高，能够实现制造原价的成本降低。
如此地，本实施方式的TFT基板3001a具有与TFT基板3001大致同等的效果(除了由辅助导电层产生的效果)，并且比TFT基板3001的制造工序进一步削减，生产效率提高，能够实现制造原价的成本降低。
[第九实施方式所述的TFT基板的制造方法]
本实施方式的TFT基板的制造方法是使用三片掩模的方法，与本发明的第31、32方式对应。
图58表示用于说明本发明的第九实施方式所述的TFT基板的制造方法的概略流程图。
图58中，首先在基板3010上使用第一掩模3022形成栅电极3023及栅极配线3024(步骤S3031)。
接下来，参照附图对使用第一掩模3022的处理进行说明。
(使用第一掩模的处理)
图59是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第一掩模的处理的概略图。(a)表示处理前的玻璃基板的剖面图。(b)表示金属成膜/金属层保护用氧化物导电体层成膜后的剖面图。(c)表示抗蚀剂涂敷后的剖面图。(d)表示曝光/显影/第一蚀刻/剥离抗蚀剂、形成栅电极及栅极配线后的剖面图。
图59(a)中，首先准备透光性的玻璃基板3010。
然后，如图59(b)所示，在玻璃基板3010上金属成膜，形成栅电极·配线用薄膜(栅电极及栅极配线用薄膜)3020。
在本实施方式中，在玻璃基板3010上利用高频溅射法依次叠层Al和Mo。并且分别形成膜厚约250nm及50nm的金属薄膜。然后，使用由氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约100nm的金属层保护用氧化物导电体层(方便起见，简称为氧化物保护膜)3026，并形成由Al/Mo/ITZO构成的栅电极·配线用薄膜3020。
此处，IZO或ITSmO等透明导电膜作为金属层保护用氧化物导电体层3026配置在栅极配线3024的表面。由此，在栅极绝缘膜3030上形成开口部，且形成有栅极配线衬垫3025的情况下，栅极配线3024使用的金属表面不露出。因而，可得到可靠性高的连接。
此外，在栅极绝缘膜3030上形成开口部3251的情况下，作为栅极绝缘膜3030使用SiNx、SiONx、SiO2等绝缘物。在利用CHF(CF4、CHF3等)反应性离子溅射法形成开口部3251的情况下，IZO等氧化物导电膜也变为金属薄膜(Al/Mo层)的保护膜。
接下来，如图59(c)所示，在栅电极·配线用薄膜3020上涂敷第一抗蚀剂3021。
接下来，如图59(d)所示，使用第一掩模3022，利用光刻法，抗蚀剂(未图示)被形成为规定的形状。然后，使用草酸水溶液蚀刻金属层保护用氧化物导电体层3026。然后使用混合酸(通常称为PAN。)来蚀刻金属薄膜，从而形成期望的形状的栅电极3023及栅极配线3024(参照图60)。如图59(d)所示的栅电极3023及栅极配线3024表示图60中的M-M剖面及N-N剖面。此处，IZO也可使用混合酸蚀刻。从而也可使用上述混合酸与金属薄膜一并蚀刻。
接下来，如图58所示，在玻璃基板3010、栅电极3023及栅极配线3024上依次叠层栅极绝缘膜3030、作为第一氧化物层的n型氧化物半导体层3040、作为第二氧化物层的氧化物透明导电体层3050b、反射金属层3090及第二抗蚀剂3091(步骤S3032)，并利用第二半色调掩模3092及半曝光，第二抗蚀剂3091被形成为规定的形状(步骤S3033)。
下面，参照附图对使用第二半色调掩模3092的处理进行说明。
(使用第二半色调掩模的处理)
图61是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示栅极绝缘膜成膜/n型氧化物半导体层成膜/氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物导电体层成膜/涂敷抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图61(a)中，首先，利用辉光放电CVD(化学蒸镀法)法，在玻璃基板3010、栅电极3023及栅极配线3024上堆积膜厚约300nm的作为氮化硅(SiNx)膜的栅极绝缘膜3030。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
接下来，在栅极绝缘膜3030上，使用氧化铟-氧化锌-氧化镓(In2O3∶ZnO∶Ga2O3＝约70∶3∶27wt％)溅射靶，利用高频溅射法，在氧约10％、氩约90％、基板温度不超过约200℃的条件下(即，不使n型氧化物半导体层3040结晶化的条件下)，形成厚度约100nm的n型氧化物半导体层(活性层)3040。而且，该n型氧化物半导体层3040的能隙约3.6eV。
此外，上述n型氧化物半导体层3040中，氧化锌的添加量约1～6wt％合适，约2～5wt％更合适。其理由是，如果不足约1wt％，则有时载流子浓度不降低，如果超过6wt％，则载流子浓度不降低或不结晶化，对混合酸没有耐性。
接下来，在n型氧化物半导体层3040上，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％、进而不使氧化物透明导电体层3050b结晶化的条件下，形成厚度约150nm的氧化物透明导电体层3050b。而且，该氧化物透明导电体层3050的能隙约3.2eV。
接下来，在氧化物透明导电体层3050b上使用高频溅射法依次叠层Mo、Al和Mo。并且形成膜厚分别约50nm、200nm、50nm，由Mo/Al/Mo构成的反射金属层3090。而且，作为反射金属层3090可以使用至少包含Ag、Au等金属薄膜或Al、Ag、Au的至少一种的金属薄膜。此外，在Al与氧化物透明导电体层3050b的接触阻抗足够到可以忽略小的情况下，不需要在中间层中使用Mo等金属。
然后，使用氧化铟-氧化锌(通常称为IZO。In2O3∶ZnO＝约90∶10wt％)溅射靶，利用高频溅射法，在氧约1％、氩约99％的条件下，形成厚度约150nm的金属层保护用氧化物导电体层3095(在本实施方式中为IZO薄膜)。利用该金属层保护用氧化物导电体层3095，能够防止反射金属层3090的变色，从而能够防止反射金属层3090的反射率减低的不良情况。
然后，在金属层保护用氧化物导电体层3095上叠层第二抗蚀剂3091(步骤S3032)。
接下来，如图61(b)所示，利用第二半色调掩模3092及半色调曝光，第二抗蚀剂3091形成为规定的形状(图58的步骤S3033)。第二抗蚀剂3091覆盖栅电极3023、源电极3053、漏电极3054、源极配线3055、漏极配线3056及像素电极3057的上方，且利用半色调掩模部3921形成覆盖沟道部3041的上方的部分比其他的部分薄的形状。
图62是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第二蚀刻/第三蚀刻后的剖面图。(b)表示再形成第二抗蚀剂后的剖面图。
在图62(a)中，使用第二抗蚀剂3091及混合酸，对金属层保护用氧化物导电体层3095和反射金属层3090进行第二蚀刻，进而使用第二抗蚀剂3061及草酸水溶液，对氧化物透明导电体层3050b及n型氧化物半导体层3040进行第三蚀刻，形成期望的源极配线3055、漏极配线3056及像素电极3057(图58的步骤S3034)。
接下来，如图62(b)所示，再形成上述第二抗蚀剂3091(图58的步骤S3035)。即，首先，如该图(b)所示，灰化第二抗蚀剂3091中由于半色调曝光而较薄地形成的沟道部3041上的抗蚀剂，并再形成第二抗蚀剂3091。
接下来，使用再形成后的第二抗蚀剂3091，选择性地蚀刻栅电极3023上方的金属层保护用氧化物导电体层3095、反射金属层3090及氧化物透明导电体层3050b，并形成源电极3053及漏电极3054(图58的步骤S3035)。
下面，参照附图，对形成源电极3053及漏电极3054的处理进行说明。
图63是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第二半色调掩模的处理的概略图。(a)表示被第四蚀刻/第五蚀刻后的剖面图。(b)表示剥离第二抗蚀剂后的剖面图。
在图63(a)中，使用再形成的第二抗蚀剂3091及混合酸，对栅电极3023上方的金属层保护用氧化物导电体层3095和反射金属层3090进行第四蚀刻。然后，使用再形成的第二抗蚀剂3061及草酸水溶液，对氧化物导透明电体层3050b选择性地进行第五蚀刻(即，不使作为沟道部3041的n型氧化物半导体层3040溶解地进行蚀刻)。利用上述的蚀刻，在栅电极3023上方的n型氧化物半导体层3040上形成沟道部3041。
接下来，如图63(b)所示，如果将再形成的第二抗蚀剂3091全部灰化，则在源电极3053上、漏电极3054上、源极配线3055上、漏极配线3056上及像素电极3057上形成的反射金属层3090的金属层保护用氧化物导电体层3095露出。此处，在源电极3053上、漏电极3054上、源极配线3055上及漏极配线3056上形成的反射金属层3090作为辅助电极层起作用，变为由反射金属层3090构成的源电极用辅助电极3531b、漏电极用辅助电极3541b、源极配线用辅助配线3551b、漏极配线用辅助配线3561b(参照图64)。图63(b)所示的漏电极3054、沟道部3041、源电极3053、源极配线3055及像素电极3057表示图64中的O-O剖面。图63(b)所示的漏极配线3056表示图64中的P-P剖面。
接下来，如图58所示，在露出的栅极绝缘膜3030及n型氧化物半导体层3040上，以及在源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057上形成的金属层保护用氧化物导电体层3095上依次叠层保护用绝缘膜3070及第三抗蚀剂3071b(步骤S3036)，并利用第三半色调掩模3072b，第三抗蚀剂3071形成为规定的形状(步骤S3037)。
接下来，对使用第三半色调掩模3072b的处理进行说明。
(使用第三半色调掩模的处理)
图65是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示保护用绝缘膜成膜/涂敷第三抗蚀剂后的剖面图。(b)表示半色调曝光/显影后的剖面图。
在图65(a)中，首先，在形成有沟道部3041的TFT基板上，利用辉光放电CVD法，堆积膜厚约200nm的作为氮化硅(SiNx)膜的保护用绝缘膜3070b。作为放电气体使用SiH4-NH3-N2系的混合气体。然后，在保护用绝缘膜3070b上叠层第三抗蚀剂3071b(步骤S3036)。
接下来，如图65(b)所示，利用第三半色调掩模3072b，第三抗蚀剂3071b形成为规定的形状(步骤S3037)。第三抗蚀剂3071b形成为覆盖除了不包含反射金属部3094的像素电极3057的部分及栅极配线衬垫3025上方以外的全部的保护用绝缘膜3070的形状，且利用半色调掩模部3721b，形成漏极配线衬垫3068及反射金属部3094的上方的部分比其他的部分薄的形状。
图66是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第六蚀刻后的剖面图。(b)表示第七蚀刻后的剖面图。
图66(a)中，作为第六蚀刻，使用第三抗蚀剂3071b及CHF(CF4、CHF3气体等)，干蚀刻除了反射金属部3094的像素电极3057的部分及栅极配线衬垫3025上方的保护用绝缘膜3070(图58的步骤S3038)。而且，除了反射金属部3094的像素电极3057的部分的上方的保护用绝缘膜3070全部被蚀刻，但栅极配线衬垫3025上方的保护用绝缘膜3070通常一部分不被蚀刻而残留。
其次，如图66(b)所示，作为第七蚀刻，使用第三抗蚀剂3071b及混合酸，蚀刻除了反射金属部3094的像素电极3057的部分的上方的金属层保护用氧化物导电体层3095和反射金属层3090，并使除了反射金属部3094的像素电极3057的部分露出(图58的步骤S3039)。
图67是用于说明本发明的第九实施方式所述的TFT基板的制造方法的、使用第三半色调掩模的处理的概略图。(a)表示第三抗蚀剂再形成后的剖面图。(b)表示第八蚀刻/第三抗蚀剂剥离后的剖面图。
图67(a)中，再形成上述第三抗蚀剂3071b。即，将第三抗蚀剂3071b中利用半色调曝光较薄地形成的反射金属部3094及漏极配线衬垫3058的上方的抗蚀剂灰化，并再形成第三抗蚀剂3071b。
接下来，作为第八蚀刻，使用再形成后的第三抗蚀剂3071b及CHF(CF4、CHF3气体等)，干蚀刻反射金属部3094及漏极配线衬垫3058上的保护用绝缘膜3070，并且干蚀刻栅极配线衬垫3025上的保护用绝缘膜3070及栅极绝缘膜3030，从而使反射金属部3094、漏极配线衬垫3058及栅极配线衬垫3025露出(图58的步骤S3040)。
其次，如果将第三抗蚀剂3071b灰化，则如图68所示，在基板3010上，除像素电极3057、反射金属部3094、漏极配线衬垫3058及栅极配线衬垫3025上以外，保护用绝缘膜3070露出。图67(b)所示的漏电极3054、沟道部3041、栅电极3053、源电极3053、源极配线3055、反射金属部3094及像素电极3057表示图68中的Q-Q剖面。图67(b)所示的漏极配线衬垫3058表示图68中的R-R剖面。图67(b)所示的栅极配线衬垫3025表示图68中的S-S剖面。
如此地，根据本实施方式的TFT基板3001b的制造方法，具有与第七实施方式大致同样的效果，并且能够制造沟道时刻型且半反射型的TFT基板3001b。此外，因为在源电极3053、漏电极3054、源极配线3055、反射金属部3094及漏极配线3056的上部形成反射金属层3090，因此，能够降低源电极3053、漏电极3054、源极配线3055及漏极配线3056的电阻，并能够使可靠性提高，抑制能量效率的降低。
而且，在本实施方式中，除了反射金属部3094的像素电极3057的部分由氧化物透明导电体层3050b构成，经由该部分使光透过地使用的情况下，能够将TFT基板3001b作为半透过型的TFT基板使用。
此外，本实施方式作为TFT基板的发明有效，上述TFT基板3001b与本发明的第1、18～28方式对应。
TFT基板3001b与TFT基板3001相比，如图67(b)、68所示，像素电极3057的一部分利用由反射金属层3090构成的反射金属部3094覆盖这点不同。
此外，其他的构造大致与第七实施方式的TFT基板3001相同。
此外，TFT基板3001b构成为，利用反射金属层3090形成有源极配线3055、漏极配线3056、源电极3053及漏电极3054。如此地，能够反射更多的光，并能够使反射光的亮度提高。
进而，因为将反射金属层3090作为由铝构成的薄膜，因此，能够反射更多的光，并能够使反射光的亮度提高。
此外，TFT基板3001b构成为，具有保护反射金属层3090的金属层保护用氧化物导电体层3095。如此地，防止反射金属层3090的腐蚀，并且使耐久性提高。例如，防止反射金属层3090的变色等，并能够防止反射金属层3090的反射率降低等不良情况。
进而，作为第二氧化物层使用氧化物透明导电体层3050b，源极配线3055、漏极配线3056、源电极3053、漏电极3054及像素电极3057由氧化物透明导电体层3050b构成。如此地，光的透过量增大，因此能够提供亮度优良的显示装置。
如此，本实施方式的TFT基板3001b具有与TFT基板3001大致同样的效果，并且作为显示装置时，能够提供亮度优良的半透过型的TFT基板或半反射型的TFT基板。
如上所述，根据本发明的本发明的第18～32方式，使用三片掩模能够制造具有辅助导电层及保护用绝缘膜的TFT基板，掩模数削减，制造工序也削减。由此，能够实现生产效率的提高及制造原价的成本降低。此外，因为沟道部的第一氧化物层的上部被保护用绝缘膜保护，因此TFT基板能够长期稳定地工作。进而，能够排除栅极配线之间发生干涉(串线)的顾虑。此外，利用辅助导电层能够降低各配线或电极的电阻，能够使可靠性提高，并且能够抑制能量效率的降低。进而，能够提供长期稳定地工作，并且可防止串线的半透过型的TFT基板或半反射型的TFT基板。
以上，对本发明的TFT基板及TFT基板的制造方法例示优选实施方式地进行了说明，但本发明所述的TFT基板及TFT基板的制造方法并不限定于上述的实施方式，当然可在本发明的范围内实施各种变更。
例如，虽未图示，但在TFT基板2001、2001a中，在玻璃基板2010上，仅栅极绝缘膜2030/n型氧化物半导体层2040/保护用绝缘膜2070叠层的范围(即，离开栅电极2023、栅极配线2024、源电极2053、漏电极2054、源极配线2055、漏极配线2056及像素电极2057的范围)在蚀刻栅极配线2025上的栅极绝缘膜2030/n型氧化物半导体层2040/保护用绝缘膜2070时，也可与之同样地蚀刻。由此，能够使来自玻璃基板2010下面的光的透过量增大。
此外，在上述各实施方式中使用的n型氧化物半导体层或氧化物到电梯层并不限定于上述材料。
即，作为n型氧化物半导体层的材料，可举出，氧化铟、氧化锌、氧化锡、氧化铟-氧化锌、氧化锌-氧化锡、氧化铟-氧化锌-氧化锡、氧化铟-氧化锌-氧化镓等，或在他们中添加有绝缘性透明氧化物的物质。而且，作为绝缘性透明氧化物有，氧化钇、氧化钛、氧化锆、氧化铪、氧化铌、氧化钽、氧化硼、氧化铝、氧化硅、氧化锗、镧系元素的氧化物。
此外，作为n型氧化物半导体层，在使用上述氧化物的情况下，重要的是其载流子密度在10+17/cm3以下。在该情况下，也能够在大量氧存在下成膜，或在氧存在下进行热处理，减少由氧损失进行减少载流子的方法，或以降低载流子密度为目的，在氧化铟中添加氧化锌的情况，或在氧化锡中添加氧化铟的情况下，利用荷电子控制进行。
此外，作为氧化物导电体层、氧化物透明导电体层的材料可举出有，氧化铟、氧化锌、氧化锡、氧化铟-氧化锌、氧化锌-氧化锡、氧化铟-氧化锌-氧化锡等。作为氧化物导电体层、氧化物透明导电体层，在使用上述的氧化物的情况下，重要的是将其载流子密度在10+20/cm3以上。
工业上的可利用性
本发明的TFT基板及TFT基板的制造方法并不限定于LCD(液晶显示装置)或有机EL显示装置中使用的TFT基板及TFT基板的制造方法，例如，作为LCD(液晶显示装置)或有机EL显示装置以外的显示装置或其他用途中使用的TFT基板及TFT基板的制造方法也可适用本发明。

Claims (34)

1.一种TFT基板，其具备：
基板；
在该基板的上方形成有栅电极及栅极配线；
至少在所述栅电极及所述栅极配线的上方形成有栅极绝缘膜；
至少在所述栅电极的上方的所述栅极绝缘膜的上方形成有由n型氧化物半导体层构成的第一氧化物层；
在所述第一氧化物层的上方形成有由氧化物导电体层构成的第二氧化物层，
所述TFT基板的特征在于，
利用所述第二氧化物层形成像素电极、源电极及漏电极、源极配线及漏极配线。
2.根据权利要求1所述的TFT基板，其特征在于，
所述第一氧化物层以所述第一氧化物层及所述第二氧化物层的蚀刻速度快于所述栅极绝缘膜的蚀刻速度的蚀刻法A蚀刻，且对于所述第二氧化物层的蚀刻速度快于所述第一氧化物层及所述栅极绝缘膜的蚀刻速度的蚀刻法B具有耐性的材质形成，
所述第二氧化物层以通过所述蚀刻法A及所述蚀刻法B蚀刻的材质形成，
所述栅极绝缘膜以所述栅极绝缘膜的蚀刻速度快于所述第一氧化物层及所述第二氧化物层的蚀刻速度的蚀刻法C蚀刻，且对于所述蚀刻法A及所述蚀刻法B具有耐性的材质形成。
3.根据权利要求1或2所述的TFT基板，其特征在于，
在所述源电极、漏电极、源极配线及漏极配线上形成辅助配线或辅助电极。
4.根据权利要求3所述的TFT基板，其特征在于，
所述第一氧化物层及所述第二氧化物层相对于上述权利要求2的蚀刻法B具有耐性，且所述辅助配线及所述辅助电极利用所述蚀刻法B蚀刻。
5.根据权利要求1所述的TFT基板，其特征在于，
所述像素电极由所述第一氧化物层和所述第二氧化物层构成。
6.根据权利要求1所述的TFT基板，其特征在于，
具备保护用绝缘膜，该保护用绝缘膜在所述像素电极、源极配线衬垫或漏极配线衬垫及栅极配线衬垫露出的状态下，在所述栅电极及栅极配线的上方及所述源极配线、漏极配线、源电极及漏电极的上方形成，且利用所述第二氧化物层，形成有所述源极配线、漏极配线、源电极、漏电极及像素电极。
7.根据权利要求6所述的TFT基板，其特征在于，
所述像素电极由所述第一氧化物层和第二氧化物层的叠层膜形成。
8.根据权利要求6或7所述的TFT基板，其特征在于，
至少在所述第二氧化物层的基板侧形成有所述第一氧化物层。
9.根据权利要求6或7所述的TFT基板，其特征在于，
在所述源极配线、漏极配线、源电极、漏电极及像素电极的至少一个上形成有辅助导电层。
10.根据权利要求6或7所述的TFT基板，其特征在于，
所述第一氧化物层及所述第二氧化物层的能隙在3.0eV以上。
11.根据权利要求1所述的TFT基板，其特征在于，
所述TFT基板的上方被保护用绝缘膜覆盖，且所述保护用绝缘膜在与各像素电极、源极配线衬垫或漏极配线衬垫及栅极配线衬垫对应的位置处具有开口部。
12.根据权利要求11所述的TFT基板，其特征在于，
所述像素电极由所述第一氧化物层和第二氧化物层的叠层膜形成。
13.根据权利要求11或12所述的TFT基板，其特征在于，
至少在所述第二氧化物层的基板侧形成有所述第一氧化物层。
14.根据权利要求11或12所述的TFT基板，其特征在于，
在所述源极配线、漏极配线、源电极、漏电极及像素电极的至少一个上方形成有辅助导电层。
15.根据权利要求11或12所述的TFT基板，其特征在于，
所述第一氧化物层形成在与所述沟道部、源极配线、漏极配线、源电极、漏电极及像素电极对应的位置处。
16.根据权利要求11或12所述的TFT基板，其特征在于，
所述第一氧化物层及/或第二氧化物层的能隙在3.0eV以上。
17.根据权利要求11或12所述的TFT基板，其特征在于，
所述像素电极的一部分被反射金属层覆盖。
18.根据权利要求17所述的TFT基板，其特征在于，
利用所述反射金属层形成所述源极配线、漏极配线、源电极及漏电极的至少一个。
19.根据权利要求17所述的TFT基板，其特征在于，
所述反射金属层由铝、银或金构成的薄膜，或由包含铝、银或金的合金层构成。
20.根据权利要求11或12所述的TFT基板，其特征在于，
所述TFT基板具备金属层，并具有保护所述金属层的金属层保护用氧化物导电体层。
21.根据权利要求11或12所述的TFT基板，其特征在于，
所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极或像素电极的至少一个由氧化物透明导电体层构成。
22.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、所述栅电极及所述栅极配线的上方依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及抗蚀剂的工序；
使用第二掩模，通过半色调曝光，将所述抗蚀剂形成为规定的形状的工序；
选择性地蚀刻所述第一氧化物层和所述第二氧化物层，从而形成源极配线、漏极配线及像素电极的工序；
将所述抗蚀剂再形成为规定的形状的工序；
选择性地蚀刻所述第二氧化物层，从而形成源电极、漏电极及沟道部的工序；
选择性地蚀刻所述栅极绝缘膜，从而形成栅极配线衬垫的工序。
23.根据权利要求22所述的TFT基板的制造方法，其特征在于，
所述第一氧化物层及所述第二氧化物层的选择性的蚀刻使用所述第一氧化物层及所述第二氧化物层的蚀刻速度快于所述栅极绝缘膜的蚀刻速度的蚀刻法A进行，
所述第二氧化物层的选择性的蚀刻使用所述第二氧化物层的蚀刻速度快于所述第一氧化物层及所述栅极绝缘膜的蚀刻速度的蚀刻法B进行，
所述栅极绝缘膜的选择性的蚀刻使用所述栅极绝缘膜的蚀刻速度快于所述第一氧化物层及第二氧化物层的蚀刻速度的蚀刻法C进行。
24.根据权利要求22所述的TFT基板的制造方法，其特征在于，包括：
在所述源极配线、所述漏极配线、所述源电极及所述漏电极的上方使用第三掩模，形成辅助配线或辅助电极的工序。
25.根据权利要求24所述的TFT基板的制造方法，其特征在于，
形成所述辅助配线或辅助电极的工序利用热处理，在所述第一氧化物层及所述第二氧化物层的蚀刻特性发生变化后，使用第三掩模蚀刻辅助配线层或辅助电极层
26.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、所述栅电极及所述栅极配线的上方依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及抗蚀剂的工序；
使用第二掩模，通过半色调曝光，将所述抗蚀剂形成为规定的形状的工序；
蚀刻所述第一氧化物层、所述第二氧化物层、和所述栅极绝缘膜，从而形成源极配线、漏极配线、像素电极及栅极配线衬垫的工序；
将所述抗蚀剂再形成为规定的形状的工序；
选择性地蚀刻所述第二氧化物层，从而形成源电极、漏电极及沟道部的工序。
27.根据权利要求26所述的TFT基板的制造方法，其特征在于，包括：
在所述源极配线、所述漏极配线、所述源电极及所述漏电极的上方使用第三掩模，形成辅助配线或辅助电极的工序。
28.根据权利要求27所述的TFT基板的制造方法，其特征在于，
形成所述辅助配线或辅助电极的工序利用热处理，在所述第一氧化物层及所述第二氧化物层的蚀刻特性发生变化后，使用第三掩模蚀刻辅助配线层或辅助电极层。
29.一种TFT基板的制造方法，其特征在于，包括：
在基板上使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、所述栅电极及所述栅极配线上依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及第二抗蚀剂，并使用第二掩模，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂，蚀刻所述第二氧化物层，从而形成源极配线、漏极配线、源电极、漏电极及像素电极的工序；
在所述第一氧化物层、源极配线、漏极配线、源电极、漏电极及像素电极上依次叠层保护用绝缘膜及第三抗蚀剂，并利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂蚀刻栅极配线衬垫上的所述保护用绝缘膜及第一氧化物层的工序；
再形成所述第三抗蚀剂后，使用该第三抗蚀剂，选择性地蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫上的所述保护用绝缘膜及所述栅极配线衬垫上的所述栅极绝缘膜，并使所述像素电极、所述源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
30.一种TFT基板的制造方法，其特征在于，包括：
在基板上使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、栅电极及栅极配线上依次叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、辅助导电层及第二抗蚀剂，并利用半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂，蚀刻所述辅助导电层及第二氧化物层，从而形成源极配线、漏极配线、源电极、漏电极及像素电极，并形成由所述辅助导电层构成的辅助配线及辅助电极的工序；
再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述像素电极上的所述辅助导电层，使所述像素电极露出的工序；
在所述第一氧化物层及像素电极上、及形成在所述源极配线、漏极配线、源电极及漏电极上的所述辅助导电层上，依次叠层保护用绝缘膜及第三抗蚀剂，并利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂蚀刻所述栅极配线衬垫上的所述保护用绝缘膜及第一氧化物层的工序；
再形成所述第三抗蚀剂后，使用该第三抗蚀剂，选择性地蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫上的所述保护用绝缘膜及所述栅极配线衬垫上的所述栅极绝缘膜，从而使所述像素电极、所述源极配线用衬垫或漏极配线用衬垫及所述栅极配线衬垫露出的工序。
31.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂蚀刻所述第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极的工序；
再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述第二氧化物层，形成源电极及漏电极的工序；
在露出的所述栅极绝缘膜及第一氧化物层的上方，及在所述源极配线、漏极配线、源电极、漏电极及像素电极的上方，叠层保护用绝缘膜及第三抗蚀剂，使用第三掩模将第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂，蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜及所述栅极配线衬垫的上方的所述保护用绝缘膜和栅极绝缘膜，从而使所述像素电极、所述源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
32.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、辅助导电层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂蚀刻所述辅助导电层、第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极，并形成由所述辅助导电层构成的辅助配线的工序；
再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述辅助导电层及第二氧化物层，形成源电极及漏电极，并形成由所述辅助导电层构成的辅助电极的工序；
在露出的所述栅极绝缘膜及第一氧化物层的上方，及在所述源极配线、漏极配线、源电极、漏电极及像素电极的上方形成的所述辅助导电层的上方，叠层保护用绝缘膜及第三抗蚀剂，使用第三掩模将第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂，蚀刻所述像素电极及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜及所述栅极配线衬垫的上方的所述保护用绝缘膜，从而使所述像素电极及所述源极配线衬垫或漏极配线衬垫的上方的所述辅助导电层露出的工序；
使用所述第三抗蚀剂，蚀刻露出后的所述像素电极及所述源极配线衬垫或漏极配线衬垫的上方的所述辅助导电层，从而使所述像素电极及源极配线衬垫或漏极配线衬垫露出的工序；
使用所述第三抗蚀剂，蚀刻所述栅极配线衬垫的上方的所述栅极绝缘膜，从而使所述栅极配线衬垫露出的工序。
33.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方使用第一掩模形成栅电极及栅极配线的工序；
在所述基板、栅电极及栅极配线的上方叠层栅极绝缘膜、由n型氧化物半导体层构成的第一氧化物层、由氧化物导电体层构成的第二氧化物层、反射金属层及第二抗蚀剂，并通过半色调曝光，将所述第二抗蚀剂形成为规定的形状的工序；
使用所述第二抗蚀剂蚀刻所述反射金属层、第二氧化物层及第一氧化物层，从而形成源极配线、漏极配线及像素电极的工序；
再形成所述第二抗蚀剂后，使用该第二抗蚀剂，选择性地蚀刻所述栅电极的上方的所述反射金属层及第二氧化物层，形成源电极及漏电极的工序；
在露出的所述栅极绝缘膜及第一氧化物层的上方，和所述源极配线、漏极配线、源电极、漏电极及像素电极的上方形成的所述反射金属层的上方，叠层保护用绝缘膜及第三抗蚀剂，并通过半色调曝光，将第三抗蚀剂形成为规定的形状的工序；
使用所述第三抗蚀剂，使所述像素电极的一部分露出，并形成由所述反射金属层构成的反射金属部的工序；
将所述第三抗蚀剂再形成规定的形状的工序；
蚀刻所述反射金属部及源极配线衬垫或漏极配线衬垫的上方的所述保护用绝缘膜及所述栅极配线衬垫的上方的所述保护用绝缘膜及栅极绝缘膜，从而使所述反射金属部、源极配线衬垫或漏极配线衬垫及所述栅极配线衬垫露出的工序。
34.根据权利要求33所述的TFT基板的制造方法，其特征在于，
在所述反射金属层的上方形成保护该反射金属层的金属层保护用氧化物导电体层。
CN2006800372652A 2005-10-05 2006-10-02 Tft基板及tft基板的制造方法 Expired - Fee Related CN101283388B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2005292823 2005-10-05
JP292823/2005 2005-10-05
JP2005349826 2005-12-02
JP349826/2005 2005-12-02
JP2005357034 2005-12-09
JP2005356563 2005-12-09
JP357034/2005 2005-12-09
JP356563/2005 2005-12-09
JP363150/2005 2005-12-16
JP2005363150 2005-12-16
JP2006022849 2006-01-31
JP022849/2006 2006-01-31
PCT/JP2006/319673 WO2007040194A1 (ja) 2005-10-05 2006-10-02 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
CN101283388A CN101283388A (zh) 2008-10-08
CN101283388B true CN101283388B (zh) 2011-04-13

Family

ID=37906235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800372652A Expired - Fee Related CN101283388B (zh) 2005-10-05 2006-10-02 Tft基板及tft基板的制造方法

Country Status (7)

Country Link
US (2) US7982215B2 (zh)
EP (1) EP1933293A4 (zh)
JP (1) JP5198066B2 (zh)
KR (1) KR101268670B1 (zh)
CN (1) CN101283388B (zh)
TW (1) TWI424239B (zh)
WO (1) WO2007040194A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US8450732B2 (en) 2007-06-19 2013-05-28 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101519480B1 (ko) 2008-05-30 2015-05-12 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP5642967B2 (ja) * 2007-11-22 2014-12-17 関東化学株式会社 エッチング液組成物
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101468591B1 (ko) 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR102042037B1 (ko) 2008-07-10 2019-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101260147B1 (ko) * 2008-08-15 2013-05-02 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101762112B1 (ko) 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010032629A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032640A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101980167B1 (ko) * 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101904811B1 (ko) * 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI582951B (zh) 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
CN102576677B (zh) * 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR102435987B1 (ko) * 2009-09-24 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8270178B2 (en) 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
JP5275517B2 (ja) * 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012053161A1 (ja) * 2010-10-18 2012-04-26 シャープ株式会社 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8988624B2 (en) 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP5681809B2 (ja) * 2011-10-20 2015-03-11 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9110281B2 (en) 2011-12-22 2015-08-18 Qualcomm Mems Technologies, Inc. Vertically etched facets for display devices
US9214533B2 (en) * 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
US8815752B2 (en) * 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
CN103123910B (zh) 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103885281B (zh) * 2014-03-06 2018-03-06 京东方科技集团股份有限公司 一种光屏障基板的制备方法
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
JP6839581B2 (ja) 2016-04-01 2021-03-10 日東電工株式会社 エレクトロクロミック調光部材、光透過性導電フィルムおよびエレクトロクロミック調光素子
KR102503705B1 (ko) * 2016-05-19 2023-02-24 삼성디스플레이 주식회사 표시 기판
CN109891314B (zh) * 2016-12-27 2021-12-07 株式会社Lg化学 用于形成液晶变色装置的配线部分的方法和液晶变色装置
CN106876332B (zh) * 2017-03-21 2020-04-21 京东方科技集团股份有限公司 显示装置、指纹识别单元以及薄膜晶体管及其制造方法
CN107104108B (zh) * 2017-05-19 2020-08-21 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
US11342362B2 (en) 2018-03-30 2022-05-24 Sharp Kabushiki Kaisha Display device
CN208207465U (zh) 2018-06-04 2018-12-07 京东方科技集团股份有限公司 阵列基板及显示装置
CN109659312B (zh) * 2018-10-15 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255740A (zh) * 1998-11-26 2000-06-07 三星电子株式会社 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387981B2 (ja) * 1992-10-09 2003-03-17 富士通株式会社 薄膜トランジスタマトリクス装置の製造方法
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JPH08234218A (ja) * 1995-03-01 1996-09-13 Matsushita Electric Ind Co Ltd 透明電極およびその製造方法
JP3721682B2 (ja) * 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
KR100971955B1 (ko) 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US20040197964A1 (en) * 2003-04-01 2004-10-07 Yu-Chou Lee Method for fabricating thin film transistor for liquid crystal display device
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006319673A (ja) 2005-05-12 2006-11-24 Mitsubishi Electric Corp テレビ会議広告表示システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255740A (zh) * 1998-11-26 2000-06-07 三星电子株式会社 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US7982215B2 (en) 2011-07-19
US20100127253A1 (en) 2010-05-27
JPWO2007040194A1 (ja) 2009-04-16
TWI424239B (zh) 2014-01-21
EP1933293A4 (en) 2009-12-23
US20100285632A1 (en) 2010-11-11
US8030195B2 (en) 2011-10-04
TW200730985A (en) 2007-08-16
JP5198066B2 (ja) 2013-05-15
CN101283388A (zh) 2008-10-08
KR101268670B1 (ko) 2013-05-29
KR20080053489A (ko) 2008-06-13
WO2007040194A1 (ja) 2007-04-12
EP1933293A1 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
CN101283388B (zh) Tft基板及tft基板的制造方法
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
JP4166105B2 (ja) 半導体装置およびその製造方法
CN101336485B (zh) Tft基板及tft基板的制造方法
CN101379539A (zh) 反射型tft基板及反射型tft基板的制造方法
CN104508808B (zh) 半导体装置及其制造方法
JP2009010052A (ja) 表示装置の製造方法
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US20060202203A1 (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor
CN103503117A (zh) 布线构造以及显示装置
US11355571B2 (en) OLED display panel having storage capacitor and manufacturing method thereof
CN103354218A (zh) 阵列基板及其制作方法和显示装置
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
CN104766803A (zh) Tft的制作方法及tft、阵列基板、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN103676377A (zh) 阵列基板及其制造方法、显示装置
TW200828347A (en) AI-based alloy wiring material and element structure using the same
CN108735761A (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN107204320A (zh) 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20151002

EXPY Termination of patent right or utility model