CN101276800A - 电路基板及其制造方法 - Google Patents

电路基板及其制造方法 Download PDF

Info

Publication number
CN101276800A
CN101276800A CNA200810087472XA CN200810087472A CN101276800A CN 101276800 A CN101276800 A CN 101276800A CN A200810087472X A CNA200810087472X A CN A200810087472XA CN 200810087472 A CN200810087472 A CN 200810087472A CN 101276800 A CN101276800 A CN 101276800A
Authority
CN
China
Prior art keywords
connection pads
mentioned
circuit substrate
row
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810087472XA
Other languages
English (en)
Other versions
CN101276800B (zh
Inventor
小野敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101276800A publication Critical patent/CN101276800A/zh
Application granted granted Critical
Publication of CN101276800B publication Critical patent/CN101276800B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种可进一步缩小半导体器件的电极连接间隔且在进行焊接时可形成足够厚度的预涂焊料的电路基板及其制造方法。本发明的电路基板具备多个连接焊盘，前述连接焊盘连接半导体元件的作为连接端的凸点，其中，上述多个连接焊盘成列配置从而形成多个连接焊盘列，而且，上述连接焊盘列相互平行地配置于上述电路基板的表面；在相邻的上述连接焊盘列中，多个上述连接焊盘在上述连接焊盘列的长度方向上呈之字状交错配置。

Description

电路基板及其制造方法
技术领域
本发明涉及一种电路基板及其制造方法，尤其涉及在倒装芯片(flip-chip)的安装基板上设置的电极的形状。
背景技术
由于半导体器件实现了轻、薄、短、小化，其所需构件的尺寸也变得非常小。
过去，半导体芯片与电路基板之间的电连接是通过引线键合的连接方式来实现的。在专利文献1(日本国专利申请公开特开平11-121526，1999年4月30日公开)中就揭示了这样一种技术，即：在键合金线和电极焊盘时，使金线在电极焊盘上的键合位置彼此错开，从而增大金线之间的间隔，其中，上述电极焊盘设置在小型化的半导体芯片上。通过采用这种结构，防止金线相互接触所导致的短路。
但是，如果采用上述引线键合的连接方式，电路基板就需要在半导体芯片安装区域的外侧确保用于连接引线的区域。因此，导致安装尺寸增大。
为了减少上述用于连接引线的区域的面积，有人提出了倒装芯片安装方式。
在倒装芯片安装方式中，在半导体芯片的有源元件面上形成凸点，然后，将半导体芯片的有源元件面和电路基板对峙配置，并将有源元件面上的凸点和电路基板的连接焊盘接合在一起。
作为倒装芯片安装方式的典型工艺，可以举出C4工艺(可控塌陷元件互连工艺)和ACF工艺，其中，ACF工艺是在基板上配置各向异性导电膜(ACF)进行连接的工艺。
图8(a)、图8(b)是表示通过C4工艺形成的半导体器件的剖面图。
在C4工艺中，如图8(a)所示，首先，在半导体芯片500的电极焊盘520上形成焊料凸点510。然后，将形成有焊料凸点510的半导体芯片500和电路基板600对峙配置，并在回流炉中进行加热。通过加热，熔融焊料凸点510，如图8(b)的剖面图所示，半导体芯片500和电路基板600被熔融焊料500焊接在一起。
上述焊料凸点例如可通过下述工序形成。首先，在形成有钝化膜的晶圆上溅射金属，所溅射的金属将成为电镀时的种子层兼阻挡层。然后，用光刻胶形成镀敷用掩膜，并电镀焊料。之后，除去光刻胶并刻蚀种子层的金属。最后，通过回流处理熔融焊料，从而形成凸点。
图9(a)、图9(b)是表示通过ACF工艺形成的半导体器件的剖面图。
在ACF工艺中，如图9(a)的剖面图所示，首先，在电路基板601上贴装ACF640，其中，ACF640是通过在薄膜状的粘合树脂641中散布导电粒子642(例如，用金/镍(Au/Ni)涂敷树脂球所形成的导电粒子)而形成的。另外，在半导体芯片501的电极焊盘520上形成凸点511。如图9所示，使半导体芯片501和电路基板601对置并将二者压接在一起。此时，对半导体芯片501进行加热、加压以使半导体芯片501和电路基板601夹挤ACF640，由此，导电粒子642被夹挤在凸点511和电路基板601之间。通过上述结构，半导体芯片501和电路基板601可借助于导电粒子642实现电连接。
但是，上述工艺存在下述局限性。
例如，在C4工艺中，在焊接半导体芯片和电路基板时需要执行回流工序。而在回流工序中，由于需要对半导体芯片和电路基板进行加热，因此，难以采用有机电路基板。
另外，由于需要形成焊料凸点，所以，也难以缩小焊端之间的距离(难以实现细间距化)。并且，在焊接半导体芯片和电路基板时需要使用助焊剂，因此，在焊接完成后需要执行助焊剂清洗工序。由此，就导致工艺复杂化问题。
在ACF工艺中，半导体芯片501和电路基板601的电连接是通过焊接被夹挤在凸点511和电路基板601之间的导电粒子642来实现的，所以，其问题在于，连接部的连接电阻容易出现偏差。
基于此，近年来，采用了局部回流法(local reflow)的倒装芯片安装方式正在受到关注。
图10(a)、图10(b)是表示通过局部回流法形成的半导体器件的剖面图。
在局部回流法中，如图10(a)所示，在半导体芯片502的电极焊盘520上形成金(Au)线的凸点512。另外，在电路基板602的连接焊盘630上形成预涂焊料650。如图10(b)所示，对半导体芯片502和电路基板602加热、加压，利用熔融的焊料651进行焊接。在局部回流法中，在进行焊接时，可以无需象C4工艺那样地使用助焊剂就能够进行焊接。
图11(a)、图11(b)是表示在基于局部回流法的倒装芯片安装方式下使用的电路基板的一部分的平面图，图中表示了电路基板的连接焊盘部分的示例。
如图11(a)所示，在电路基板700上形成有构成电路的导体图案720。连接焊盘730连接所对应的导体图案720，并且，连接焊盘730被设置在与半导体芯片的电极焊盘对应的位置上。另外，在电路基板700的未设置连接焊盘730的部分(例如，导体图案720上)设置有作为绝缘膜的阻焊剂层740。
在局部回流法中，在连接焊盘730上形成预涂焊料的方法包括：“SUPER JUFFET”法、超级焊料法、印刷法等。
例如，在专利文献2(日本国专利申请公开特开平7-74459，1995年3月17日公开)中就揭示了一种“SUPER JUFFET”法，即：用特殊药剂对电路基板700的铜(Cu)图案的表面实施处理以使其具有粘性，然后，在上述铜图案的表面粘附焊料粉末，并在涂敷助焊剂后进行回流处理，使得焊料熔融均匀。通过这种工序，能够在被配置于连接焊盘730的铜图案上预涂焊料。
另一方面，最近，半导体芯片的细间距化不断取得进展，已经出现了电极焊盘的间距在50μm以下的半导体芯片。因此，也要求连接焊盘730的间隔实现细间距化。
当连接焊盘730的间隔731实现细间距化时，电路基板700的预涂焊料之间的间隔也将变小。因此，在向电路基板700搭载半导体芯片的工序中，预涂焊料可能由连接焊盘730溢出，从而导致相邻的连接焊盘730之间发生短路。
为了避免连接焊盘730之间因溢出的焊料发生短路，减少预涂的焊料量即可。但是，如果预涂的焊料量减少，那么，用于连接金线凸点和连接焊盘730的焊料量减少，从而导致两者之间的连接变得不稳定，其中，上述金线凸点形成在半导体芯片的电极焊盘上。
对此，为了避免减少用于进行连接的焊料量，有人提出了这样的方法，即：增加连接焊盘的长度，使得连接焊盘整体所使用的焊料量不会减少。根据这种方法，当焊盘间距较小时，连接焊盘的宽度也变小，因此，连接焊盘的形状会变得极其细长。
如果连接焊盘实现了细间距化、其形状变得极其细长，那么，在焊接半导体芯片和连接焊盘时，如图11(b)所示，熔融焊料在表面张力的作用下集聚在任意的位置，并在预涂焊料751中形成焊料块752。
由于上述焊料块752发生在形状细长的连接焊盘730上的任意位置，因此，半导体芯片的金线凸点和熔融焊料之间的焊接概率降低，从而成为连接不良的原因。
在专利文献3(日本国专利申请公开特开2000-77471，2000年3月14日公开)中揭示了这样一种技术方案，即：如图12(a)所示，连接焊盘830的一部分形成为较大的宽度，在具有较大宽度的连接焊盘部831集聚熔融焊料。另外，在专利文献4(日本国专利申请公开特开2005-11902，2005年1月13日公开)中揭示了这样一种技术方案，即：如图12(b)所示，连接焊盘830仅在其长度方向的一边侧形成具有较大宽度的部位832。
根据上述文献，形成有连接焊盘部，使得图12(a)所示的上述宽度较大的连接焊盘部831(或者，图12(b)所示的上述连接焊盘部832)和半导体芯片的金线凸点在焊接时彼此对置。如图12(c)所示，熔融焊料851容易集聚在宽度较大的连接焊盘部831，因此，能够增加用于焊接的焊料量。
另外，在专利文献5(日本国专利申请公开特开平9-293957，1997年11月11日公开)中揭示了这样一种技术方案，即：形成自电极焊盘延伸的引出电路，在引出电路的末端设置集焊垫，并利用在集焊垫上设置的焊料对电极焊盘进行焊接。
但是，根据上述现有技术的结构，难以提供可满足下述条件的电路基板，即：可进一步缩小半导体器件的电极连接间隔，而且，在进行焊接时可形成足够厚度的预涂焊料。
例如，根据专利文献3或专利文献4所揭示的连接焊盘的形状，当半导体器件的电极连接间隔进一步缩小时，相邻的连接焊盘的间隔进一步变小。并且，在进一步增大连接焊盘部的宽度以使得能够用更多的焊料焊接半导体芯片的金线凸点和宽度较大的连接焊盘部时，上述现象会更加明显。
当相邻的连接焊盘之间的间隔变小时，如图12(d)所示，预涂焊料可能由连接焊盘830溢出，从而导致相邻的连接焊盘830之间因焊料而发生短路。
为了防止因焊料溢出而发生短路，可以考虑采用图13(a)所示的结构，即：将连接焊盘930的幅宽形成得更小，从而使相邻的连接焊盘之间的间隔931变大。但是，在这种情况下，如图13(b)所示，在宽度较大的连接焊盘部932集聚的熔融焊料951的量变小，从而导致可用于连接金线凸点和宽度较大的连接焊盘930的焊料量减少。即，由于不能用足够量的焊料对金线凸点和连接焊盘进行焊接，从而成为连接不良的原因。
发明内容
本发明是鉴于上述问题而进行开发的，其目的在于提供一种能够满足下述条件的电路基板及其制造方法，即：可进一步缩小半导体器件的电极连接间隔，而且，在进行焊接时可形成足够厚度的预涂焊料。
为了实现上述目的，本发明的电路基板具备多个连接焊盘，前述连接焊盘连接半导体元件的作为连接端的凸点，其中，上述多个连接焊盘成列配置从而形成多个连接焊盘列，而且，上述连接焊盘列相互平行地配置于上述电路基板的表面；在相邻的上述连接焊盘列中，多个上述连接焊盘在上述连接焊盘列的长度方向上呈之字状交错配置。
为了实现上述目的，本发明提供一种电路基板的制造方法，其中，该电路基板具备多个连接焊盘，前述连接焊盘连接半导体元件的作为连接端的凸点，该制造方法包括连接焊盘形成步骤，在上述电路基板的表面上，成列配置上述多个连接焊盘从而形成多个连接焊盘列，而且，平行地配置上述连接焊盘列；在连接焊盘形成步骤中，使相邻的连接焊盘列的多个上述连接焊盘在上述连接焊盘列的长度方向上呈之字状交错配置。
根据上述发明，多个连接焊盘成列配置并形成多个连接焊盘列，在相邻的连接焊盘列中，各连接焊盘在连接焊盘列的长度方向上呈之字状交错配置。即，上述连接焊盘在相邻的上述连接焊盘列中呈之字状交错配置。
因此，能够增大上述连接焊盘之间的间隔。即，对上述各连接焊盘进行配置使得之间各连接焊盘不易发生电气短路。换言之，可提供一种能够高密度形成连接部的电路基板及其制造方法，其中，该连接部具备多个相邻的连接焊盘。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1(a)是表示本发明的倒装芯片安装基板的一个实施方式的平面图。
图1(b)是表示倒装式安装本发明的倒装芯片安装基板和半导体芯片的情况的剖面图。
图2是表示本发明的倒装芯片安装基板的一个实施方式的平面图，是图1(a)所示的导体图案的平面图。
图3是表示本发明的倒装芯片安装基板的一个实施方式的平面图，是图1(a)所示的连接焊盘之间距离的计算方法的平面图。
图4是表示本发明的倒装芯片安装基板的一个实施方式的平面图，是图1(b)所示的半导体芯片的平面图。
图5(a)是表示在图1(a)的连接焊盘上设置焊料粉末的情况的平面图。
图5(b)是表示熔融图5(a)的焊料粉末并形成预涂焊料的情况的平面图。
图6(a)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图6(b)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图6(c)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图6(d)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图7(a)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图7(b)是表示本发明的倒装芯片安装基板的另一个实施方式的平面图。
图8(a)是表示现有技术的半导体器件的剖面图。
图8(b)是表示现有技术的半导体器件的剖面图。
图9(a)是表示现有技术的半导体器件的剖面图。
图9(b)是表示现有技术的半导体器件的剖面图。
图10(a)是表示现有技术的半导体器件的剖面图。
图10(b)是表示现有技术的半导体器件的剖面图。
图11(a)是表示现有技术的电路基板的平面图。
图11(b)是表示在图11(a)的电路基板上设置预涂焊料的情况的平面图。
图12(a)是表示现有技术的电路基板的平面图。
图12(b)是表示现有技术的电路基板的平面图。
图12(c)是表示在图12(a)的电路基板上设置预涂焊料的情况的平面图。
图12(d)是表示在相邻的连接焊盘之间连接图12(c)所示的预涂焊料的情况的平面图。
图13(a)是表示现有技术的电路基板的平面图。
图13(b)是表示在图13(a)的电路基板上设置预涂焊料的情况的平面图。
具体实施方式
以下，根据图1(a)至图7(b)来说明本发明的一个实施方式。
图1(a)是表示本实施方式的倒装芯片安装基板100的平面图。图1(b)是表示倒装式安装本实施方式的倒装芯片安装基板100和半导体芯片200的情况的剖面图。
本实施方式的倒装芯片安装基板100(电路基板)形成有多个导体图案120(引出配线。在图1(a)中包括两个导体图案、即，导体图案120a和导体图案120b)，其中，导体图案120和形成于基板110的表面上的电路图案(未图示)电连接。另外，在各导体图案120上形成有连接焊盘130，连接焊盘130用于使图1(b)所示的半导体芯片200的凸点210和本实施方式的倒装芯片安装基板100实现电连接。凸点210形成于半导体芯片(半导体元件)200的电极焊盘220。电极焊盘220由公知的材料形成，例如，铜、铝等。凸点210例如可以采用金凸点，也可以采用其他的公知的凸点。
基板110可以采用公知的基板，例如，由TCP、COF等绝缘带形成的基板、以玻璃纤维等为基材以树脂聚合物为绝缘层的基板，其中，上述树脂聚合物是通过浸渍环氧树脂、BT(bismaleimide triazine：双马来酰亚胺三嗪)树脂等的有机材质并固化后所得到的聚合物。
导体图案120是用于电连接未图示的电路图案和连接焊盘130，其中，上述未图示的电路图案形成在基板110的表面上。在图1(a)所示的本实施方式的倒装芯片安装基板100中，导体图案120a和导体图案120b彼此平行，也可以根据要进行电连接的半导体芯片200的凸点210的形状来适当地设定上述导体图案120的形状。
上述导体图案120分别电连接多个连接焊盘130，连接焊盘130用于电连接半导体芯片200的各凸点210。例如，可以是图2所示的导体图案120a那样的结构，即：导体图案120a由多个导体配线121形成，各导体配线121与连接焊盘130电连接。可以用铜、铝等的公知的配线构件来设置上述导体配线121。另外，如图1(a)、图1(b)所示，各导体图案120的表面以及基板110的未设置连接焊盘130的表面被绝缘膜、即阻焊剂层140所覆盖。
连接焊盘130是用于电连接半导体芯片200的凸点210和未图示的电路图案的电极，该电路图案被设置在本实施方式的倒装芯片安装基板100上。可以用铜、铝等的公知的配线构件来设置上述连接焊盘130。
在本实施方式的倒装芯片安装基板100中，连接焊盘130形成为边长L＝50μm的等边三角形的形状，相邻的连接焊盘130之间的距离(间距)P＝50μm。形成于导体图案120a的连接焊盘130(以下，标记为“连接焊盘130a”)和形成于导体图案120b的连接焊盘130(以下，标记为“连接焊盘130b”)分别对峙配置，而且，连接焊盘130a和连接焊盘130b在导体图案120的长度方向上交错(呈之字状)形成(参照图3)。即，在导体图案120a和导体图案120b的长度方向上，呈之字状地交错形成有连接焊盘130a和连接焊盘130b。
换言之，在导体图案120a和导体图案120b的长度方向上，在与相邻的两个连接焊盘130a的等边三角形之间的中点对应的位置上形成有连接焊盘130b的顶点，并且，该顶点是连接焊盘130b的未形成在导体图案120b上的顶点，其中，上述连接焊盘130a设置在导体图案120a，上述连接焊盘130b和连接焊盘130a对置。
在本实施方式中，导体图案120a和导体图案120b之间的间隔(开口宽度R)被设定为100μm，即，为间距P的两倍的长度。在不使连接焊盘130a和连接焊盘130b相互接触的范围内，可适当地设定开口宽度R的大小。
可通过图3所示的几何学位置关系求出连接焊盘130a和连接焊盘130b之间的距离S。
如图3的平面图所示，在连接焊盘130b形成的三角形的顶点中，形成在导体图案120b上的左侧的顶点的坐标被设定为原点(O，O)。在图3中，导体图案120b形成在下侧，导体图案120a形成在上侧，而且，导体图案120b和导体图案120a相互平行，导体图案120a的长度方向为x轴，垂直于导体图案120a的长度方向的方向为y轴。
在图3中，自原点起沿着连接焊盘130b的边延伸的直线在坐标
Figure A20081008747200111
与导体图案120a的长度方向的边相交。自上述直线起朝连接焊盘130a所划出的垂线的长度为连接焊盘130a和连接焊盘130b之间的距离S。所以，因为间距P为50μm，所以，相邻的连接焊盘130a和连接焊盘130b之间的距离S为50μm。
根据以往的方法(例如，图12(a))，在连接焊盘之间的间距为50μm的情况下，在形成连接焊盘时，使得相邻的连接焊盘的间隔和形成连接焊盘的区域在长度方向上的长度总和为50μm。
另一方面，在本实施方式的倒装芯片安装基板100中，如上所述，在间距P为50μm时，可将连接焊盘130a和连接焊盘130b之间的距离S设定为50μm。即，距离S可形成地较大，而且，连接焊盘可形成得比现有的尺寸大。
另外，如图1(b)所示，在用倒装芯片安装基板100倒装连接半导体芯片200时，半导体芯片200上的凸点210也需要根据连接焊盘130的配置进行之字状交错配置。
图4是表示本实施方式的半导体芯片200的平面图。
在本实施方式的半导体芯片200中，在电极焊盘220上形成凸点210，使得凸点210根据连接焊盘130的配置进行之字状交错配置。
一般情况下，半导体芯片200在被安装至倒装芯片安装基板100等之前，需要进行晶圆测试等处理。另外，本实施方式的半导体芯片200的前提是，以50μm以下的细间距形成电极焊盘220的间隔(焊盘间距)。
在以上述细间距形成的半导体芯片200中，形成的凸点210较小，因此，当在上述晶圆测试时留下的测试痕迹上形成凸点210时，可能难以稳定地形成凸点210。因此，一般而言，凸点210的形成区域不同于在晶圆测试时使用的区域。
在进行测试时，使探针按照之字状轨迹接触本实施方式的半导体芯片200以避开用于形成凸点210的预定区域。然后，如图4所示，避开探针接触过的区域，并根据连接焊盘130的配置，呈之字状地交错形成凸点210。
接着，说明本实施方式的倒装芯片安装基板100与半导体芯片200的倒装连接方法。
图5(a)是表示在本实施方式的倒装芯片安装基板100上设置焊料粉末150的情况的平面图。图5(b)是表示熔融上述焊料粉末150并形成预涂焊料151的情况的平面图。
本实施方式的倒装芯片安装基板100优选的是，对形成在连接焊盘130上的焊料预涂量进行限制，以防止在倒装连接半导体芯片200时相邻的连接焊盘130之间发生短路。但是，为了牢固地焊接凸点210和连接焊盘130，而优选在连接焊盘130上预涂尽可能多的焊料，其中，上述凸点210设置在半导体芯片200上。
在焊料预涂法中，专利文献2所示的“SUPER JUFFET”法是最适于细间距化的一种方法。
在“SUPER JUFFET”法中，用特殊药剂对电路基板的配线图案的表面实施处理以使其具有粘性，然后，在上述配线图案的表面粘附焊料粉末，并在涂敷助焊剂后进行回流处理，使得焊料熔融均匀。所以，可通过改变所使用的焊料粉末的平均粒径来变更预涂焊料的厚度。
例如，当焊料粉末的平均粒径为20μm时，可得到厚度约为16μm的焊料膜。当焊料粉末的平均粒径为30μm时，可得到厚度约为18μm的焊料膜。当焊料粉末的平均粒径为40μm时，可得到厚度约为20μm的焊料膜。当焊料粉末的平均粒径为50μm时，可得到厚度约为30μm的焊料膜。
在现有技术中，在间距为50μm的情况下，相邻的连接焊盘的间隔和形成连接焊盘的区域的总和为50μm。因此，可使用的焊料粉末的粒径为20μm左右，预涂焊料的厚度为16μm左右。
在本实施方式的倒装芯片安装基板100中，如上所述，相邻的连接焊盘130a和连接焊盘130b之间的距离S为50μm。因此，如果采用“SUPER JUFFET”法，可在连接焊盘130上承载粒径为40μm～50μm左右的焊料粉末150。在这种情况下，可在连接焊盘130的表面上形成厚度约为20μm～30μm的预涂焊料151。
另外，如图5(a)所示，还可在连接焊盘130a和连接焊盘130b的表面上承载多个焊料粉末150从而形成预涂焊料151。
此时，如图1(b)所示，与连接焊盘130相邻的导体图案120的表面以及基板110的未设置连接焊盘130的表面被阻焊剂层140所覆盖，因此，在回流阶段中熔融焊料由于表面张力的作用而集聚在连接焊盘130的中央部。在本实施方式的倒装芯片安装基板100中，连接焊盘130是正多边形(图1(a)等所示的连接焊盘130是等边三角形)，因此，在连接焊盘130的中央部，预涂焊料151的厚度进一步增大。
根据本实施方式的倒装芯片安装基板100，能够用粒径大致与相邻的连接焊盘130之间的间距P相等的焊料粉末150形成预涂焊料151，因此，较之于现有技术能够预涂足够量的焊料，而且，可防止相邻的连接焊盘130之间因焊料而发生短路。
另外，以上说明了连接焊盘的形状是等边三角形的情况，但不限于此，如图6(a)～图6(d)所示，本发明的连接焊盘也可以形成为其他形状。例如，可以象图6(a)所示的连接焊盘132那样形成为正五边形的形状，也可以象图6(b)所示的连接焊盘133那样形成为正六边形的形状，也可以象图6(c)所示的连接焊盘134那样形成为不规则的六边形形状，即：分别沿直线裁去长方形形状的相邻的一组顶角所得到的六边形形状，也可以象图6(d)所示的连接焊盘135那样形成为圆形。
也可以适当地设定相邻的连接焊盘之间的间距P和开口宽度R，开口宽度R是导体图案120a和导体图案120b之间的间隔。
另外，在上述实施方式中，说明了沿导体图案120等配置连接焊盘的情况。近似平行地配置通过排列多个连接焊盘所形成的连接焊盘列即可。在这种情况下，优选的是，导体图案形成在下述位置，即：在预涂焊料时，多个连接焊盘和导体图案等之间不会因焊料而发生短路这样的位置。例如，可以象图7(a)所示的平面图那样在对置的连接焊盘列的外侧形成导体图案，也可以象图7(b)所示的平面图那样借助于自电路基板内部延伸的贯通电极122等实现电连接。
本发明不限于上述的各结构，可在权利要求的范围内进行各种变更。
如上所述，在本实施方式中，形成用于倒装连接的连接焊盘使得分别与对置的导体图案对置，而且，上述对置的连接焊盘相互交错配置(呈之字状配置)。因此，较之于现有技术，能够在连接焊盘上预涂足够量的焊料，而且，可防止相邻的连接焊盘之间因焊料而发生短路。即，可提供一种能够高密度形成连接部的电路基板及其制造方法，其中，该连接部具备多个相邻的焊接部。
另外，在本实施方式中，还可以构成为：上述引出配线从相邻的上述连接焊盘列的外侧连接上述各连接焊盘，其中，上述引出配线用于电连接在上述电路基板上形成的上述配线图案和上述连接焊盘，在相邻的上述连接焊盘列中各连接焊盘呈之字状交错配置。
根据上述实施方式，上述引出配线从相邻的上述连接焊盘列的外侧连接上述连接焊盘。因此，不会因形成引出配线而导致各连接焊盘之间的间距变小。所以，根据上述结构，各连接焊盘之间不会发生电短路。
还可以构成为：在上述连接焊盘上设置有焊料层。
根据上述实施方式，在连接焊盘上设置有焊料层，因此，例如在采用倒装芯片连接方式时，可利用局部回流法。
还可以构成为：上述连接焊盘具有多边形的形状。
根据上述实施方式，在连接焊盘上形成焊料层的情况下，熔融焊料将集聚在多边形形状的连接焊盘的中央，因此，能够增加用于焊接半导体元件的凸点和连接焊盘的焊料量。
上述具体实施方式只是用于揭示本发明的技术内容的具体示例，本发明不限于上述具体实施方式，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (5)

1.一种电路基板，具备多个连接焊盘(130、130a、130b、132、133、134、135)，上述连接焊盘(130、130a、130b、132、133、134、135)连接半导体元件的作为连接端的凸点(210)，其中：
上述多个连接焊盘(130、130a、130b、132、133、134、135)成列配置从而形成多个连接焊盘列，而且，上述连接焊盘列相互平行地配置于上述电路基板的表面；
在相邻的上述连接焊盘列中，多个上述连接焊盘(130、130a、130b、132、133、134、135)在上述连接焊盘列的长度方向上呈之字状交错配置。
2.根据权利要求1所述的电路基板，其中：
上述引出配线(120、120a、120b、121)从相邻的上述连接焊盘列的外侧连接上述各连接焊盘(130、130a、130b、132、133、134、135)，其中，上述引出配线(120、120a、120b、121)用于电连接在上述电路基板上形成的上述配线图案和上述连接焊盘(130、130a、130b、132、133、134、135)，在相邻的上述连接焊盘列中各连接焊盘(130、130a、130b、132、133、134、135)呈之字状交错配置。
3.根据权利要求1所述的电路基板，其中：
在上述连接焊盘(130、130a、130b、132、133、134、135)上设置有焊料层(151)。
4.根据权利要求1所述的电路基板，其中：
上述连接焊盘(130、130a、130b、132、133、134、135)形成为多边形形状。
5.一种电路基板的制造方法，该电路基板具备多个连接焊盘(130、130a、130b、132、133、134、135)，上述连接焊盘(130、130a、130b、132、133、134、135)连接半导体元件的作为连接端的凸点(210)，该制造方法包括连接焊盘形成步骤，在上述电路基板的表面上，成列配置上述多个连接焊盘(130、130a、130b、132、133、134、135)从而形成多个连接焊盘列，而且，平行地配置上述连接焊盘列，其中，在上述连接焊盘形成步骤中，使相邻的连接焊盘列的多个上述连接焊盘(130、130a、130b、132、133、134、135)在上述连接焊盘列的长度方向上呈之字状交错配置。
CN200810087472XA 2007-03-30 2008-03-28 电路基板及其制造方法 Expired - Fee Related CN101276800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007094984A JP4343236B2 (ja) 2007-03-30 2007-03-30 回路基板、および回路基板の形成方法
JP2007-094984 2007-03-30

Publications (2)

Publication Number Publication Date
CN101276800A true CN101276800A (zh) 2008-10-01
CN101276800B CN101276800B (zh) 2011-04-13

Family

ID=39792308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810087472XA Expired - Fee Related CN101276800B (zh) 2007-03-30 2008-03-28 电路基板及其制造方法

Country Status (3)

Country Link
US (1) US7911804B2 (zh)
JP (1) JP4343236B2 (zh)
CN (1) CN101276800B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102378498A (zh) * 2010-08-12 2012-03-14 富葵精密组件(深圳)有限公司 电路板模组的制作方法
CN103443916A (zh) * 2011-03-09 2013-12-11 日立化成株式会社 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装
CN104160557A (zh) * 2012-03-08 2014-11-19 住友电气工业株式会社 带基板的多芯电缆的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110205716A1 (en) * 2008-11-19 2011-08-25 Hiroyuki Moriwaki Circuit substrate, display panel and display device
TWI431740B (zh) * 2010-10-21 2014-03-21 E Ink Holdings Inc 電極陣列
JP5769001B2 (ja) * 2011-03-09 2015-08-26 日立化成株式会社 半導体素子搭載用パッケージ基板及び半導体パッケージ
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR102178791B1 (ko) 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
CN104955268A (zh) * 2014-03-26 2015-09-30 鸿富锦精密工业(武汉)有限公司 电路板
WO2022195939A1 (ja) * 2021-03-18 2022-09-22 株式会社村田製作所 電子部品及び電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218751A (ja) 1984-04-12 1985-11-01 Nec Corp 螢光表示管
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH09293957A (ja) 1996-04-24 1997-11-11 Nec Corp 配線基板およびそのはんだ供給方法
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
JP3000975B2 (ja) 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP3429718B2 (ja) 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
US6556454B1 (en) * 2000-10-31 2003-04-29 Agilent Technologies, Inc. High density contact arrangement
JP4088561B2 (ja) 2003-06-17 2008-05-21 新光電気工業株式会社 フリップチップ実装用基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102378498A (zh) * 2010-08-12 2012-03-14 富葵精密组件(深圳)有限公司 电路板模组的制作方法
CN103443916A (zh) * 2011-03-09 2013-12-11 日立化成株式会社 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装
CN103443916B (zh) * 2011-03-09 2016-03-02 日立化成株式会社 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装
CN104160557A (zh) * 2012-03-08 2014-11-19 住友电气工业株式会社 带基板的多芯电缆的制造方法

Also Published As

Publication number Publication date
JP2008252042A (ja) 2008-10-16
CN101276800B (zh) 2011-04-13
US7911804B2 (en) 2011-03-22
JP4343236B2 (ja) 2009-10-14
US20080236882A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101276800B (zh) 电路基板及其制造方法
CN107180810B (zh) 具有增大的附接角度的导电线的半导体装置和方法
US11101238B2 (en) Surface mounting semiconductor components
US8253253B2 (en) Connecting and bonding adjacent layers with nanostructures
JP2892505B2 (ja) 回路基板への電子コンポーネントの実装
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US10163844B2 (en) Semiconductor device having conductive bumps of varying heights
US20020042163A1 (en) Stacked semiconductor package and fabricating method thereof
CN100583432C (zh) 组装方法和由该方法制成的组件
CN1579019A (zh) 用于电源布线和接地布线的由交错凸起冶金法制成的条
US20040084206A1 (en) Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
US20090305494A1 (en) Bump structure for a semiconductor device and method of manufacture
US20080158842A1 (en) Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
CN105190879B (zh) 铜柱附连基板
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
US20130134593A1 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor element
US20090026633A1 (en) Flip chip package structure and method for manufacturing the same
JP4110421B2 (ja) 半導体装置の製造方法
KR200161010Y1 (ko) 반도체 패키지
JP2004039350A (ja) 導電接続構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20150328

EXPY Termination of patent right or utility model