JP4088561B2 - フリップチップ実装用基板 - Google Patents
フリップチップ実装用基板 Download PDFInfo
- Publication number
- JP4088561B2 JP4088561B2 JP2003172360A JP2003172360A JP4088561B2 JP 4088561 B2 JP4088561 B2 JP 4088561B2 JP 2003172360 A JP2003172360 A JP 2003172360A JP 2003172360 A JP2003172360 A JP 2003172360A JP 4088561 B2 JP4088561 B2 JP 4088561B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- connection pad
- solder
- mounting substrate
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装用基板に関し、より詳細には半導体素子に設けられた金属バンプと接合される接続パッドを備えたフリップチップ実装用基板に関する。
【０００２】
【従来の技術】
図５は接続電極である金属バンプとして金バンプ１２を備えた半導体素子１０を、フリップチップ接続用の接続パッド２２が形成された実装基板２０に実装する状態を示す説明図である。金バンプ１２と接続パッド２２との接合は金−はんだ接合によるものであり、接続パッド２２の表面にはあらかじめはんだ２３が付着されている。半導体素子１０の金バンプ１２と実装基板２０の接続パッド２２とを位置合わせし、加熱環境下で半導体素子１０を実装基板２０に加圧しながらはんだ２３を溶融し、金バンプ１２と接続パッド２２とを接合することによって半導体素子１０が実装される。
【０００３】
ところで、フリップチップ実装される半導体素子１０には、金属バンプの配置ピッチが１００μｍ以下といったきわめて狭ピッチに形成される製品があり、このような半導体素子１０を搭載する実装基板２０では、金属バンプの配置ピッチに合わせて、接続パッド２２が１００μｍ以下のきわめて狭ピッチに形成される。このように接続パッド２２の配置ピッチが狭くなると、接続パッド２２に供給したはんだによって隣接する接続パッド２２が短絡しやすくなるため、接続パッド２２に供給するはんだの量を制限せざるを得なくなる。その結果、接続パッド２２に付着するはんだの量が減って、金属バンプと接続パッド２２との接合が不確実になるという問題が生じる。
【０００４】
図６は、このような問題を回避するために、実装基板２０の実装面に金バンプ１２の配置ピッチに合わせて接続パッド２２と引き出し線２４からなる細長の導体パターン２５を形成し、接続パッド２２を導体パターン２５の長手方向の中央部に配置するとともに、接続パッド２２を引き出し線２４よりも幅広に形成した従来例である（たとえば、特許文献１参照）。この方法によれば、接続パッド２２と引き出し線２４にはんだを供給して溶融させた際に、はんだの表面張力によって、幅広の接続パッド２２の表面に厚くはんだを集めることができ、接続パッド２２の表面に融着するはんだ２３の量を確保することができる。
【０００５】
【特許文献１】
特開２０００−７７４７１号公報
【０００６】
【発明が解決しようとする課題】
上記のように、導体パターン２５を細長く形成して幅広の接続パッド２２を形成する方法は、導体パターン２５の配置ピッチが比較的広い場合には、導体パターン２５の配置にも余裕があり、接続パッド２２の形状等を所要の幅寸法等に形成することが可能であるが、導体パターン２５の配置ピッチが狭くなってくると、導体パターン２５の設計条件が厳しくなり、接続パッド２２を十分に幅広に形成することができなくなるという問題がある。
【０００７】
とくに、導体パターン２５の配置ピッチが１００μｍ以下といったようにきわめて狭くなると、エッチング等によって導体パターン２５を精度よく形成するための加工条件が厳しくなるから、設計通りに導体パターン２５を仕上げることが困難になり、図７に示すように、導体パターン２５を形成した際に、接続パッド２２の角部がダレたりするといったことがおきる。このように接続パッド２２が所定形状に仕上がらない場合には、接続パッド２２が所要のはんだを融着するに十分な面積を確保することができなくなるといった問題が生じる。
【０００８】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、フリップチップ実装に使用される実装用基板に設けられる接続パッドの配置ピッチが１００μｍ以下といったようにきわめて狭くなった場合であっても、接続パッドを所定の形状に形成することを可能とし、接続パッドに付着されるはんだの量を確保して、半導体素子を確実に実装することができるフリップチップ実装用基板を提供するにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
すなわち、接続電極として金属バンプを備える半導体素子をフリップチップ実装するフリップチップ実装用基板において、前記半導体素子を実装する実装面に、前記金属バンプの配置ピッチと一致する配置ピッチで、前記金属バンプが接合される接続パッドと該接続パッドに接続して設けられた引き出し線とからなる導体パターンが複数個配列されるとともに、前記各々の導体パターンの長手方向中央部に形成される接続パッドが、各々の導体パターンの一方の側縁から導体パターンの一方の側にのみ接続パッドの側縁を延出させて設けられていることを特徴とする。
【００１０】
また、前記金属バンプの配置ピッチが１００μｍ以下に設定されているフリップチップ実装用基板、また、前記導体パターンに供給したはんだが溶融され、接続パッドを含む導体パターンの表面にはんだが融着されているフリップチップ実装用基板が、接合電極として金属バンプを備えた半導体素子をフリップチップ実装する実装基板として好適に用いられる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳細に説明する。
本実施形態のフリップチップ実装用基板は、図５に示すような、金属バンプとして金バンプ１２を備えた半導体素子１０をフリップチップ実装する実装基板２０であり、実装基板２０の実装面に形成する導体パターン３０の形状を特徴とするものである。
図１に本実施形態のフリップチップ実装用基板に設ける導体パターン３０の平面形状を示す。導体パターン３０は半導体素子１０に形成されている金バンプ１２の配置ピッチに一致する配置で、長手方向を互いに平行にして多数個配列されている。導体パターン３０の長手方向の中央部には接続パッド３２が形成され、接続パッド３２に引き出し線３４が接続されていることは、図６に示す従来のフリップチップ実装基板における導体パターン２５の形態と同様である。
【００１２】
本実施形態のフリップチップ実装用基板において特徴的な構成は、従来の実装用基板においては、図６に示すように、導体パターン２５の長手方向の中央部で、導体パターン２５の両側縁から接続パッド２２の側縁を延出させることによって、引き出し線２４の線幅よりも幅広に接続パッド２２を形成しているのに対して、本実施形態の実装用基板では、導体パターン３０の一方の側縁のみから導体パターン３０の一方の側に向けて接続パッド３２の側縁を延出させるようにした点にある。すなわち、従来の実装用基板においては導体パターン２５の中心線に対して対称に接続パッド２２を形成しているのに対して、本実施形態の実装用基板においては、導体パターン３０の片側のみから接続パッド３２の側縁を延出させるようにしている。
なお、本実施形態において、各導体パターン３０に形成している接続パッド３２は、各々の導体パターン３０の一方の側縁から接続パッド３２の側縁を延出させ、すべて同じ向きに接続パッド３２が張り出すように設計している。
【００１３】
図２(a)、(b)に、本実施形態の実装用基板と従来の実装用基板に設けられている接続パッド２２、３２の平面形状を拡大して示す。Ｗ１が接続パッド３２、２２の幅、Ｗ２が引き出し線３４、２４の幅を示す。また、ΔＷが接続パッドの幅寸法Ｗ１と引き出し線の幅寸法Ｗ２との差（ΔＷ＝Ｗ１−Ｗ２）である。
図のように、本実施形態の実装用基板に設けられる接続パッド３２の幅Ｗ１と、従来の実装用基板に設けられている接続パッド２２の幅Ｗ１とは同一であり、接続パッド３２、２２の長さも同一である。すなわち、接続パッド３２、２２は本実施形態、および従来例ともに平面形状が矩形であり、面積が等しく形成されている。
また、導体パターン３０、２５に形成される引き出し線３４、２４の線幅Ｗ２も、本実施形態と従来例とで同一である。
【００１４】
このように実装用基板に形成される導体パターン３０、２５についてその設計上の条件でみる限り、本実施形態と従来の実装用基板とで接続パッド３２、２２にはんだを厚く集める作用についての作用上の相違はない。すなわち、図１に示す導体パターン３０の形態でも、図６に示す従来の導体パターン２５の形態でも、設計通りに正確に導体パターン３０、２５が形成できる限り、接続パッド３２、２２にはんだ２３を集める作用は同等である。
また、引き出し線３４、２４の線幅も本実施形態と従来例とでまったく同一の条件としているから、導体パターン３０、２５の配置ピッチについても本実施形態では従来例と同一の条件で設計することが可能である。
【００１５】
図２において、本実施形態と従来例の導体パターン３０、２５の側縁から張り出す接続パッド３２、２２の張り出し部３２ａ、２２ａの張り出し量についてみると、本実施形態では張り出し部３２ａの張り出し幅がΔＷとなるのに対して、従来例では張り出し部２２ａの張り出し幅が導体パターン２５の両側で各々ΔＷ／２となる。このように、導体パターン３０、２５の側縁から張り出す接続パッドの張り出し量が異なることは、実装用基板に導体パターン３０、２５を実際に形成する加工技術上においては重要な差となる。
【００１６】
すなわち、実装用基板に導体パターン３０、２５を形成する際には、フォトリソグラフィー法等の導体パターンを形成するための公知の方法が利用される。導体パターン等を所定のパターンに形成する方法には種々の方法があるが、導体パターンが微細なパターンになればなるほど、導体パターンの線幅などの仕上がり精度のばらつきが大きくなる。
図３は、本実施形態の方法（導体パターンの片側に接続パッドの側縁が延出する）と従来方法（導体パターンの両側に接続パッドの側縁が延出する）で実際に実装用基板に導体パターン３０、２５を形成し、導体パターン３０、２５に形成された接続パッド３２、２２の張り出し量のばらつきを実測した結果を示すグラフである。
【００１７】
この実験で実際に作成した実装用基板での導体パターンの設計条件は、導体パターン３０、２５の配置ピッチＬ１＝６５μｍ、接続パッド３２、２２の幅Ｗ１＝３５μｍ、引き出し線３４、２４の線幅Ｗ２＝３０μｍ、接続パッド３２、２２の側縁と隣接する導体パターン３０、２５の側縁との間隔Ｌ２＝３０μｍである。
この条件の場合、本実施形態では、接続パッド３２の張り出し部３２ａの張り出し幅（ΔＷ）は５μｍであり、従来例での張り出し部２２ａの張り出し幅（ΔＷ／２）は２．５μｍとなる。
【００１８】
図３は、従来方法による場合は、接続パッド２２の側縁位置が設計位置から大きくばらつくこと、これに対して、本実施形態の方法によると接続パッド３２の側縁位置のばらつきがより小さく抑えられることを示している。
上記の実験条件のように、導体パターン３０、２５の配置ピッチが６５μｍといったきわめて狭ピッチにパターン形成するような場合には、加工技術上、設計寸法通りに導体パターンを仕上げることが困難であり、とくに従来例のように導体パターン２５の両側に接続パッド２２を張り出す設計の場合には、接続パッド２２の張り出し量（２．５μｍ）がわずかであるために、導体パターン２５をパターン形成する際の解像度が不十分であったりすると、設計通りのパターンに仕上げることが難しいといったことが生じる。
【００１９】
これに対して、本実施形態の場合には、導体パターン３０の側縁からの接続パッド３２の張り出し量は５μｍであり、従来方法にくらべて接続パッド３２をパターン形成する際の困難度が緩和され、同一の加工精度を備えた加工装置を使用した場合であっても、従来方法による場合よりも精度よく導体パターン３０を形成することが可能になる。
すなわち、図２(b)のような従来の導体パターン２５の形態にパターン形成するためには、引き出し線２４と接続パッド２２との接続部における段差部分等を所定精度で仕上げることができる加工精度が求められるのに対して、図２(a)の本実施形態の導体パターン３０の形態にパターン形成する場合には、引き出し線３４と接続パッド３２との接続部の段差部はより大きくなり、図２(b)のパターンを形成する場合にくらべて実質的により広幅のパターンを形成する条件となり、導体パターン３０を形成するための加工精度が緩和されることになる。
【００２０】
このように本実施形態のフリップチップ実装用基板は、接続パッド３２を備える導体パターン３０の形状を変更するという方法を採用するだけで、従来の加工装置では導体パターン２５の配置ピッチがきわめて狭くなったような場合に、所定の精度に接続パッド２２をパターン形成できなかったような場合でも、加工装置の加工精度を上げることなく、所要の精度で導体パターン３０を形成することが可能となる。そして、導体パターン３０を所要の精度で形成できることから、接続パッド３２に所要量のはんだを融着させることができ、半導体素子を確実にフリップチップ実装することができる実装用基板として提供することが可能となる。
【００２１】
図４は、実装用基板の表面に、本実施形態の方法と従来方法とによって、接続パッド３２、２２の幅が異なる導体パターンをいくつか形成し、導体パターン３０、２５の表面にはんだを供給した後、はんだを溶融して各々の導体パターン３０、２５について接続パッド３２、２２の表面に融着したはんだの厚さを測定した結果を示す。なお、導体パターン３０、２５は引き出し線の線幅を３０μｍとし、この引き出し線の側縁からの接続パッドの張り出し量を変えてサンプルとしたものである。
【００２２】
図４で、横軸は接続パッドの幅Ｗ１と引き出し線の幅Ｗ２の差ΔＷを示す。図４は、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも大きい場合には、接続パッドの表面に融着されるはんだの厚さは本実施形態の方法と従来方法とで有意差はなく、接続パッドと引き出し線の幅の差ΔＷが５μｍ以下になってくると、従来方法の場合には接続パッドに融着されるはんだの厚さが大きく減少することを示している。
この結果は、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも大きい場合は、加工装置の加工精度が導体パターンを所定精度に仕上げるに十分な精度を有しており、導体パターンの形成精度に影響があらわれないようになっているのに対して、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも小さくなると、加工装置の加工精度が導体パターンの形成精度に影響を及ぼすようになることを示している。
【００２３】
したがって、本実施形態の方法による場合は、接続パッド３２と引き出し線３４の幅の差ΔＷが５μｍよりも小さくなる場合であっても所定の精度で導体パターン３０を形成することができ、接続パッド３２が所定形状に仕上げられることによって接続パッド３２に所要の厚さにはんだ２３を融着することが可能となる。すなわち、導体パターン３０の配置ピッチがきわめて狭くなった場合でも、本実施形態のような導体パターン３０の形状とすることで、接続パッド３２を所要の精度で形成することができ、接続パッド３２に所要の厚さではんだ２３を融着することができることから、半導体素子を確実にフリップチップ実装することができる実装用基板として提供することが可能になる。
【００２４】
なお、図４では、接続パッドと引き出し線の幅の差ΔＷがある程度以上大きくなると、接続パッドに融着されるはんだの厚さが減少することを示す。接続パッドに融着されるはんだの厚さが厚くなるのは、はんだが溶融した際に、はんだの表面張力によって幅広に形成した接続パッドにはんだが集められる作用による。接続パッドの幅がある程度以上になると、はんだの厚さが減少するのは、接続パッドの面積が大きくなることによって、はんだを厚く形成する範囲が広がり、導体パターンへのはんだの供給量が増加する増加分によってはんだの厚さを厚く維持することができなくなるためである。
【００２５】
【発明の効果】
本発明に係るフリップチップ実装用基板によれば、上述したように、半導体素子を接合する接続パッドを含む導体パターンの配置ピッチがきわめて狭くなった場合でも、実装用基板に所定の精度で接続パッドを含む導体パターンを形成することができ、接続パッドに所要の厚さにはんだを融着することが可能となることから、金属バンプを備えた半導体素子を確実にフリップチップ実装することができる実装用基板として提供することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係るフリップチップ実装用基板の実装面に形成される導体パターンの平面形状を示す説明図である。
【図２】本実施形態と従来例での導体パターンの形状を拡大して示す説明図である。
【図３】導体パターンに形成される接続パッドの側縁位置のばらつきを測定した結果を示すグラフである。
【図４】接続パッドの表面に融着したはんだの厚さを測定した結果を示すグラフである。
【図５】半導体素子を実装用基板にフリップチップ実装する状態を示す説明図である。
【図６】従来のフリップチップ実装用基板の実装面に形成される導体パターンの平面形状を示す説明図である。
【図７】導体パターンを拡大して示す説明図である。
【符号の説明】
１０ 半導体素子
１２ 金バンプ
２０ 実装基板
２２、３２ 接続パッド
２２ａ、３２ａ 張り出し部
２３ はんだ
２４、３４ 引き出し線
２５、３０ 導体パターン
【発明の属する技術分野】
本発明はフリップチップ実装用基板に関し、より詳細には半導体素子に設けられた金属バンプと接合される接続パッドを備えたフリップチップ実装用基板に関する。
【０００２】
【従来の技術】
図５は接続電極である金属バンプとして金バンプ１２を備えた半導体素子１０を、フリップチップ接続用の接続パッド２２が形成された実装基板２０に実装する状態を示す説明図である。金バンプ１２と接続パッド２２との接合は金−はんだ接合によるものであり、接続パッド２２の表面にはあらかじめはんだ２３が付着されている。半導体素子１０の金バンプ１２と実装基板２０の接続パッド２２とを位置合わせし、加熱環境下で半導体素子１０を実装基板２０に加圧しながらはんだ２３を溶融し、金バンプ１２と接続パッド２２とを接合することによって半導体素子１０が実装される。
【０００３】
ところで、フリップチップ実装される半導体素子１０には、金属バンプの配置ピッチが１００μｍ以下といったきわめて狭ピッチに形成される製品があり、このような半導体素子１０を搭載する実装基板２０では、金属バンプの配置ピッチに合わせて、接続パッド２２が１００μｍ以下のきわめて狭ピッチに形成される。このように接続パッド２２の配置ピッチが狭くなると、接続パッド２２に供給したはんだによって隣接する接続パッド２２が短絡しやすくなるため、接続パッド２２に供給するはんだの量を制限せざるを得なくなる。その結果、接続パッド２２に付着するはんだの量が減って、金属バンプと接続パッド２２との接合が不確実になるという問題が生じる。
【０００４】
図６は、このような問題を回避するために、実装基板２０の実装面に金バンプ１２の配置ピッチに合わせて接続パッド２２と引き出し線２４からなる細長の導体パターン２５を形成し、接続パッド２２を導体パターン２５の長手方向の中央部に配置するとともに、接続パッド２２を引き出し線２４よりも幅広に形成した従来例である（たとえば、特許文献１参照）。この方法によれば、接続パッド２２と引き出し線２４にはんだを供給して溶融させた際に、はんだの表面張力によって、幅広の接続パッド２２の表面に厚くはんだを集めることができ、接続パッド２２の表面に融着するはんだ２３の量を確保することができる。
【０００５】
【特許文献１】
特開２０００−７７４７１号公報
【０００６】
【発明が解決しようとする課題】
上記のように、導体パターン２５を細長く形成して幅広の接続パッド２２を形成する方法は、導体パターン２５の配置ピッチが比較的広い場合には、導体パターン２５の配置にも余裕があり、接続パッド２２の形状等を所要の幅寸法等に形成することが可能であるが、導体パターン２５の配置ピッチが狭くなってくると、導体パターン２５の設計条件が厳しくなり、接続パッド２２を十分に幅広に形成することができなくなるという問題がある。
【０００７】
とくに、導体パターン２５の配置ピッチが１００μｍ以下といったようにきわめて狭くなると、エッチング等によって導体パターン２５を精度よく形成するための加工条件が厳しくなるから、設計通りに導体パターン２５を仕上げることが困難になり、図７に示すように、導体パターン２５を形成した際に、接続パッド２２の角部がダレたりするといったことがおきる。このように接続パッド２２が所定形状に仕上がらない場合には、接続パッド２２が所要のはんだを融着するに十分な面積を確保することができなくなるといった問題が生じる。
【０００８】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、フリップチップ実装に使用される実装用基板に設けられる接続パッドの配置ピッチが１００μｍ以下といったようにきわめて狭くなった場合であっても、接続パッドを所定の形状に形成することを可能とし、接続パッドに付着されるはんだの量を確保して、半導体素子を確実に実装することができるフリップチップ実装用基板を提供するにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
すなわち、接続電極として金属バンプを備える半導体素子をフリップチップ実装するフリップチップ実装用基板において、前記半導体素子を実装する実装面に、前記金属バンプの配置ピッチと一致する配置ピッチで、前記金属バンプが接合される接続パッドと該接続パッドに接続して設けられた引き出し線とからなる導体パターンが複数個配列されるとともに、前記各々の導体パターンの長手方向中央部に形成される接続パッドが、各々の導体パターンの一方の側縁から導体パターンの一方の側にのみ接続パッドの側縁を延出させて設けられていることを特徴とする。
【００１０】
また、前記金属バンプの配置ピッチが１００μｍ以下に設定されているフリップチップ実装用基板、また、前記導体パターンに供給したはんだが溶融され、接続パッドを含む導体パターンの表面にはんだが融着されているフリップチップ実装用基板が、接合電極として金属バンプを備えた半導体素子をフリップチップ実装する実装基板として好適に用いられる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳細に説明する。
本実施形態のフリップチップ実装用基板は、図５に示すような、金属バンプとして金バンプ１２を備えた半導体素子１０をフリップチップ実装する実装基板２０であり、実装基板２０の実装面に形成する導体パターン３０の形状を特徴とするものである。
図１に本実施形態のフリップチップ実装用基板に設ける導体パターン３０の平面形状を示す。導体パターン３０は半導体素子１０に形成されている金バンプ１２の配置ピッチに一致する配置で、長手方向を互いに平行にして多数個配列されている。導体パターン３０の長手方向の中央部には接続パッド３２が形成され、接続パッド３２に引き出し線３４が接続されていることは、図６に示す従来のフリップチップ実装基板における導体パターン２５の形態と同様である。
【００１２】
本実施形態のフリップチップ実装用基板において特徴的な構成は、従来の実装用基板においては、図６に示すように、導体パターン２５の長手方向の中央部で、導体パターン２５の両側縁から接続パッド２２の側縁を延出させることによって、引き出し線２４の線幅よりも幅広に接続パッド２２を形成しているのに対して、本実施形態の実装用基板では、導体パターン３０の一方の側縁のみから導体パターン３０の一方の側に向けて接続パッド３２の側縁を延出させるようにした点にある。すなわち、従来の実装用基板においては導体パターン２５の中心線に対して対称に接続パッド２２を形成しているのに対して、本実施形態の実装用基板においては、導体パターン３０の片側のみから接続パッド３２の側縁を延出させるようにしている。
なお、本実施形態において、各導体パターン３０に形成している接続パッド３２は、各々の導体パターン３０の一方の側縁から接続パッド３２の側縁を延出させ、すべて同じ向きに接続パッド３２が張り出すように設計している。
【００１３】
図２(a)、(b)に、本実施形態の実装用基板と従来の実装用基板に設けられている接続パッド２２、３２の平面形状を拡大して示す。Ｗ１が接続パッド３２、２２の幅、Ｗ２が引き出し線３４、２４の幅を示す。また、ΔＷが接続パッドの幅寸法Ｗ１と引き出し線の幅寸法Ｗ２との差（ΔＷ＝Ｗ１−Ｗ２）である。
図のように、本実施形態の実装用基板に設けられる接続パッド３２の幅Ｗ１と、従来の実装用基板に設けられている接続パッド２２の幅Ｗ１とは同一であり、接続パッド３２、２２の長さも同一である。すなわち、接続パッド３２、２２は本実施形態、および従来例ともに平面形状が矩形であり、面積が等しく形成されている。
また、導体パターン３０、２５に形成される引き出し線３４、２４の線幅Ｗ２も、本実施形態と従来例とで同一である。
【００１４】
このように実装用基板に形成される導体パターン３０、２５についてその設計上の条件でみる限り、本実施形態と従来の実装用基板とで接続パッド３２、２２にはんだを厚く集める作用についての作用上の相違はない。すなわち、図１に示す導体パターン３０の形態でも、図６に示す従来の導体パターン２５の形態でも、設計通りに正確に導体パターン３０、２５が形成できる限り、接続パッド３２、２２にはんだ２３を集める作用は同等である。
また、引き出し線３４、２４の線幅も本実施形態と従来例とでまったく同一の条件としているから、導体パターン３０、２５の配置ピッチについても本実施形態では従来例と同一の条件で設計することが可能である。
【００１５】
図２において、本実施形態と従来例の導体パターン３０、２５の側縁から張り出す接続パッド３２、２２の張り出し部３２ａ、２２ａの張り出し量についてみると、本実施形態では張り出し部３２ａの張り出し幅がΔＷとなるのに対して、従来例では張り出し部２２ａの張り出し幅が導体パターン２５の両側で各々ΔＷ／２となる。このように、導体パターン３０、２５の側縁から張り出す接続パッドの張り出し量が異なることは、実装用基板に導体パターン３０、２５を実際に形成する加工技術上においては重要な差となる。
【００１６】
すなわち、実装用基板に導体パターン３０、２５を形成する際には、フォトリソグラフィー法等の導体パターンを形成するための公知の方法が利用される。導体パターン等を所定のパターンに形成する方法には種々の方法があるが、導体パターンが微細なパターンになればなるほど、導体パターンの線幅などの仕上がり精度のばらつきが大きくなる。
図３は、本実施形態の方法（導体パターンの片側に接続パッドの側縁が延出する）と従来方法（導体パターンの両側に接続パッドの側縁が延出する）で実際に実装用基板に導体パターン３０、２５を形成し、導体パターン３０、２５に形成された接続パッド３２、２２の張り出し量のばらつきを実測した結果を示すグラフである。
【００１７】
この実験で実際に作成した実装用基板での導体パターンの設計条件は、導体パターン３０、２５の配置ピッチＬ１＝６５μｍ、接続パッド３２、２２の幅Ｗ１＝３５μｍ、引き出し線３４、２４の線幅Ｗ２＝３０μｍ、接続パッド３２、２２の側縁と隣接する導体パターン３０、２５の側縁との間隔Ｌ２＝３０μｍである。
この条件の場合、本実施形態では、接続パッド３２の張り出し部３２ａの張り出し幅（ΔＷ）は５μｍであり、従来例での張り出し部２２ａの張り出し幅（ΔＷ／２）は２．５μｍとなる。
【００１８】
図３は、従来方法による場合は、接続パッド２２の側縁位置が設計位置から大きくばらつくこと、これに対して、本実施形態の方法によると接続パッド３２の側縁位置のばらつきがより小さく抑えられることを示している。
上記の実験条件のように、導体パターン３０、２５の配置ピッチが６５μｍといったきわめて狭ピッチにパターン形成するような場合には、加工技術上、設計寸法通りに導体パターンを仕上げることが困難であり、とくに従来例のように導体パターン２５の両側に接続パッド２２を張り出す設計の場合には、接続パッド２２の張り出し量（２．５μｍ）がわずかであるために、導体パターン２５をパターン形成する際の解像度が不十分であったりすると、設計通りのパターンに仕上げることが難しいといったことが生じる。
【００１９】
これに対して、本実施形態の場合には、導体パターン３０の側縁からの接続パッド３２の張り出し量は５μｍであり、従来方法にくらべて接続パッド３２をパターン形成する際の困難度が緩和され、同一の加工精度を備えた加工装置を使用した場合であっても、従来方法による場合よりも精度よく導体パターン３０を形成することが可能になる。
すなわち、図２(b)のような従来の導体パターン２５の形態にパターン形成するためには、引き出し線２４と接続パッド２２との接続部における段差部分等を所定精度で仕上げることができる加工精度が求められるのに対して、図２(a)の本実施形態の導体パターン３０の形態にパターン形成する場合には、引き出し線３４と接続パッド３２との接続部の段差部はより大きくなり、図２(b)のパターンを形成する場合にくらべて実質的により広幅のパターンを形成する条件となり、導体パターン３０を形成するための加工精度が緩和されることになる。
【００２０】
このように本実施形態のフリップチップ実装用基板は、接続パッド３２を備える導体パターン３０の形状を変更するという方法を採用するだけで、従来の加工装置では導体パターン２５の配置ピッチがきわめて狭くなったような場合に、所定の精度に接続パッド２２をパターン形成できなかったような場合でも、加工装置の加工精度を上げることなく、所要の精度で導体パターン３０を形成することが可能となる。そして、導体パターン３０を所要の精度で形成できることから、接続パッド３２に所要量のはんだを融着させることができ、半導体素子を確実にフリップチップ実装することができる実装用基板として提供することが可能となる。
【００２１】
図４は、実装用基板の表面に、本実施形態の方法と従来方法とによって、接続パッド３２、２２の幅が異なる導体パターンをいくつか形成し、導体パターン３０、２５の表面にはんだを供給した後、はんだを溶融して各々の導体パターン３０、２５について接続パッド３２、２２の表面に融着したはんだの厚さを測定した結果を示す。なお、導体パターン３０、２５は引き出し線の線幅を３０μｍとし、この引き出し線の側縁からの接続パッドの張り出し量を変えてサンプルとしたものである。
【００２２】
図４で、横軸は接続パッドの幅Ｗ１と引き出し線の幅Ｗ２の差ΔＷを示す。図４は、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも大きい場合には、接続パッドの表面に融着されるはんだの厚さは本実施形態の方法と従来方法とで有意差はなく、接続パッドと引き出し線の幅の差ΔＷが５μｍ以下になってくると、従来方法の場合には接続パッドに融着されるはんだの厚さが大きく減少することを示している。
この結果は、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも大きい場合は、加工装置の加工精度が導体パターンを所定精度に仕上げるに十分な精度を有しており、導体パターンの形成精度に影響があらわれないようになっているのに対して、接続パッドと引き出し線の幅の差ΔＷが５μｍよりも小さくなると、加工装置の加工精度が導体パターンの形成精度に影響を及ぼすようになることを示している。
【００２３】
したがって、本実施形態の方法による場合は、接続パッド３２と引き出し線３４の幅の差ΔＷが５μｍよりも小さくなる場合であっても所定の精度で導体パターン３０を形成することができ、接続パッド３２が所定形状に仕上げられることによって接続パッド３２に所要の厚さにはんだ２３を融着することが可能となる。すなわち、導体パターン３０の配置ピッチがきわめて狭くなった場合でも、本実施形態のような導体パターン３０の形状とすることで、接続パッド３２を所要の精度で形成することができ、接続パッド３２に所要の厚さではんだ２３を融着することができることから、半導体素子を確実にフリップチップ実装することができる実装用基板として提供することが可能になる。
【００２４】
なお、図４では、接続パッドと引き出し線の幅の差ΔＷがある程度以上大きくなると、接続パッドに融着されるはんだの厚さが減少することを示す。接続パッドに融着されるはんだの厚さが厚くなるのは、はんだが溶融した際に、はんだの表面張力によって幅広に形成した接続パッドにはんだが集められる作用による。接続パッドの幅がある程度以上になると、はんだの厚さが減少するのは、接続パッドの面積が大きくなることによって、はんだを厚く形成する範囲が広がり、導体パターンへのはんだの供給量が増加する増加分によってはんだの厚さを厚く維持することができなくなるためである。
【００２５】
【発明の効果】
本発明に係るフリップチップ実装用基板によれば、上述したように、半導体素子を接合する接続パッドを含む導体パターンの配置ピッチがきわめて狭くなった場合でも、実装用基板に所定の精度で接続パッドを含む導体パターンを形成することができ、接続パッドに所要の厚さにはんだを融着することが可能となることから、金属バンプを備えた半導体素子を確実にフリップチップ実装することができる実装用基板として提供することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係るフリップチップ実装用基板の実装面に形成される導体パターンの平面形状を示す説明図である。
【図２】本実施形態と従来例での導体パターンの形状を拡大して示す説明図である。
【図３】導体パターンに形成される接続パッドの側縁位置のばらつきを測定した結果を示すグラフである。
【図４】接続パッドの表面に融着したはんだの厚さを測定した結果を示すグラフである。
【図５】半導体素子を実装用基板にフリップチップ実装する状態を示す説明図である。
【図６】従来のフリップチップ実装用基板の実装面に形成される導体パターンの平面形状を示す説明図である。
【図７】導体パターンを拡大して示す説明図である。
【符号の説明】
１０ 半導体素子
１２ 金バンプ
２０ 実装基板
２２、３２ 接続パッド
２２ａ、３２ａ 張り出し部
２３ はんだ
２４、３４ 引き出し線
２５、３０ 導体パターン
Claims (3)
- 接続電極として金属バンプを備える半導体素子をフリップチップ実装するフリップチップ実装用基板において、
前記半導体素子を実装する実装面に、前記金属バンプの配置ピッチと一致する配置ピッチで、前記金属バンプが接合される接続パッドと該接続パッドに接続して設けられた引き出し線とからなる導体パターンが複数個配列されるとともに、
前記各々の導体パターンの長手方向中央部に形成される接続パッドが、各々の導体パターンの一方の側縁から導体パターンの一方の側にのみ接続パッドの側縁を延出させて設けられていることを特徴とするフリップチップ実装用基板。 - 前記金属バンプの配置ピッチが１００μｍ以下に設定されていることを特徴とする請求項１記載のフリップチップ実装用基板。
- 前記導体パターンに供給したはんだが溶融され、接続パッドを含む導体パターンの表面にはんだが融着されていることを特徴とする請求項１または２記載のフリップチップ実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172360A JP4088561B2 (ja) | 2003-06-17 | 2003-06-17 | フリップチップ実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003172360A JP4088561B2 (ja) | 2003-06-17 | 2003-06-17 | フリップチップ実装用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011902A JP2005011902A (ja) | 2005-01-13 |
| JP4088561B2 true JP4088561B2 (ja) | 2008-05-21 |
Family
ID=34096540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003172360A Expired - Fee Related JP4088561B2 (ja) | 2003-06-17 | 2003-06-17 | フリップチップ実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4088561B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4956173B2 (ja) | 2006-12-19 | 2012-06-20 | 新光電気工業株式会社 | フリップチップ実装用基板 |
| JP4343236B2 (ja) | 2007-03-30 | 2009-10-14 | シャープ株式会社 | 回路基板、および回路基板の形成方法 |
| JP5107012B2 (ja) * | 2007-12-12 | 2012-12-26 | 新光電気工業株式会社 | 配線基板及び電子部品の実装構造の製造方法 |
| TWI446844B (zh) * | 2012-07-25 | 2014-07-21 | Wistron Corp | 印刷電路板及印刷電路板之製造方法 |
| TWI586228B (zh) * | 2016-03-31 | 2017-06-01 | 元鼎音訊股份有限公司 | 印刷電路板 |
-
2003
- 2003-06-17 JP JP2003172360A patent/JP4088561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011902A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884482B2 (en) | Flip-chip mounting substrate | |
| US20060033210A1 (en) | Fine pitch low-cost flip chip substrate | |
| JP2000077471A (ja) | フリップチップ実装基板及びフリップチップ実装構造 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| JP2009503535A (ja) | 垂直型プローブ、その製造方法及びプローブのボンディング方法 | |
| US8772908B2 (en) | Conductive pads defined by embedded traces | |
| KR100716434B1 (ko) | 프로브 본딩 방법 및 프로브 카드 제조 방법 | |
| JP4088561B2 (ja) | フリップチップ実装用基板 | |
| JP2007158348A (ja) | ブリッジ型パターンを利用するソルダ接合構造 | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| CN105190879B (zh) | 铜柱附连基板 | |
| JP4130295B2 (ja) | 集積回路ダイ | |
| US20060091535A1 (en) | Fine pitch bonding pad layout and method of manufacturing same | |
| JP2001127256A (ja) | 半導体装置 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPH08340029A (ja) | フリップチップｉｃ及びその製造方法 | |
| CN111403304B (zh) | 形成迹线上凸块(bot)组件的方法和半导体结构 | |
| JP3623407B2 (ja) | 配線基板 | |
| JPH07263849A (ja) | 印刷回路基板 | |
| JPH10233401A (ja) | 半導体装置 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| TW516139B (en) | Flip chip semiconductor device and method for forming the redistribution traces of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4088561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |