CN101217131B - 像素结构及其制造方法 - Google Patents

Abstract

本发明公开了一种增加储存电容的像素结构及其制造方法。首先，于基板上形成第一图案化导体层，其包括栅极、电容电极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电极线、源极与漏极。扫描线与栅极电性连接，共通电极线与电容电极部分重迭以构成第一储存电容。源极以及漏极分别与数据线及电容电极电性连接。随之，于基板上形成保护层，以覆盖第二图案化导体层。然后，于保护层上形成像素电极，其与漏极电性连接。

Description

像素结构及其制造方法

技术领域

本发明涉及一种像素结构及其制造方法，且尤其涉及一种增加储存电容的像素结构及其制造方法。

背景技术

在3C时代的生活中，市面上有许多琳琅满目的信息设备，例如行动电话、数字相机、数字摄影机、笔记型计算机以及桌上型计算机等数字化工具，无不朝向更便利、多功能且美观的方向发展。在大部分的信息设备中，都是以平面显示器作为主要的沟通接口，通过平面显示器的显示功能，使得使用者在产品的操作上更为便利。其中，液晶显示器因具有省电、高画质、空间利用效率佳、低消耗功率以及无辐射等优点，已成为市场的主流。

一般而言，液晶显示器的像素结构包括主动组件与像素电极。其中，主动元件用来作为液晶显示单元的开关元件。而为了控制个别的像素单元，通常会经由对应的扫描线与数据线来选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。另外，像素结构中还包括储存电容(storagecapacitor)，使得像素单元具有记忆及保持的功能。也就是，储存电容能够储存上述所施加的操作电压，以维持像素结构显示画面的稳定性，因此，储存电容越大，显示器的画面闪烁(flicker)或残影(Image sticking)的现象就越不容易产生。换言的，显示器的显示质量也就越好。因此，如何增加像素结构的储存电容，为目前业界十分重视且亟需发展的技术。

发明内容

本发明所要解决的技术问题在于提供一种像素结构的制造方法，以提升像素显示的稳定性。

本发明所要解决的另一技术问题在于提供一种像素结构，其具有稳定的显示质量。

为实现上述目的，本发明提出一种像素结构的制造方法。首先，于基板上形成第一图案化导体层，其包括栅极、电容电极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电极线以及源极与漏极。扫描线与栅极电性连接，共通电极线与电容电极部分重迭以构成第一储存电容，源极与漏极位于半导体通道层上，而源极电性连接数据线，且漏极与电容电极电性连接。随之，于基板上形成保护层，以覆盖第二图案化导体层，然后，于保护层上形成像素电极，且像素电极与漏极电性连接。

在本发明的一实施例中，上述的像素电极与共通电极线部分重迭，以构成第二储存电容。

在本发明的一实施例中，上述的形成半导体通道层的方法包括以下步骤。首先，于栅极绝缘层上形成半导体材料层，并进行沉积或掺杂工艺，以于半导体材料层的上表面形成欧姆接触层。然后，图案化半导体材料层，以形成半导体通道层。

在本发明的一实施例中，上述的形成栅极绝缘层的方法例如是先于基板上形成第一介电层，并接着于第一介电层中形成第一接触窗、第二接触窗以及第三接触窗，以分别暴露出栅极、数据线以及电容电极的部分区域。

在本发明的一实施例中，上述的扫描线通过第一接触窗与栅极电性连接。

在本发明的一实施例中，上述的源极通过第二接触窗与数据线电性连接。

在本发明的一实施例中，上述的电容电极通过第三接触窗与漏极电性连接。

在本发明的一实施例中，上述的形成保护层的方法包括先于基板上形成第二介电层，并覆盖第二图案化导体层，接着于第二介电层中形成第四接触窗，以暴露出漏极的部分区域。

在本发明的一实施例中，上述的像素电极通过第四接触窗与漏极电性连接。

在本发明的一实施例中，上述的形成保护层的方法包括先于基板上形成第二介电层，并覆盖第二图案化导体层，接着于第二介电层与栅极绝缘层中形成第四接触窗，以暴露出电容电极的部分区域。

在本发明的一实施例中，上述的像素电极通过第四接触窗与电容电极电性连接。

而且，为实现上述目的，本发明另提出一种像素结构，其适于配置于基板上。此像素结构包括第一图案化导体层、栅极绝缘层、半导体通道层、第二图案化导体层、保护层以及像素电极。第一图案化导体层包括栅极、电容电极以及数据线，而栅极绝缘层覆盖第一图案化导体层。半导体通道层配置于栅极上方的栅极绝缘层上，而第二图案化导体层配置于栅极绝缘层以及半导体通道层上。第二图案化导体层包括扫描线、共通电极线以及源极与漏极，其中扫描线与栅极电性连接，共通电极线与电容电极部分重迭以构成第一储存电容，源极与漏极位于半导体通道层上，而源极电性连接数据线，且漏极与电容电极电性连接。此外，保护层覆盖第二图案化导体层，而像素电极配置于保护层上，且像素电极与漏极电性连接。

在本发明的一实施例中，上述的像素电极与共通电极线部分重迭，以构成第二储存电容。

在本发明的一实施例中，上述的半导体通道层的上表面还包括一欧姆接触层。

在本发明的一实施例中，上述的栅极绝缘层具有一第一接触窗、一第二接触窗以及一第三接触窗，分别位于栅极、数据线以及电容电极的部分区域上方。

在本发明的一实施例中，上述的扫描线通过第一接触窗与栅极电性连接。

在本发明的一实施例中，上述的源极通过第二接触窗与数据线电性连接。

在本发明的一实施例中，上述的电容电极通过第三接触窗与漏极电性连接。

在本发明的一实施例中，上述的保护层具有第四接触窗，位于漏极上方。

在本发明的一实施例中，上述的像素电极通过第四接触窗与漏极电性连接。

在本发明的一实施例中，上述的保护层与栅极绝缘层具有第四接触窗，位于电容电极上方。

在本发明的一实施例中，上述的像素电极通过第四接触窗与电容电极电性连接。

在本发明的一实施例中，上述的扫描线与电容电极的部分区域重迭，以构成第三储存电容。

在本发明的一实施例中，上述的扫描线与像素电极的部分区域重迭，以构成第四储存电容。

由于本发明的像素结构具有能够与共通电极线耦合成储存电容的电容电极，因此像素结构中储存电容的电容值可获得有效地提升。换言之，本发明的像素结构能够改善画面闪烁或残影的现象，进而提升显示器的显示质量。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A～图1F是依照本发明实施例的像素结构的制造流程的上视示意图；

图2A～图2C分别为图1A中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；

图3A～图3C分别为图1B中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；

图4A～图4C分别为图1C中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；

图5A～图5C分别为图1D中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；

图6A～图6C分别为图1E中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；

图7A～图7C分别为图1F中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图。

其中，附图标记：

100：基板                      110：第一图案化导体层

112：栅极                      114：电容电极

116：数据线                    118：第一介电层

118a：栅极绝缘层               120：半导体通道层

122：图案化掺杂半导体材料层    122a：欧姆接触层

124：第一接触窗                126：第二接触窗

128：第三接触窗             130：第二图案化导体层

132：扫描线                 134：共通电极线

136：源极                   138：漏极

140：保护层                 142：第四接触窗

144：像素电极               146：薄膜晶体管

150：像素结构               Cst1～Cst4：储存电容

具体实施方式

图1A～图1F是依照本发明实施例的像素结构的制造流程的上视示意图，图2A～图2C分别为图1A中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；图3A～图3C分别为图1B中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；图4A～图4C分别为图1C中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；图5A～图5C分别为图1D中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；图6A～图6C分别为图1E中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图；图7A～图7C分别为图1F中对应于a-b剖面线、c-d剖面线以及e-f剖面线的剖面示意图。

请同时参照图1A、图2A、图2B及图2C，首先，于基板100上形成第一图案化导体层110，第一图案化导体层110包括栅极112、电容电极114以及数据线116。基板100例如是玻璃基板、石英基板或是其它的基板。形成第一图案化导体层110的方法例如是先于基板100上形成第一导体层(未绘示)，而后，例如是进行微影与蚀刻工艺以将其图案化。第一导体层的材质例如是铝、铬、钽或其它金属材料，其形成方法视材料的不同而可采用物理气相沉积法(蒸镀、溅镀)或化学气相沉积法等方法。

然后，请参照图1B、图3A、图3B及图3C，于基板100上形成第一介电层118，以覆盖第一图案化导体层110。第一介电层118的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料，其形成方法例如是化学气相沉积法。

接着，于栅极112上方的第一介电层118上形成半导体通道层120。形成半导体通道层120的方法例如是先于第一介电层118上形成半导体材料层(未绘示)，并进行掺杂工艺，以于半导体材料层的上表面形成掺杂半导体材料层(未绘示)，例如是N型掺杂半导体材料层(N+doped semiconductor layer)。然后，图案化半导体材料层，以形成半导体通道层120及其上表面的图案化的掺杂半导体材料层122。

接着，请参照图1C、图4A、图4B及图4C，于第一介电层118中形成第一接触窗124、第二接触窗126以及第三接触窗128，以形成栅极绝缘层118a。第一接触窗124会暴露出栅极112的部分区域，第二接触窗126会暴露出数据线116的部分区域，而第三接触窗128会暴露出电容电极114的部分区域。在本实施例中，形成第一接触窗124、第二接触窗126以及第三接触窗128的方法例如是通过微影蚀刻工艺所形成。

然后，请参照图1D与图5A、图5B、及图5C，于栅极绝缘层118a、半导体通道层120以及图案化掺杂半导体材料层122上形成第二图案化导体层130。第二图案化导体层130包括扫描线132、共通电极线134、源极136与漏极138。形成第二图案化导体层130的方法例如是于栅极绝缘层118a以及半导体通道层120上形成第二导体层(未绘示)，而后，例如是进行微影与蚀刻工艺以将其图案化。值得注意的是，在第二导体层进行图案化的同时，部分的图案化掺杂半导体材料层122会一并地被移除，因此，未被源极136以及漏极138所覆盖住的图案化掺杂半导体材料层122会被移除，直到部分的半导体通道层120被暴露出来为止，留下的图案化掺杂半导体材料层122形成欧姆接触层122a。

由图1D、图5A、图5B、及图5C可知，扫描线132通过第一接触窗124与栅极112电性连接，源极136通过第二接触窗126与数据线116电性连接，而电容电极114通过第三接触窗128与漏极138电性连接。此外，共通电极线134与电容电极114部分重迭，以构成第一储存电容Cst1。扫描线132例如是与电容电极114部分重迭，而构成第三储存电容Cst3。

然后，请参照图1E、图6A、图6B及图6C，于基板100上形成保护层140，以覆盖第二图案化导体层130。形成保护层140的方法例如是先于基板100上第二介电层(未绘示)，接着于第二介电层中形成第四接触窗142，以暴露出漏极138的部分区域。在另一实施例中，第四接触窗可直接配置在第三接触窗上方，以暴露出第三接触窗上方的漏极的部分区域，换句话说，也就是将第四接触窗配置成在电容电极上方且与第三接触窗重迭，如此一来，可以在小面积中形成第三接触窗与第四接触窗，能增加像素结构设计上的弹性。第二介电层的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料，其形成方法例如是化学气相沉积法。形成第四接触窗142的方法例如是通过微影蚀刻工艺所形成。

随之，请参照图1F、图7A、图7B及图7C，于保护层140上形成像素电极144，即完成像素结构150的制作。于本实施例中，像素电极144通过第四接触窗142与漏极138电性连接，再经由第三接触窗128跟电容电极114电性连接。值得一提的是，在又一实施例中，第四接触窗可直接形成在保护层与栅极绝缘层中，以暴露出电容电极的部分区域，此时，像素电极直接通过第四接触窗与电容电极电性连接。像素电极144的形成方法例如是于保护层140上形成导电层(未绘示)，并图案化导电层以形成之。前述导电层的材质例如是铟锡氧化物、铟锌氧化物或是其它透明材质。再者，像素电极144例如是与共通电极线134部分重迭，而构成第二储存电容Cst2。此外，像素电极144例如是与扫描线132部分重迭，而构成第四储存电容Cst4。

由图1F与图7A、图7B及图7C可知，像素结构150是配置于基板100上，其包括第一图案化导体层110、栅极绝缘层118a、半导体通道层120、第二图案化导体层130、保护层140以及像素电极144。详言之，栅极绝缘层118a覆盖第一图案化导体层110。半导体通道层120配置于栅极绝缘层118a上，而第二图案化导体层130配置于栅极绝缘层118a以及半导体通道层120上。此外，保护层140覆盖第二图案化导体层130，而像素电极144配置于保护层140上。

第一图案化导体层110包括栅极112、电容电极114以及数据线116，而第二图案化导体层130包括扫描线132、共通电极线134、源极136与漏极138。另外，栅极绝缘层118a具有位于栅极112上方的第一接触窗124、位于数据线116上方的第二接触窗126以及位于电容电极114上方的第三接触窗128。因此，扫描线132通过第一接触窗124与栅极112电性连接，源极136通过第二接触窗126与数据线116电性连接，而漏极138通过第三接触窗128与电容电极114电性连接。此外，保护层140例如具有第四接触窗142，以使像素电极144通过第四接触窗142与漏极138电性连接，再经由第三接触窗128跟电容电极114电性连接。其中，栅极112、半导体通道层120、源极136与漏极138构成薄膜晶体管146，而薄膜晶体管146与数据线116以及扫描线132连接。换句话说，也就是第一图案化导体层110、半导体通道层120与第二图案化导体层130共同构成薄膜晶体管146以及与薄膜晶体管146电性连接的数据线116以及扫描线132。

请参照图7A、图7B及图7C，一般来说，储存电容越大，有助于维持像素显示的稳定。于本实施例中，像素结构150除了具有由像素电极144分别与共通电极线134以及扫描线132所构成的第二储存电容Cst2与第四储存电容Cst4外，还具有由电容电极114分别与共通电极线134以及扫描线132所构成的第一储存电容Cst1与第三储存电容Cst3，也就是此像素结构150具有多个储存电容，故有助于提升其内部储存电容的整体电容值。

综上所述，本发明的像素结构设计有助于提升其内部储存电容的整体电容值，换句话说，本发明的像素结构在显示上十分稳定，能够改善画面闪烁或残影的现象，进而提升显示器的显示质量。此外，由于电容电极与栅极是通过同一道工艺形成，故本发明的像素电极的制造方法与现有在工艺兼容，不会造成生产成本的大幅增加。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (22)

1.一种像素结构的制造方法，其特征在于，包括：

形成一第一图案化导体层于一基板上，该第一图案化导体层包括一栅极、一电容电极以及一数据线；

形成一栅极绝缘层于该基板上，以覆盖该第一图案化导体层；

形成一半导体通道层于该栅极上方的该栅极绝缘层上；

形成一第二图案化导体层于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、一共通电极线、一源极与一漏极，其中该扫描线与该栅极电性连接，该共通电极线与该电容电极部分重迭以构成一第一储存电容，该源极与该漏极位于该半导体通道层上，而该源极电性连接该数据线，且该漏极与该电容电极电性连接；

形成一保护层于该基板上，以覆盖该第二图案化导体层；

形成一像素电极于该保护层上，且该像素电极与该漏极电性连接；以及

该像素电极与该共通电极线部分重迭，以构成一第二储存电容。

2.根据权利要求1所述的像素结构的制造方法，其特征在于，形成该半导体通道层的方法包括：

形成一半导体材料层于该栅极绝缘上；

进行一掺杂工艺，以于该半导体材料层的上表面形成一欧姆接触层；以及

图案化该半导体材料层，以形成该半导体通道层。

3.根据权利要求1所述的像素结构的制造方法，其特征在于，形成该栅极绝缘层的方法包括：

形成一第一介电层于该基板上；以及

形成一第一接触窗、一第二接触窗以及一第三接触窗于该第一介电层中，以分别暴露出该栅极、该数据线以及该电容电极的部分区域。

4.根据权利要求3所述的像素结构的制造方法，其特征在于，该扫描线通过该第一接触窗与该栅极电性连接。

5.根据权利要求3所述的像素结构的制造方法，其特征在于，该源极通过该第二接触窗与该数据线电性连接。

6.根据权利要求3所述的像素结构的制造方法，其特征在于，该电容电极通过该第三接触窗与该漏极电性连接。

7.根据权利要求1所述的像素结构的制造方法，其特征在于，形成该保护层的方法包括：

形成一第二介电层于该基板上，并覆盖该第二图案化导体层；以及

形成一第四接触窗于该第二介电层中，以暴露出该漏极的部分区域。

8.根据权利要求7所述的像素结构的制造方法，其特征在于，该像素电极通过该第四接触窗与该漏极电性连接。

9.根据权利要求1所述的像素结构的制造方法，其特征在于，形成该保护层的方法包括：

形成一第二介电层于该基板上，并覆盖该第二图案化导体层；以及

形成一第四接触窗于该第二介电层与该栅极绝缘层中，以暴露出该电容电极的部分区域。

10.根据权利要求9所述的像素结构的制造方法，其特征在于，该像素电极通过该第四接触窗与该电容电极电性连接。

11.一种像素结构，适于配置于一基板上，其特征在于，该像素结构包括：

一第一图案化导体层，配置于该基板上，该第一图案化导体层包括一栅极、一电容电极以及一数据线；

一栅极绝缘层，覆盖该第一图案化导体层；

一半导体通道层，配置于该栅极上方的该栅极绝缘层上；

一第二图案化导体层，配置于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、一共通电极线、一源极与一漏极，该扫描线与该栅极电性连接，该共通电极线与该电容电极部分重迭以构成一第一储存电容，该源极与该漏极位于该半导体通道层上，而该源极电性连接该数据线，且该漏极与该电容电极电性连接；

一保护层，覆盖该第二图案化导体层；

一像素电极，配置于该保护层上，且该像素电极与该漏极电性连接；以及

该像素电极与该共通电极线部分重迭，以构成一第二储存电容。

12.根据权利要求11所述的像素结构，其特征在于，该半导体通道层的上表面还包括一欧姆接触层。

13.根据权利要求11所述的像素结构，其特征在于，该栅极绝缘层具有一第一接触窗、一第二接触窗以及一第三接触窗，分别位于该栅极、该数据线以及该电容电极的部分区域上方。

14.根据权利要求13所述的像素结构，其特征在于，该扫描线通过该第一接触窗与该栅极电性连接。

15.根据权利要求13所述的像素结构，其特征在于，该源极通过该第二接触窗与该数据线电性连接。

16.根据权利要求13所述的像素结构，其特征在于，该电容电极通过该第三接触窗与该漏极电性连接。

17.根据权利要求11所述的像素结构，其特征在于，该保护层具有一第四接触窗，位于该漏极上方。

18.根据权利要求17所述的像素结构，其特征在于，该像素电极通过该第四接触窗与该漏极电性连接。

19.根据权利要求11所述的像素结构，其特征在于，该保护层与该栅极绝缘层具有一第四接触窗，位于该电容电极上方。

20.根据权利要求19所述的像素结构，其特征在于，该像素电极通过该第四接触窗与该电容电极电性连接。

21.根据权利要求11所述的像素结构，其特征在于，该扫描线与该电容电极的部分区域重迭，以构成一第三储存电容。

22.根据权利要求11所述的像素结构，其特征在于，该扫描线与该像素电极的部分区域重迭，以构成一第四储存电容。

Images