CN101174588A - 具有电容器的半导体器件的制造方法 - Google Patents

具有电容器的半导体器件的制造方法 Download PDF

Info

Publication number
CN101174588A
CN101174588A CNA2006101376224A CN200610137622A CN101174588A CN 101174588 A CN101174588 A CN 101174588A CN A2006101376224 A CNA2006101376224 A CN A2006101376224A CN 200610137622 A CN200610137622 A CN 200610137622A CN 101174588 A CN101174588 A CN 101174588A
Authority
CN
China
Prior art keywords
etching
insulating barrier
layer
stopping layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101376224A
Other languages
English (en)
Other versions
CN100539078C (zh
Inventor
李相道
罗善雄
李东烈
崔东求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Covenson wisdom N.B.868 company
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101174588A publication Critical patent/CN101174588A/zh
Application granted granted Critical
Publication of CN100539078C publication Critical patent/CN100539078C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造半导体器件的方法，包括：提供衬底结构，该衬底结构包括以不同程度相互分离形成的位线和电容器；在位线上形成第一、第二和第三绝缘层，第二绝缘层为第一蚀刻停止层；在电容器顶电极上形成第二蚀刻停止层；在第三绝缘层和第二蚀刻停止层上形成第四绝缘层；和实施多个蚀刻步骤来暴露位线上表面和电容器上表面。

Description

具有电容器的半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，更具体涉及制造具有圆柱型电容器的动态随机存取存储器(DRAM)的最终金属接触的方法。
背景技术
因为动态随机存取存储器(DRAM)具有高电容并且可以自由输入输出数据，因此DRAM器件得到广泛使用。每一个DRAM器件包括存取晶体管和累积电容器。通过最终金属接触从电容器的顶电极和位线接受来自外部电路的数据信号。
图1是说明包括最终金属接触的典型DRAM器件的截面图的扫描电子显微镜(SEM)显微图。
覆盖位线(BL)的第一层间绝缘层ILD1形成在完成了位线形成过程的衬底上。之后，在第一层间绝缘层ILD1上形成氮化物基蚀刻停止层SN STOP NITRIDE和第二层间绝缘层ILD2。接着，选择性蚀刻第二层间绝缘层ILD2和氮化物基蚀刻停止层SN STOP NITRIDE的预定部分，形成多个接触孔(未示出)。此后，只在接触孔(未示出)的内部形成电容器的多个底电极(即存储节点SN)。选择性移除底电极之间的第二层间绝缘层ILD2和氮化物基蚀刻停止层SN STOP NITRIDE。因此，在将要形成电容器的区域中形成相互电绝缘的多个圆柱型存储节点SN。
在第二层间绝缘层ILD2和存储节点SN的高度差上形成介电层(未示出)。在介电层上形成作为电容器顶电极的平板电极PLATE，从而填充存储节点SN之间的多个空隙。这样就完成了DRAM单元电容器。之后，在作为钝化层的平板电极PLATE上形成蚀刻选择性与平板电极PLATE不同的无定形硅(a-Si)层(或多晶硅层)，以保护平板电极PLATE。
选择性蚀刻无定形硅(a-Si)层、平板电极PLATE和介电层；随后在所形成的结构上形成第三层间绝缘层。
采用掩模实施蚀刻过程，形成多个金属接触M1C，以暴露平板电极PLATE和位线BL的预定上部。
但是，在通过掩模、利用相同的所用蚀刻气体(例如C4F6、Ar和O2的混合气体)实施暴露位线BL上部的蚀刻过程时，可能发生在平板电极PLATE中形成孔洞的穿透现象“P”。由于从第三层间绝缘层ILD3到位线BL上部的深度大于从第三层间绝缘层ILD3到平板电极PLATE的深度，因而形成暴露位线BL上部的金属接触M1C的蚀刻过程甚至在暴露平板电极PLATE上部的金属接触M1C形成之后还继续进行。本文中，附图标记M1表示最终金属互连线。
图2A和2B是说明通常发生在形成电容器顶电极(即平板电极)的氮化钛(TiN)层中的穿透现象的SEM显微图。图2A示出电容器顶电极的暴露部分，图2B示出位线的暴露部分。
如上所述，如果在平板电极中产生穿透现象“P”，那么最终金属互联线(随后将形成)和平板电极之间的接触面积被减少。因而，最终金属互联线和平板电极之间的接触电阻可能增加。
发明内容
本发明涉及半导体器件的制造方法，该方法能够减少电容器的金属接触和顶电极之间的接触电阻。这是通过在形成电连接至电容器顶电极和位线的金属接触的过程中防止在电容器顶电极中产生孔洞的穿透现象而实现的。
根据本发明的一个实施方案，提供一种制造半导体器件的方法，包括：提供衬底结构，该衬底结构包括以不同程度相互分离形成的位线和电容器；在位线上形成第一、第二和第三绝缘层，第二绝缘层为第一蚀刻停止层；在电容器顶电极上形成第二蚀刻停止层；在第三绝缘层和第二蚀刻停止层上形成第四绝缘层；和实施多个蚀刻步骤来暴露位线上表面和电容器上表面。
根据本发明的另一实施方案，提供一种制造半导体器件的方法，包括：提供衬底结构，该衬底结构包括以不同程度相互分离形成的位线和电容器，其中在位线上形成第一、第二和第三绝缘层，第二绝缘层为第一蚀刻停止层；在电容器顶电极上形成第二蚀刻停止层；在第三绝缘层和第二蚀刻停止层上形成第四绝缘层；蚀刻第四绝缘层以暴露部分第二蚀刻停止层和部分第三绝缘层；蚀刻第三绝缘层直至暴露第一蚀刻停止层；使用对第二蚀刻停止层具有高选择性的蚀刻气体来蚀刻第一蚀刻停止层和第一绝缘层，直至暴露位线上表面；和使用对顶电极具有高选择性的蚀刻气体来蚀刻第二蚀刻停止层，直至暴露顶电极。
附图说明
根据结合附图对以下实施方案的说明，将更好地理解本发明，其中：
图1是说明包括最终金属接触的典型DRAM器件的截面图的扫描电子显微镜SEM显微图；
图2A和2B是说明通常发生在形成电容器顶电极(即平板电极)的氮化钛(TiN)层中的穿透现象的SEM显微图；
图3-7是说明根据本发明实施方案制造包括电容器的半导体器件的方法的截面图；和
图8A和8B是说明根据本发明实施方案的包括电容器的半导体器件的SEM显微图。
具体实施方式
以下，将参考附图提供对本发明特定实施方案的详细说明。在此，在附图中可能会放大层和区域的厚度以便清楚显示所述的层和区域。而且，当描述在层或衬底上形成层的时候，层可以直接形成在其它层或衬底上或者可以在其间放置第三层。此外，即使在不同的附图中，相同或相似的附图标记表示相同或相似的元件。
图3-7是说明根据本发明实施方案制造包括电容器的半导体器件的方法的截面图。在此，图3-7示出沿位线垂直延伸方向的截面图。
如图3所示，在通过浅沟槽隔离(STI)或局部硅氧化(LOCOS)方法提供有器件隔离层的衬底10上形成用于存取晶体管的多个栅极结构17。
栅极结构17形成为层叠结构，每一栅极结构17通过顺序堆叠栅极氧化物层12、作为栅极导电层的多晶硅层13、硅化钨层14和氮化物基硬掩模15而形成。
在栅极结构17的侧壁上通过间隔物形成过程形成多个间隔物18。接着，实施源极/漏极离子注入过程，在衬底10中形成多个源极/漏极区域19。每一个间隔物18形成为氧化物层/氮化物层/氧化物层(ONO)的层叠结构。
形成填充栅极结构17之间的空隙的绝缘层20。蚀刻形成在栅极结构17之间的绝缘层20的预定部分。之后，使用导电材料填充通过绝缘层20的蚀刻过程所暴露在衬底10上的开口，形成多个沉陷插塞21。
在上述包括沉陷插塞21的所形成结构上形成第一层间绝缘层22，接着实施位线形成过程。例如，蚀刻第一层间绝缘层22以暴露沉陷插塞21的预定部分、源极/漏极19和预定栅极结构17的上部，从而形成多个第一接触孔(未示出)。然后，将形成位线的材料形成在第一层间绝缘层22和第一接触孔(未示出)的高度差上。使材料图案化以形成位线27。
用于形成位线27的材料包括具有氮化钛(TiN)和钛(Ti)层叠结构的扩散阻挡层23、用作位线导电层的钨(W)层和作为硬掩模的第一氮化物层。而且，第一层间绝缘层采用选自高密度等离子体(HDP)氧化物层、硼磷硅酸盐玻璃(BPSG)层、等离子体增强化学气相沉积(PECVD)层、未掺杂硅酸盐玻璃(USG)层、氟化硅酸盐玻璃(FSG)层、碳掺杂氧化物(CDO)层、有机硅酸盐玻璃(OSG)层及其组合的层形成。
在上述完成位线形成过程的所形成结构上形成第二层间绝缘层28。接着，利用预定掩模图案实施蚀刻过程，以蚀刻部分第二层间绝缘层28和部分第一层间绝缘层22。
形成用于插塞的导电材料，以填充由以上蚀刻过程所形成的多个第二接触孔(未示出)，然后对其进行平坦化，以形成作为连接电容器的接触插塞的多个存储节点接触29。第二层间绝缘层28包括如第一层间绝缘层的氧化物基材料。
在包括存储节点接触29的第二层间绝缘层28上形成用于蚀刻停止的第二氮化物层30。之后，在第二氮化物层29上形成用于形成电容器的第三层间绝缘层33。第三层间绝缘层33包括如第二层间绝缘层28的氧化物基材料。
在第三层间绝缘层33上形成光刻胶层(未示出)。接着，利用光掩模(未示出)进行曝光过程和显影过程，从而形成暴露预定部分的光刻胶图案(未示出)。
利用光刻胶图案作为掩模实施光刻过程，选择性蚀刻第三层间绝缘层33和氮化物层30，以暴露存储节点接触29。结果，形成暴露存储节点接触29的多个第三接触孔(未示出)。实施剥离过程来移除光刻胶图案。
在第三接触孔的内表面上形成多个电容器底电极(即存储节点35)。例如，在第三绝缘层33和第三接触孔的高度差上形成电容器底电极材料(例如TiN)。之后，实施例如回蚀刻的平坦化过程，从而只在第三接触孔的内表面上形成电容器的底电极35。
选择性蚀刻和移除电容器底电极35之间的第三层间绝缘层33和第二氮化物层30，从而形成相互电隔离的圆柱型电容器的底电极35。
在第三绝缘层33和电容器底电极35的高度差上形成介电层36。接着在介电层36上形成电容器的顶电极37，以填充第三接触孔。顶电极37包括厚约的TiN。
实施掩模过程和蚀刻过程以选择性蚀刻电容器顶电极37和介电层36的预定部分。结果，形成具有底电极35、介电层36和顶电极37的DRAM单元电容器39。底电极35和顶电极37包括本实施方案中的TiN。
在作为钝化层的顶电极37上形成蚀刻选择性不同于顶电极37的无定形硅层40，以保护电容器顶电极37不受后续蚀刻过程的影响。无定形硅层40形成约
Figure A20061013762200082
的厚度。
无定形硅层40可以用非导电多晶硅层或导电锗化硅(SiGe)层替代。
在无定形硅层40上形成第四层间绝缘层41。
如图4-7所示，实施将信号转移至电容器顶电极37和位线27的金属接触形成过程。具体地，通过多个蚀刻步骤例如四次蚀刻来实施金属接触形成过程。每一蚀刻过程使用不同的蚀刻气体。
第一蚀刻过程使用对无定形硅层40具有高选择性而不导致无定形硅层40损伤的蚀刻气体。因此，第一蚀刻过程蚀刻第四层间绝缘层的上部直至第三层间绝缘层的预定深度。在此，附图标记33A和41A分别表示图案化的第三层间绝缘层和图案化的第四层间绝缘层。第二蚀刻过程利用对第二氮化物层30具有高选择性的蚀刻气体来蚀刻图案化的第三层间绝缘层的残留部分。无定形硅层40被蚀刻至一定程度，说明如下。
在此，附图标记33B表示进一步图案化的第三层间绝缘层。第三蚀刻过程再次使用对无定形硅层40具有高选择性的蚀刻气体将第二氮化物层30蚀刻至第一氮化物层25。附图标记30A、28A和25A分别表示图案化的第二氮化物层、图案化的第二层间绝缘层和图案化的第一氮化物层。随后，利用对在第四蚀刻过程中所使用的TiN具有高选择性的蚀刻气体来形成暴露顶电极37的第八接触孔45E，而不在顶电极37中引起损伤。
在形成金属接触的蚀刻过程中，蚀刻最终停止在顶电极37的上部。因而，可以防止通常发生在顶电极37中的穿透现象。因此，顶电极37和金属接触之间的接触面积增加，从而减少顶电极37和接触金属之间的接触电阻。
以下，参考附图4-7，详细描述金属接触形成过程。
如图4所示，形成暴露形成金属接触的接触区域的光刻胶图案42。利用包括CH2F2和对无定形硅层40具有高选择性的蚀刻气体(即包括C4F8、CH2F2、Ar和O2的混合气体)实施第一蚀刻过程43，从而形成第四接触孔45A和第五接触孔45B。
第一蚀刻过程期间，蚀刻首先停止在无定形硅层40的上部，因为氧化物基的第四层间绝缘层41利用包括CH2F2和对无定形硅层40具有高选择性的蚀刻气体而被过蚀刻约30％或更高比率。在不存在无定形硅层40的区域中，不仅第四层间绝缘层41，而且第三层间绝缘层33的预定部分也被过蚀刻预定深度。图案化的第三层间绝缘层和图案化的第四层间绝缘层分别用附图标记33A和41A表示。在此，第一蚀刻过程进行约3分钟至5分钟以便过蚀刻。在一个实施方案中，第一蚀刻过程进行约4分钟。
如图5所示，在第二蚀刻过程46中，利用对第二氮化物层30具有高选择性的蚀刻气体(即包括C4F6、Ar和O2的混合气体)选择性蚀刻暴露至接触孔45B下部的图案化的氧化物基第三层间绝缘层33A。结果，蚀刻过程停止在第二氮化物层30的上部。因而，产生第六接触孔45C。第二蚀刻过程进行约2分钟至3分钟。在一个实施方案中，第二蚀刻过程进行约2分30秒。
因为第二蚀刻过程46使用对第二氮化物层30具有高选择性的混合气体，所以第二氮化物层30未受损伤，但是氧化物基图案化的第三层间绝缘层33A被蚀刻。进一步图案化的第三层间绝缘层用附图标记33B表示。虽然没有示出，但是暴露至接触45A下部的无定形硅层40可以被损伤至预定厚度。
可以实施清洗过程来移除由于第一蚀刻过程和第二蚀刻过程所产生的聚合物。清洗过程进行约10秒钟。
如图6所示，第三蚀刻过程47使用包括对无定形硅层40具有高选择性的CH2F2的蚀刻气体。也就是说，在第三蚀刻过程47中，利用包括C4F8、CH2F2、Ar和O2的混合气体蚀刻暴露至第六接触孔45C的第二氮化物层30、第二层间绝缘层28和第一氮化物层25。结果，暴露出形成位线27的钨层24，并且图5所示的第六接触孔45C变成更深的第七接触孔45D。附图标记30A、28A和25A分别表示图案化的第二氮化物层、图案化的第二层间绝缘层和图案化的第一氮化物层。在此，第三蚀刻过程47进行约1分钟至2分钟。在一个实施方案中，第三蚀刻过程47进行约1分30秒。
在第三蚀刻过程47中，因为使用对无定形硅层具有高选择性的混合气体，所以被第四接触孔45A暴露出来的无定形硅层40未受损，但是周围的绝缘层被蚀刻。
如图7所示，在第四蚀刻过程48中，利用对例如形成电容器顶电极37材料的TiN具有高选择性的蚀刻气体(即包括氯气(Cl2)和O2的混合气体)来选择性蚀刻暴露至第四接触孔45A下部的无定形硅层40。蚀刻停止在电容器顶电极37的上部。因此，形成第八接触孔45E。
通过以上四个蚀刻过程，可以在电容器顶电极37中防止穿透现象。因此，还减小了顶电极37和最终金属接触(未示出，将通过后续过程形成)之间的接触电阻，由此提高良品率。
图8A和8B是说明根据本发明实施方案的包括电容器的半导体器件的SEM显微图。图8A示出顶电极的暴露部分，图8B示出位线的暴露部分。
参考图8A和8B，只在形成在用于形成顶电极的材料的TiN上的无定形硅层中形成接触孔“C”。也就是说，在形成接触孔“C”以形成最终金属接触的过程中，在作为电容器顶电极的TiN中不会形成穿透现象。而且，由于蚀刻稳定停止在顶电极上部，因而在顶电极中不会产生损伤。
根据本发明的实施方案，在形成最终金属接触的蚀刻过程中适当使用无定形硅层或多晶硅层以及包括C4F6、CH2F2、Ar和O2的混合气体。因此，多晶硅层的损伤被最小化，因而在实施后续蚀刻过程时防止通常发生在电容器顶电极中的穿透现象。
此外，在位线上表面暴露之后，利用对顶电极具有高选择性的包括Cl2和O2的混合气体来蚀刻存在于顶电极上的无定形硅层。因此，蚀刻停止在电容器顶电极上方，从而防止在电容器顶电极中的损伤。
因此，顶电极和最终金属接触之间的接触面积增加，从而减少顶电极和最终金属接触之间的接触电阻。此外，可以提高半导体器件的良品率。
本申请包含2006年5月30日递交韩国专利局的韩国专利申请KR 2006-0049007的相关主题，其全部内容通过引用并入本文。
虽然已经相对于特定实施方案描述了本发明，但是本领域技术人员显然可以对本发明作出各种变化和修改而不背离所附权利要求所限定的本发明精神和范围。

Claims (18)

1.一种制造半导体器件的方法，包括：
提供衬底结构，所述衬底结构包括以不同程度相互分离形成的位线和电容器；
在位线上形成第一、第二和第三绝缘层，第二绝缘层为第一蚀刻停止层；
在电容器顶电极上形成第二蚀刻停止层；
在第三绝缘层和第二蚀刻停止层上形成第四绝缘层；和
实施多个蚀刻步骤来暴露位线上表面和电容器上表面。
2.权利要求1的方法，其中实施多个蚀刻步骤包括：
实施蚀刻第四绝缘层的第一蚀刻步骤，第一蚀刻步骤暴露部分第二蚀刻停止层和部分第三绝缘层；
实施蚀刻第三绝缘层暴露部分的第二蚀刻步骤，第二蚀刻步骤暴露部分第一蚀刻停止层；
实施蚀刻第一蚀刻停止层暴露部分的第三蚀刻步骤，第三蚀刻步骤暴露位线上表面；和
实施蚀刻第二蚀刻停止层暴露部分的第四蚀刻步骤，直至暴露电容器上表面。
3.权利要求2的方法，其中四个蚀刻步骤使用同一蚀刻掩模来实施。
4.权利要求1的方法，其中多个蚀刻步骤使用同一蚀刻掩模来实施。
5.权利要求1的方法，其中第二蚀刻停止层包括选自无定形硅层、非导电多晶硅层和导电锗化硅层的层。
6.权利要求2的方法，其中第一、第三和第四绝缘层各自包括氧化物基材料，其中至少一个蚀刻步骤使用C4F8、CH2F2、O2和Ar的混合气体。
7.权利要求1的方法，其中电容器的上表面包括氮化钛(TiN)，其中使用Cl2和O2的混合气体蚀刻第二蚀刻停止层。
8.一种制造半导体器件的方法，包括：
提供衬底结构，所述衬底结构包括以不同程度相互分离形成的位线和电容器，
其中在位线上形成第一、第二和第三绝缘层，第二绝缘层为第一蚀刻停止层；
在电容器顶电极上形成第二蚀刻停止层；
在第三绝缘层和第二蚀刻停止层上形成第四绝缘层；
蚀刻第四绝缘层以暴露部分第二蚀刻停止层和部分第三绝缘层；
蚀刻第三绝缘层直至暴露第一蚀刻停止层；
使用对第二蚀刻停止层具有高选择性的蚀刻气体来蚀刻第一蚀刻停止层和第一绝缘层，直至暴露位线上表面；和
使用对顶电极具有高选择性的蚀刻气体来蚀刻第二蚀刻停止层，直至暴露顶电极。
9.权利要求8的方法，其中第二蚀刻停止层包括选自无定形硅层、非导电多晶硅层和导电锗化硅层的层。
10.权利要求9的方法，其中第一、第三和第四绝缘层都包括氧化物基材料。
11.权利要求10的方法，其中蚀刻第四绝缘层和蚀刻第一绝缘层都使用C4F8、CH2F2、O2和Ar的混合气体。
12.权利要求11的方法，其中蚀刻第四绝缘层包括以约30％或更高的过蚀刻比率来过蚀刻第四绝缘层。
13.权利要求10的方法，其中第一蚀刻停止层包括氮化物基材料。
14.权利要求13的方法，其中蚀刻第三绝缘层使用C4F6、O2和Ar的混合气体。
15.权利要求9的方法，其中顶电极包括TiN。
16.权利要求15的方法，其中蚀刻第二蚀刻停止层包括使用Cl2和O2的混合气体。
17.权利要求16的方法，其中蚀刻第四绝缘层、蚀刻第三绝缘层、蚀刻第一绝缘层和蚀刻第二蚀刻停止层都使用同一掩模来进行。
18.权利要求16的方法，还包括在蚀刻第三绝缘层之后的清洗过程。
CNB2006101376224A 2006-05-30 2006-10-31 具有电容器的半导体器件的制造方法 Active CN100539078C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060049007A KR100799125B1 (ko) 2006-05-30 2006-05-30 캐패시터를 구비한 반도체 소자의 제조방법
KR1020060049007 2006-05-30

Publications (2)

Publication Number Publication Date
CN101174588A true CN101174588A (zh) 2008-05-07
CN100539078C CN100539078C (zh) 2009-09-09

Family

ID=38790793

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101376224A Active CN100539078C (zh) 2006-05-30 2006-10-31 具有电容器的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US7396772B2 (zh)
KR (1) KR100799125B1 (zh)
CN (1) CN100539078C (zh)
TW (1) TWI312554B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148681A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304342B2 (en) * 2006-10-31 2012-11-06 Texas Instruments Incorporated Sacrificial CMP etch stop layer
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
US10867149B2 (en) 2014-06-12 2020-12-15 Verizon Media Inc. User identification through an external device on a per touch basis on touch sensitive devices
CN105355604B (zh) * 2015-10-12 2018-04-20 深超光电（深圳）有限公司 薄膜晶体管阵列基板
KR20200080944A (ko) * 2018-12-27 2020-07-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
TWI745054B (zh) 2020-08-27 2021-11-01 華邦電子股份有限公司 半導體元件及其製造方法
US20220199760A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Integrated circuit device having backend double-walled capacitors
TWI762252B (zh) * 2021-03-24 2022-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
US11527537B2 (en) 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233559B1 (ko) * 1996-06-21 1999-12-01 김영환 디램의 캐패시터 형성방법
JP3577195B2 (ja) * 1997-05-15 2004-10-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR19990055805A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 캐패시터 형성방법
KR100319560B1 (ko) * 1999-05-03 2002-01-05 윤종용 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법
KR20010057669A (ko) * 1999-12-23 2001-07-05 한신혁 적층형 캐패시터를 갖는 반도체 장치의 제조 방법
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
KR20020065795A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 디램 장치 및 그 형성 방법
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148681A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法

Also Published As

Publication number Publication date
US20070281480A1 (en) 2007-12-06
CN100539078C (zh) 2009-09-09
TW200744162A (en) 2007-12-01
TWI312554B (en) 2009-07-21
KR20070115108A (ko) 2007-12-05
KR100799125B1 (ko) 2008-01-29
US7396772B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
CN100539078C (zh) 具有电容器的半导体器件的制造方法
CN100561728C (zh) 半导体器件及其制造方法
US9263452B2 (en) Reservoir capacitor of semiconductor device
CN109494192B (zh) 半导体元件以及其制作方法
JP2004228570A (ja) 半導体装置及びその製造方法
KR100276390B1 (ko) 반도체 메모리 장치 및 그의 제조 방법
CN100405589C (zh) 半导体器件及其制造方法
US20020187606A1 (en) Interconnect line selectively isolated from an underlying contact plug
KR100809324B1 (ko) 반도체 소자 및 그 제조 방법
US6300191B1 (en) Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
KR100273987B1 (ko) 디램 장치 및 제조 방법
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
CN101064283B (zh) 半导体器件的制造方法
US7755127B2 (en) Capacitor in semiconductor device and method of manufacturing the same
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
CN110391185B (zh) 制作半导体元件的方法
KR20080092557A (ko) 반도체소자의 배선 형성방법
KR20080017633A (ko) 반도체 소자 제조방법
CN217903116U (zh) 半导体存储器件
KR100533378B1 (ko) 플러그폴리를 이용한 반도체소자의 수직 배선 형성방법
CN110391233B (zh) 半导体元件及其制作方法
KR100361515B1 (ko) 반도체장치의 콘택부 제조방법
JPH11177052A (ja) 半導体装置とその製造方法
KR100528765B1 (ko) 반도체 소자의 제조 방법
CN115188736A (zh) 半导体存储器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: 658868N.B. INC.

Free format text: FORMER OWNER: HAIRYOKSA SEMICONDUCTOR CO., LTD.

Effective date: 20120620

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120620

Address after: new brunswick

Patentee after: 658868N.B. company

Address before: Gyeonggi Do Lichuan City, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY N.B.868 INC.

Free format text: FORMER NAME: 658868N.B. INC.

CP01 Change in the name or title of a patent holder

Address after: new brunswick

Patentee after: Covenson wisdom N.B.868 company

Address before: new brunswick

Patentee before: 658868N.B. company