CN101174452A - 存储器模块和用于驱动存储器模块的方法 - Google Patents

存储器模块和用于驱动存储器模块的方法 Download PDF

Info

Publication number
CN101174452A
CN101174452A CNA2007101643766A CN200710164376A CN101174452A CN 101174452 A CN101174452 A CN 101174452A CN A2007101643766 A CNA2007101643766 A CN A2007101643766A CN 200710164376 A CN200710164376 A CN 200710164376A CN 101174452 A CN101174452 A CN 101174452A
Authority
CN
China
Prior art keywords
buffer element
contact chip
memory module
printed
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101643766A
Other languages
English (en)
Inventor
S·穆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101174452A publication Critical patent/CN101174452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种存储器模块，该存储器模块具有：电子印刷电路板，具有至少一个接触片；多个集成的存储器元件；至少一个第一和第二缓冲器元件；以及多条印制导线，并且这些印制导线设置在印刷电路板上或者设置在印刷电路板中，其中，这些印制导线包括数据线、控制线和地址线，其中，这些印制导线从接触片通至多个缓冲器元件或者通至这些缓冲器元件中的一个，并且，其中，印刷电路板在第一缓冲器元件和第二缓冲器元件之间具有接通的印制导线，这些印制导线从第一缓冲器元件通至第二缓冲器元件。

Description

存储器模块和用于驱动存储器模块的方法
技术领域
本发明涉及到存储器模块和在存储器模块上集成和控制半导体元件的领域。本发明尤其涉及到在一个或者很少的几个存储器模块上集成和控制尽可能多的半导体元件，这些存储器模块可被并行地控制和驱动。
背景技术
母板或者其它的上一级电子单元具有插槽，存储器模块可分别利用其接触片***到插槽中，接触片具有多个接触端，这些接触端设置在存储器模块的印刷电路板的主面的一侧上或者优选地设置在主面的两侧上。尤其是在两面安装有存储器元件和两面都具有接触片的存储器模块(DIMM；双列直插式存储模块)可以驱动数量特别多的存储器元件，例如像DRAM(动态随机存储器)的封装的半导体元件。例如，DRAM或者其它的易失性(还有非易失性)半导体元件能够以封装的存储器元件的形式设置在存储器模块的印刷电路板的主面上。存储器元件的芯片封装可以例如是BGA(球栅阵列)封装，这些芯片封装具有多个外部接触端(典型地多于一百个)。
存储器模块的一个可能的结构类型提出了确定用于存储器元件的数据值，也就是说不仅那些待存储到存储器元件中的数据值而且那些从存储器中读出的数据值或者待读出的数据值都通过印制导线来传输，这些印制导线将所涉及的存储器元件与接触片(也就是说与接触片的各自的接触端)连接。同时，这些存储器元件相互并联地直接连接至接触片。相反，控制信号和地址信号并不直接地由接触片传导至各自的存储器元件，而是通过一个中间连接的其它元件、一个寄存器元件来传输。因此，在这种所谓的“寄存的DIMM”中，用于控制信号和地址信号的导线线路经过连接至接触片的印制导线、经过寄存器元件、然后经过设置在印制导线下游的寄存器元件直至各个半导体元件。控制信号和地址信号也被归纳为“CA-总线”或者“CA-数据”(控制地址)；通过寄存器来缓冲这些数据，借此避免干扰，通常在高传输频率时由于高的电容值产生这些干扰，该电容值由大量的并联连接的半导体元件或者相互并联地待预加偏压的印制导线得出。
在另一结构类型中，即在所谓的全缓冲DIMM(FBD)中，待存储的和待读出的或者已读出的数据值被缓冲，也就是说，通过缓冲器元件来缓冲，该缓冲器元件用于数据值、控制信号和地址信号的缓冲和随后的传输。因此，这样的高级内存缓冲器(AMB)也分配在待写入到各自的存储器芯上的数据值；因此存储器元件不再通过各自的数据线直接地连接到接触片上。取而代之，不仅数据线而且控制线和地址线都从接触片(穿过印刷电路板)首先通向缓冲器元件。存储器元件分别通过各自的控制线、地址线和数据线连接至缓冲器元件，也就是说优选地相互并联。
在此，可在存储器模块上集成的和可以合理地控制的存储器元件的数量受到限制。一个缓冲器元件例如仅仅可以控制两个内存区(内存区列，Rank)的存储器元件。如果例如每个内存区列控制九个半导体元件，那么可以在缓冲器元件上连接最多十八个存储器元件，也就是说，在各自的存储器模块上驱动。为了驱动较高数量的半导体存储器元件，通常使用母板或者上一级电子单元的其它插槽，附加的存储器模块被***到这些插槽中。例如，四个存储器模块可以***到母板的四个插槽中，其中，在每个存储器模块上分别驱动十八个存储器元件(对应于两个内存区)。在操纵存储器模块的缓冲器元件时例如根据确定的数据协议应用产生的数据框，也就是说数据包，其中，根据数据框来识别各自的缓冲器元件进而识别各自的存取器模块，确定出哪些数据分别用于所涉及的存储器模块以及哪些不是。
但是，通常会产生对每个插槽可驱动的存储器元件的预设的最大数量的限制。
发明内容
存储器模块，其具有：电子印刷电路板，具有至少一个接触片；多个集成的存储器元件；至少一个第一和第二缓冲器元件；以及多条印制导线，并且这些印制导线设置在印刷电路板上或者设置在印刷电路板中，其中，这些印制导线包括数据线、控制线和地址线，其中，这些印制导线从接触片通至多个缓冲器元件或者通至这些缓冲器元件中的一个，并且，其中，印刷电路板在第一缓冲器元件和第二缓冲器元件之间具有接通的印制导线，这些印制导线从第一缓冲器元件通至第二缓冲器元件。
附图说明
图1和图2示出了存储器模块的第一实施例，
图3和图4示出了存储器模块的两个其它的实施例，
图5和图7还示出了存储器模块的另一实施例，
图6示出了图5和图7中的存储器模块的横截面图，
图8示出了存储器模块的两个其它的实施例，
图9和图10示出了存储器模块的另一实施例，
图11示出了存储器模块的另一实施例，
图12还示出了存储器模块的另一实施例，
图13示出了具有堆叠的存储器元件的存储器模块的改进方案，以及
图14示出了具有用于内部缓冲布线的开关单元的存储器模块的改进方案。
具体实施方式
图1示出了存储器模块1的一个实施例，其中示出了存储器模块1的印刷电路板2的第一主面A的俯视图。
在图1中，印刷电路板2具有接触片3，其带有多个接触端4。接触片3例如不仅仅设置在第一主面A上，而且也包括在第二主面B(图2)上的另一接触端。在根据图1的第一主面A上设置有多个存储器元件10，这些存储器元件例如可以是诸如DRAM的易失性存储器元件。它们尤其是封装的半导体元件，这些半导体元件例如具有球栅阵列(BGA)。
在存储器模块1的印刷电路板2上设置有两个缓冲器元件，即设置在印刷电路板2的第一主面A上的第一缓冲器元件11，以及第二缓冲器元件12，该第二缓冲器元件(根据图1和图2的实施例)设置在第二主面B上。迄今为止，在为将来的存储器模块设置的、以协议为基础并通过数据框执行的在不同的插槽上的多个存储器模块的控制以此为出发点，即每个插槽刚好连接一个存储器模块并且因此每个存储器模块刚好仅仅具有一个缓冲器元件时，存储器模块配备有两个这样的缓冲器元件，并因此可以控制较多的存储器元件，根据现在的思路，这些存储器元件不能在同一个存储器模块上同时驱动。通过该存储器模块(其可以包括两个或者也可以是多个缓冲器元件)，在印刷电路板上可以设置两个或者更多的存储器元件并驱动它们。因此，今后印刷电路板的尺寸可以变大，以容纳更多数量的半导体元件。相对较多数量的存储器元件彼此可以被同时并行地操纵。在存储器模块上，与两个缓冲器元件连接的存储器元件被这样地操纵和驱动，就好像这两个缓冲器元件被设置在分开的存储器模块上一样。同时，每个缓冲器元件11、12根据各自的数据框确定出各自所接收的数据是否用于该缓冲器元件。其余的数据从缓冲器元件继续传输，也就是说，不依赖于是否这些其余的数据是否确定用于在同一存储器模块上的第二缓冲器元件还是用于插装在其它的插槽上的任意另一存储器模块的缓冲器元件，。
在图1和图2的前侧和后侧设置的缓冲器元件11、12分别连接到多条印制导线25。各条印制导线25分别包括数据线26、控制线27和地址线28。数据线26尤其可以包括第一数据线29(用于向每个缓冲器元件11或12传输的数据值)以及第二数据线30(用于从缓冲器元件向接触片3继续传输的、读出的或者待读出的数据值)。全部的这些不同的印制导线25、26、27、28、29、30通常具有较大的件数；在图1和图2中仅仅示出了不确定的多条相应的印制导线。通过第一印制导线25a(该印制导线在第一主面A上延伸，或者至少引向该第一主面)将第一缓冲器元件11连接到接触片3。通过第二印制导线25b(图2)将第二缓冲器元件12连接到在存储器模块的背面设置的接触片3。根据图1和图2的实施例，两个缓冲器元件11、12分别处于接触片3的相同的部段3a处。这可以实现由接触片而来的两个缓冲器元件11、12在布线上的实际操作。接下来在后面将参考图14对该实施例和其它的实施例进行详细说明，在这些实施例中，通过对在缓冲器元件的内部布线，接触片的一些接触端4可以由两个缓冲器元件11、12共同使用。
在每个缓冲器元件11、12上分别连接有对应数量(例如十八个)的存储器元件10。同时，这些存储器元件10分别通过单独地通过另一印制导线35连接到各自的缓冲器元件；代替其余的印制导线，在图2中仅仅示出几条另一印制导线35。特别是，每个半导体元件10通过自己的另一印制导线35连接到各自的缓冲器元件11或12，也就是说这些半导体元件相互并联，其中其它印制导线分别包括数据线26(第一数据线29和第二数据线30)、控制线27、和地址线28。
例如，存储器元件10在每个主面A、B上以到接触片3或者到第一边缘21的两个不同的距离设置，其中接触片3沿着第一边缘21延伸。因此，在图1中示出了存储器元件10的第一行R1，该行以到第一边缘21的第一较小距离设置。此外，设置有另一半导体元件10的第二行R2，该行以到第一边缘21的第二较大距离设置。在图1中，十八个存储器元件(对应于两个内存或者内存区段)可以设置在同一个主面A上，这同样也适合于背侧的主面B(图2)。例如，在印刷电路板2的两个主面A、B上，各缓冲器元件分别设置在存储器元件10的第一行R1内。这简化了缓冲器元件11、12与接触片3的接触端的布线或者电路连接。此外，以箭头标出的第一方向x和第二方向y表示，即在图2中示出的背侧镜像地参照相对于图1的y轴示出。在一些接下来的图示中部分地选择了该图示方式。
图3示出了存储器模块的另一实施例，利用该实施例可以操纵每个模块插槽的较大数量的存储器元件。图3示出存储器模块1的一个另一实施例以及另一存储器模块50的另一实施例，存储器模块50可通过首先提到的存储器模块1驱动。存储器模块1(在图3的下方示出)除了具有接触片3之外还具有另一接触片13，另一存储器模块50的接触片23可以***到另一接触片13中。为此，以合适的方式设计存储器模块1的另一接触片13；例如可以这样地设计另一接触片13，即该另一接触片包围或者环绕另一存储器模块50的接触片23。同样，接触片23可以包围第一存储器模块1的另一接触片13。因此，在图3的上部示出的另一存储器模块50可以***到存储器模块1中并且可由其驱动。
图4示出了在图3中示出的存储器模块的背侧。存储器模块1、50的各自的第二主面B被设计得类似于第一主面A；这些图示是彼此镜像的，如可根据在图3和图4中示出的第一方向x和第二方向y看出。存储器模块1在两个主面A、B上分别具有一个各自的缓冲器元件11、12，如在图1和图2中示出的那样，该缓冲器元件通过印制导线25连接至接触片3。然而，附加地设置另一接触片13，例如在存储器模块1的两个主面A、B上。此外，附加地设置有连接线45，这些连接线从各自的缓冲器元件11、12出发通向另一接触片13。代替其余的连接线，在图3和图4仅仅示出几条连接线45。连接线的数量取决于，存储器模块1的每个主面或者每个缓冲器元件11、12上设置有多少个例如在另一存储器模块50上的存储器元件10。连接线45用于使另一存储器模块50的存储器元件10通过存储器模块1的各自的缓冲器元件11、12来驱动。因此，用于另一存储器模块50的各个存储器元件10的连接线45分别包括各自的数据线26(包括用于输入和输出的数据信号的第一数据线29和第二数据线30)、控制线27、和地址线28。
因此，在另一存储器模块50上没有设置自身的缓冲器元件。取而代之，半导体元件或者存储器元件10通过相应的印制导线55直接连接到另一存储器模块50的接触片23。同样，如在存储器模块1上的连接线45一样，印制导线55分别具有数据线26(包括第一数据线29和第二数据线30)、控制线27、和地址线28。如果另一存储器模块50是独立的，也就是说，不与具有至少一个缓冲器元件的另一存储器模块连接，那么该另一存储器模块就不能被驱动。另一存储器模块50的存储器元件10也没有通过寄存器元件连接，该寄存器元件也许连接在存储器元件10和接触片23之间。取而代之，另一存储器模块50的存储器元件10直接从存储器模块1的各自的缓冲器元件11或12接收全部的数据信号、控制信号、和地址信号。
在这里应该注意，在整个申请中，各个所谓的印制导线，尤其是数据线26、控制线27和地址线28以及其余的印制导线都可以设计为成对导线，其中，在成对导线的两条彼此互补的单导线之间的时间上变化的基准电位分别确定各自传输的数据位。同样，所有的印制导线例如数据线26(不仅第一数据线29而且还有第二数据线30)、控制线27、和地址线28分别附上各自的时钟信号线，该时钟信号线允许在时间上协调地传输各自的信号。
在图3和图4的存储器模块1上可以例如刚好连接一个另一存储器模块50。可选地，也可以连接多个顺序连接的存储器模块，例如根据图3和图4的另一存储器模块1，在该另一存储器模块旁边的存储器模块50。因此，根据图3和图4的存储器模块允许多个相同类型的或者不同类型的存储器模块彼此顺次连接并且在同一个上一级电子单元，例如母板的插槽上驱动。
图5和图7示出了存储器模块的另一个实施例。在图5中示出了该存储器模块1的第一主面A的俯视图；图7示出了同一个存储器模块1的第二主面B的俯视图。根据图5，第一缓冲器元件11和第二缓冲器元件12设置在印刷电路板2的同一个主面A上，也就是说，再次沿着接触片3的同一个或者基本上同一个部段3a设置。不过这两个缓冲器元件11、12以到接触片的两个不同的距离在方向y上垂直于接触片设置。这两个缓冲器元件可以划入到半导体元件10的第一行R1和第二行R2中。图5示出的实施例的特点在于，第二缓冲器元件12设置在第一缓冲器元件11的下游，因为用于第二缓冲器元件12的信号(例如输入信号或者输出信号)通过第一缓冲器元件11传导。当然用于第二缓冲器元件12的信号也可以通过引线传输，这些引线不引导通过第一缓冲器元件11。然而，在图5中示出的电路连接简化了布线布局，尤其是在应用数据框的以协议为基础的略图时，用于多个缓冲器元件的数据框被传导至各个缓冲器元件并且各个缓冲器元件选择和处理确定用于该缓冲器元件的数据框时，相反其余的数据框继续传导到其余的缓冲器元件。
根据图5在两个缓冲器元件11、12间中间连接有从第一缓冲器元件11通向第二缓冲器元件12印制导线40以及例如数据线26(包括用于待存储的数据值以及待读出或者已读出的数据值的第一数据线29和第二数据线30、控制线27、和地址线28)。以合适的方式选择各种印制导线的合适数量，并且在图5中简单地示出。设置有通向接触片3的印制导线25，也就是说印制导线25a、25a′，这些印制导线将第一缓冲器元件12与接触片3连接。其中，印制导线25a用于控制第一缓冲器元件11，相反，尽管另一印制导线25a′通向第一缓冲器元件11，但是这些印制导线用于驱动第二缓冲器元件12。为此，各自的导线线路穿过第一缓冲器元件11延伸，如在图5中的第一缓冲器元件11的区域中通过虚线所示出的那样。从那里开始，导线线路继续通过中间连接的印制导线40直到第二缓冲器元件12。
在每个缓冲器元件11、12上都连接有多个存储器元件10，例如具有易失性读写存储器19的半导体元件。为此设置有另一印制导线35，存储器元件10通过这些印制导线相互分别并联地连接到各自的缓冲器元件上。出于清晰性的考虑，在图5和图7中仅示出了一半的用于几个存储器元件10的另一印制导线35。在印刷电路板2的第二主面B(图7)上没有设置缓冲器元件。取而代之，在主面的同一区域(缓冲器元件在相对的前侧出于该区域中)中，在提供使用的面上具有其它的存储器元件10。例如，利用该方式可以使多个存储器元件连接到各个缓冲器元件，其中这些存储器元件对应于两个内存区或者内存区列。为此在印刷电路板2的内部设置有未示出的通孔触点，利用这些通孔触点使设置在第二主面B上的存储器元件与在前侧安装的电路连接。出于清晰性的考虑，在图5和图7中仅示出了一半的用于将几个存储器元件10与缓冲器元件电路连接的另一印制导线35。此外，在图5和图7中示出了一个实施例，在该实施例中，存储器元件的第一行R1的存储器元件10被连接到第一缓冲器元件11上，相反，第二行R2的这些存储器元件10被连接到第二缓冲器元件12上。
图6示出了沿着方向y在两个缓冲器元件11、12的高度上穿过在图5和图7中示出的存储器模块的中间的横截面图。因此，图6示意性地示出导线线路，第二缓冲器元件12通过这些导线线路由接触片3控制。如从图6中可以看到，导线线路通过印制导线25a′直到第一缓冲器元件11并穿过该缓冲器元件11。导线线路从那里开始继续穿过中间连接的印制导线40延伸至第二缓冲器元件12。通过这种方式，不仅第二缓冲器元件12的输出信号AS而且输入信号ES都可以穿过第一缓冲器元件传导(或者选择性地传导几个被传输的信号)。由此，可以减少接触触点4的数量，这些接触触点在用于驱动两个缓冲器元件和连接在缓冲器元件下游的存储器元件的接触片3中是必要的。
图8示出了存储器模块的另一个实施例，该存储器模块由图5和图7的实施例演变过来，即再次设置有两个彼此连接的存储器模块1、100，其中，第一存储器模块1利用其第一接触片3可直接***到上一级电子单元的插槽1中，并且连接在下游的存储器模块100本身可(在需要时或者持续地)***到第一存储器模块1的另一接触片13中。利用该方式，在连接在下游的存储器模块100上设置的缓冲器元件12连同连接在其下游的存储器元件10一起可通过导线线路来驱动，其中这些导线线路越过存储器模块1并且尤其越过该存储器模块的第一和唯一的缓冲器元件11。
在存储器模块1处设置有连接线45，这些连接线通向存储器模块1的印刷电路板2的接触片13。通过这些连接线5，一个或者多个连接在下游的存储器模块可以由该存储器模块的插槽来驱动，其中，这些连接线可以例如也包括数据线26；29、30、控制线27和地址线28(以及还有几条时钟信号线)。在图8的两个存储器模块1、100上，各个存储器元件通过另一印制导线35连接到各自的缓冲器元件11、12上，其中，这些另一印制导线还包括数据线、控制线和地址线。另一接触片13可以如图3和图4所描述的那样与接触片23连接。
在图8中示出的存储器模块1、100的第二主面没有被示出。然而在各个存储器模块1、100的第二主面上没有设置另一缓冲器元件。取而代之，在两个存储器模块1、100的第二主面分别设置有多个另一存储器元件10，其中，共同设置在两个主面A、B上的存储器元件10可分别通过各自的存储器模块1或100的缓冲器元件11或12来控制。然而，在图8的连接在下游的存储器模块100中，存储器元件10不与接触片23连接，而是与缓冲器元件12连接，而该缓冲器元件本身又通过印制导线25与接触片23电路连接。尤其是，数据信号仅仅通过缓冲器元件12在存储器元件和接触片23之间传输，如在其余的存储器模块中也是这样。
图9和图10示出了存储器模块60的另一实施例。在图9中示出了存储器模块60的印刷电路板2的第一主面A。根据图9，两个缓冲器元件11、12并排地设置在相同的主面A上，也就是说沿着接触片3的两个不同的部段3a、3b设置。相应地设置有印制导线25，通过这些印制导线，缓冲器元件11、12与接触片3连接，其中，第一印制导线25a在接触片和第一缓冲器元件11之间延伸并且第二印制导线25b在接触片3和第二缓冲器元件12之间延伸。附加地，在两个缓冲器元件11、12之间设置有中间连接的印制导线40，这些印制导线例如可以包括数据线26；29、30，控制线27和地址线28。可选地，在两个缓冲器元件仅需要设置一些这种类型的导线(作为中间连接的印制导线40)和/或在各个缓冲器元件和接触片之间仅需要设置一些这种类型的导线(作为第一和/或第二印制导线25a、25b)。连接到缓冲器元件11、12的印制导线25a、40、25b的数量和种类可以这样的获得，即例如在接触片和第一缓冲器元件之间，各自的信号(例如待存储的数据值、控制命令和/或地址命令)仅仅在从接触片到第一缓冲器元件11的方向上传输，相反，第二印制导线25b仅仅在从第二缓冲器元件12到接触片3的方向上传输信号(例如待读出的数据值)。此外，可以提出，中间连接的印制导线40仅仅起到从第一缓冲器元件11到第二缓冲器元件12的信号传输的作用。通过该种配置(在该配置中，全部的数据框从接触片出发经过第一印制导线25a、第一缓冲器元件11、中间连接的印制导线40、第二缓冲器元件12、以及第二印制导线25b再次返回到接触片3的其它的接触端)，可以节省接触端。尤其可以取消用于第一缓冲器元件11的输出信号的接触端以及用于第二缓冲器元件12的输入信号的接触端。取而代之，第一缓冲器元件11的输出信号AS可以通过中间连接的印制导线40、第二缓冲器元件12并且随后通过第二印制导线25b向接触片3传输。此外，用于的第二缓冲器元件12的输入信号ES从接触片出发经过第一印制导线25a、第一缓冲器元件11和中间连接的印制导线40传输到第二缓冲器元件12。
例如，两个缓冲器元件中的每一个都控制设置在印刷电路板2上的一半数量的存储器元件10。同时，根据图10在印刷电路板2的第二主面B上设置的存储器元件10也由安装在前侧的缓冲器元件11、12控制。为此，举例性地在图10的左边一半中示出了在第二缓冲器元件12的接触端和各自在背侧设置的存储器元件10之间的简化的印制导线的走向。出于清晰性的原因而放弃了对印制导线的走向的详细描述。根据图10的图示相对于印刷电路板2的中心镜像与图9的图示，如根据各自通过箭头方向示出的方向x和y可看出。可以这样地获得半导体元件10与各自的缓冲器元件的对应关系，即例如第一缓冲器元件11控制在印刷电路板的一个半侧中设置的半导体元件(也就是说例如图9的左侧和图10的右侧)并且第二缓冲器元件12控制其余的半导体元件。存储器元件又可以在两个行中以到第一边缘21不同的距离设置。当然，也可以考虑存储器元件在印刷电路板2的主面上的任意的其它布置和分布。此外，全部的存储器元件(如所有在该申请的所有实施例中的)可以堆叠地放置，其中，最下面的存储器元件直接安装在印刷电路板2上或者贴近印刷电路板安装并且承载一个或者也可以是多个(例如三个)其它的存储器元件。在图9和图10中示出的缓冲器元件和存储器元件的布置仅仅是举例性的；同样也可以考虑两个缓冲器元件在第一主面A内的任意其它布置。
图11示出了另一实施例，在该实施例中，来自图9和图10的存储器模块的半导体元件被分成两个独立的存储器模块。在图11的上部示出了不能独立驱动的另一存储器模块50，该存储器模块与来自图3和图4的上方的存储器模块相似都可以通过另一存储器模块1的缓冲器元件驱动，也就是说通过来自图11的下部的存储器模块1的两个缓冲器元件驱动11、12。为此，存储器模块1具有另一接触片13，该接触片设置在例如与第一边缘21进而与第一接触片3相对的第二边缘22处。另一存储器模块50具有一个接触片23，其可与存储器模块1的另一接触片13机械和电地连接。连接线45从缓冲器元件11、12引出通向另一接触片13，这些连接线不仅包括数据线而且还包括控制线和地址线。这些连接线用于直接控制和驱动另一存储器模块50的存储器元件10。因此在存储器模块1上仅仅需要在第一行R1中设置存储器模块10；具有附加的存储器元件10的另一存储器模块50可以在需要时连接或者***到存储器模块1中。同样，该存储器模块也可以持久地保留在存储器模块1处。
图12中示出了存储器模块60的另一实施例。替代第二缓冲器元件，该存储器模块60具有一对寄存器模块70，这对寄存器模块与存储器模60的缓冲器元件50电路连接。在根据图12的实施例中，用于可能控制半导体元件10的印制导线在缓冲器元件15和各自的寄存器元件70之间分开。缓冲器元件50例如在印刷电路板2的中间靠近接触片3设置并且具有第一印制导线56，该第一印制导线使缓冲器元件与接触片3的接触端4电路连接。在此，第一印制导线56也包括数据线26、29、30、控制线27、和地址线28，从而使全部用于存储器元件10的或者有其接收的信号通过缓冲器元件15传输。在缓冲器元件15和寄存器元件70之间设置有第二印制电路57，该第二印制电路包括控制线27和地址线28。在此，CA(控制地址)总线也从缓冲器元件15出发经过寄存器元件70引导，例如，设置有至少两个寄存器元件70，从而使存储器模块可以控制较大数量的存储器元件10。同时，存储器元件10通过第四印制导线59、数据线26也就是用于待存储的数据的第一数据线29和用于待读出的或已经读出的数据的数据线30直接连接到缓冲器元件15上。然而，存储器元件10通过第三印制导线58获得控制信号和地址信号，该第三印制导线从寄存器元件70直接通向各个存储器元件。第三印制导线59包括控制线27和地址线28。
因此，从接触片出发，通过第一印制导线56、缓冲器元件15和第四印制导线59将数据信号传输给存储器元件10，相反，通过第一印制导线56、缓冲器元件50、第二印制导线57、寄存器元件70、和第三印制导线58将控制信号和地址信号传输给存储器元件。此外，设置有至少两个寄存器元件，其中第一寄存器元件71向第一个组I半导体元件或者存储器元件10提供控制控制信号和地址信号，相反，第二寄存器元件72向第二组II存储器元件提供信号。通过将多个寄存器元件70；71、72与缓冲器元件连接，可以利用唯一的缓冲器元件15常规地控制较大数量的存储器元件10，因为向各自的存储器元件10分支的控制线和地址线的电容性负荷最大程度地由寄存器元件70、72承担，并且此外分配到多个寄存器元件71、72上。因此，从缓冲器元件15出发仅仅需要通过通向各自的存储器元件10的相应的数据线26；29、30来传输数据信号，或者由其接收。
在图12中仅仅未示出存储器模块60的前侧。然而，在背侧，即第二主面B上不存在缓冲器元件或者寄存器元件。因此可以应用第二主面B，以便在那里设置附加的存储器元件10。例如，利用该方式可以在唯一的存储器模块60上设置四个内存区或者内存区列的存取器芯片。同时每个寄存器元件71或者72将控制信号和地址信号传输至两个内存区的存取器芯片，也就是说，传输至存取器芯片10的各自的组I、II。
图13示出了存取器模块的另一实施例，其中仅仅示出了印刷电路板2的一部分。根据改进方案，存储器元件10以存储器元件10的堆栈的形式设置，其中，一个存储器元件10直接安装到印刷电路板2上并且承载至少一个另一存储器元件10。根据图3，可以例如重叠地堆叠至少三个存储器元件10并且设置在各个主面A的同一个表面区域上。
图14示出了关于其输入端和输出端的内部缓冲电路连接的改进方案。该改进方案可与图示中、权利要求和说明书中所述的全部实施例结合。该改进方案尤其在这些实施例中是可能的，在这些实施例中，两个缓冲器元件11、12靠近地一同安装在印刷电路板上。此外，例如当两个缓冲器元件在印刷电路板的相对的主面上沿着接触片的基本上相同的部段设置时，对于应用将两个缓冲器元件与相同的或者部分地相同的印刷电路板的接触片的连接是有利的。然而，因为缓冲器元件以优选的方式彼此结构相同并且设置在相对的主面上，因此一个缓冲器元件的输入端通常被设置在另一个缓冲器元件的输出端附近，这使节省空间的电路连接变得困难。然而，根据本改进方案，缓冲器内部可以将用于存储器元件的外部接触端或者其芯片封装的引线在芯片内部布线，其中该绕开布线或者蜿蜒的布线被可逆地并且依赖于例如像电位或者可预设电压V的参数来实施。在此，根据图14设置有开关装置5，该开关装置与存储器元件10的输入端6和输出端7电路连接。此外，输入信号线8和输出信号线9从开关装置5引出通向存储器元件，例如通向存储器元件10的易失性读写存储器19。输入端6和输出端7例如是BGA封装的外部接触端。然而，在常规的存储器元件中提出输入端6与输入信号线8固定地不可改变地电路连接；对于输出信号线9与输出端7的电路连接是同样适合的。即使在这里提出的改进的存储器元件中，这样的对应关系也是可调节的；如开关件5的内部通过虚线描绘的连接线示出，这些连接线在图14中垂直地延伸。然而，该电路连接是可变的；可选地，开关件5可以这样地接通，即点划线(在图14中对角线地延伸)替代虚线将其他的端子与各自的信号线连接起来。利用这种方式使输入端6与输出信号线9连接并且使输出端7与输入信号线8连接。由此而交换了输入端和输出端的功能。利用这种方式，例如第二缓冲器元件12可以背侧地相对于第一缓冲器元件11设置在印刷电路板的相对的主面上，并且尽管如此还像第一缓冲器元件11那样(至少部分地)连接到接触片的同一个接触端上。即使在两个缓冲器元件并排地设置在同一主面上，而且在例如相同的指向上设置时，也可以实现在缓冲器元件中的一个处的输入端和输出端的交换，即至少在两个缓冲器元件之间的中间可以应用从接触片到两个缓冲器元件的端子的相同的线路。
由此来区别在此描述的存储器元件的驱动和常规的存储器元件的驱动，即为存储器元件10传输的信号通过两个缓冲器元件中的一个来传导。因此，例如根据图1，第一缓冲器元件11在接触片3和在第一主面A上设置的存储器元件10之间中间连接，与此相反，在第二主面B上，第二缓冲器元件12在那里设置的存储器元件10和接触片3之间中间连接。例如，尤其通过缓冲器元件来传输数据信号DQ，例如利用数据线26或者29和30。从各个缓冲器元件11、12出发，信号通过另一线路35传输至每个单独的存储器元件或者由这些存储器元件传回。即使在其它的实施例中，例如同样根据图12，例如数据值通过缓冲器元件15和第四印制导线59传输。可以附加地提出，即控制信号CS和地址信号AS也通过缓冲器元件传输或者通过两个设置的缓冲器元件中的一个缓冲器元件来传输。因此，另一印制导线35在图1和图2中同样包括如地址线28一样的控制线27。在接触片和各个缓冲器元件11、12、15之间也设置有相应的导线。除了缓冲器元件50之外，在控制信号和地址信号到达各个存储器元件10之间，这些信号也能够可选地通过各个寄存器元件70来传导。
此外，可以提出，即如图9所示，用于第二缓冲器元件12的输入信号以及第一缓冲器元件11的输出信号通过在两个缓冲器元件11、12之间中间连接的印制导线40来传输。该输入信号ES或者输出信号AS可以再次包括数据信号DQ、控制信号CS和/或地址信号AS。同样，如在图5中所示的那样，第二缓冲器元件12的全部的输入信号ES和输出信号AS也附加地通过第一缓冲器元件11传导。最后，可以提出，即这些信号从一个或者两个缓冲器元件出发继续传导至存储器模块的另一接触片，从而通过同一个缓冲器元件来控制和驱动一个或者多个连接在下游的存储器模块。本领域技术人员可应用知识和能力得出其它的实施例。
参考标号
1  存储器模块
2  印刷电路板
3  接触片
3a、3b接触片的部段
4  接触端
5  开关装置
6  输入端
7  输出端
8  输入信号线
9  输出信号线
10 存储器元件
11 第一缓冲器元件
12 第二缓冲器元件
13 另一接触片
15 缓冲器元件
19 易失性读写存储器
21 第一边缘
22 第二边缘
23 接触片
25 印制导线
25a；25a′第一印制导线
25b 第二印制导线
26 数据线
27 控制线
28 地址线
29 第一数据线
30 第二数据线
35 另一印制导线
40 中间连接的印制导线
50 另一存储器模块
55 印制导线
56 第一印制导线
57 第二印制导线
58 第三印制导线
59 第四印制导线
60 存储器模块
70 寄存器模块
71 第一寄存器模块
72  第二寄存器模块
100 连接在下游的存储器模块
a、b 距离
A、B 主面
AS 输出信号
ES 输入信号
I  第一组
II 第二组
R1 第一行
R2 第二行
RD待读出数据
WD待写入数据
x  第一方向
y  第二方向

Claims (25)

1.一种存储器模块(1)，具有：
-带有至少一个接触片(3)的电子印刷电路板(2)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和一个第二缓冲器元件(12)，和
-多条印制导线(25)，所述印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，
-其中，所述印制导线(25)包括数据线(26)、控制线(27)和地址线(28)，
-其中，所述印制导线(25)从所述接触片(3)通至多个所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，并且
-其中，所述印刷电路板(2)具有多条在所述第一缓冲器元件(11)和所述第二缓冲器元件(12)之间中间连接的印制导线(40)，所述中间连接的印制导线从所述第一缓冲器元件(11)通至所述第二缓冲器元件(12)。
2.根据权利要求1所述的存储器模块，其特征在于，所述缓冲器元件(11；12)通过这种方式电路连接，即所述第一缓冲器元件(11)的输出信号(AS)通过所述中间连接的印制导线(40)、通过所述第二缓冲器元件(12)以及通过第二印制导线(25b)传输到接触片(3)上，并且所述第二缓冲器元件(12)通过第一印制导线(25a)、通过所述第一缓冲器元件(11)以及通过所述中间连接的印制导线(40)接收从所述接触片(3)传输的输入信号(ES)。
3.根据权利要求1或2所述的存储器模块，其特征在于，所述缓冲器元件(11、12)以这种方式电路连接，即不仅用于所述第二缓冲器元件(12)的所述输入信号(ES)而且所述第二缓冲器元件(12)的输出信号(AS)都通过所述第一缓冲器元件(11)和所述中间连接的印制导线(40)传导。
4.根据权利要求1至3中任一项所述的存储器模块，其特征在于，所述多条印制导线(25)包括所述第一印制导线(25a)和所述第二印制导线(25b)，其中，所述第一印制导线将所述第一缓冲器元件(11)与所述接触片(3)连接，并且所述第二印制导线将所述第二缓冲器元件(12)与所述接触片(3)连接。
5.根据权利要求4所述的存储器模块，其特征在于，所述第一印制导线(25a)和所述第二印制导线(25b)各包括所述数据线(26)、所述控制线(27)、和所述地址线(28)，各个所述缓冲器元件(11；12)通过这些印制导线连接到所述接触片(3)。
6.根据权利要求4或5所述的存储器模块，其特征在于，所述第二缓冲器元件(12)仅仅通过导线线路与所述接触片(3)连接，所述导线线路则通过所述第一印制导线(25a)、所述第一缓冲器元件(11)和所述中间连接的印制导线(40)引导。
7.根据权利要求1到6中任一项所述的存储器模块，其特征在于，两个所述缓冲器元件(11、12)沿着所述接触片(3)的两个不同的部段(3a、3b)设置在所述印刷电路板(2)的同一主面(A)上。
8.根据权利要求7所述的存储器模块，其特征在于，所述第一缓冲器元件(11)和所述第二缓冲器元件(12)沿着所述接触片(3)的同一部段(3a)设置在所述印刷电路板的同一主面上并且具有到所述接触片(3)的不同大小的距离。
9.一种存储器模块(1)，具有：
-带有至少一个接触片(3)的电子印刷电路板(2)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和一个第二缓冲器元件(12)，和
-多条印制导线(25)，所述印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，
-其中，所述印制导线(25)包括数据线(26)、控制线(27)和地址线(28)，
-其中，所述印制导线(25)从所述接触片(3)通至所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，
-其中，所述存储器模块(1)具有另一接触片(13)，所述另一接触片被设置在所述印刷电路板(2)的第二边缘(22)处，并且
-其中，所述存储器模块(1)具有多条连接线(45)，所述连接线从两个所述缓冲器元件(11、12)中的至少一个出发通至所述另一接触片(13)。
10.根据权利要求9所述的存储器模块，其特征在于，所述连接线(45)包括数据线(26)、控制线(27)、和地址线(28)。
11.根据权利要求9或10所述的存储器模块，其特征在于，所述另一接触片(13)以这种方式设计，即至少一个不具有自身的缓冲器元件的另一存储器模块(50)可以连接到所述另一接触片(13)并且可通过所述存储器模块(1)的所述另一接触片(13)驱动。
12.一种存储器模块(1)，具有：
-带有至少一个接触片(3)的电子印刷电路板(2)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和一个第二缓冲器元件(12)，和
-多条印制导线(25)，所述印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，
-其中，所述印制导线(25)包括数据线(26)、控制线(27)、和地址线(28)，
-其中，所述印制导线(25)从所述接触片(3)通至所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，并且
-其中，两个所述缓冲器元件(11、12)中的至少一个具有开关装置(5)，通过所述开关装置可以改变所述缓冲器元件(11、12)的外部接触端(6、7)的对应关系。
13.根据权利要求12所述的存储器模块，其特征在于，这样地构造所述缓冲器元件(11、12)中的至少一个的所述开关装置(5)，即所述开关装置以这样的方式根据预设的参数，尤其是根据施加的电压(V)来改变从所述缓冲器元件(11；12)的输入端(6)到内部缓冲的输入信号线(8)以及改变从所述缓冲器元件(11；12)的输出端(7)到内部缓冲的输出信号线(9)的对应关系，即所述输出信号线(9)与所述输入端(6)连接并且所述输入信号线(8)与所述输出端(7)连接。
14.根据权利要求12或13所述的存储器模块，其特征在于，所述第一缓冲器元件(11)和所述第二缓冲器元件(12)设置在所述印刷电路板(2)的相对的主面上。
15.根据权利要求12到14中任一项所述的存储器模块，其特征在于，所述第一缓冲器元件(11)和所述第二缓冲器元件(12)沿着所述接触片(3)的同一部段(3a)设置。
16.根据权利要求12到15中任一项所述的存储器模块，其特征在于，所述接触片(3)在所述印刷电路板(2)的两个主面(A、B)上各具有多个接触端(4)。
17.一种存储器模块(60)，具有：
-带有至少一个接触片(3)的电子印刷电路板(2)，
-多个存储器元件(10)，
-缓冲器元件(15)，
-第一印制导线(56)，所述第一印制导线将所述缓冲器元件(15)与所述接触片(3)连接，
-两个寄存器元件(70)，
-第二印制导线(57)，所述第二印制导线将所述两个寄存器元件(70)中的一个与所述缓冲器元件(15)连接，
-第三印制导线(58)，所述第三印制导线将所述存储器元件(10)与所述两个寄存器元件(70)中的一个连接，
-第四印制导线(59)，所述第四印制导线将所述存储器元件(10)与所述缓冲器元件(15)连接。
18.一种用于驱动存储器模块(1；60)的方法，所述存储器模块具有：
-电子印刷电路板(2)，所述印刷电路板具有接触片(3)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和第二缓冲器元件(12)，和
-多条印制导线(55；56)，所述印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，
其中，所述印制导线(55；56)包括数据线(26；29，30)、控制线(27)和地址线(28)，并且其中，所述印制导线从所述接触片通至所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，
其中，通过信号来访问所述存储器模块的所述存储器元件(10)，所述信号通过两个所述缓冲器元件(11、12)中的至少一个来传输，并且，
其中，在所述接触片和所述存储器元件(10)之间通信的全部信号(DQ、CS、AS)通过两个所述缓冲器元件(11、12)中的至少一个来传输。
19.根据权利要求18所述的方法，其特征在于，所述第二缓冲器元件(12)以这种方式连接在第一缓冲器元件(1)的下游，即需通过所述第二缓冲器元件(12)传输的信号附加地通过所述第一缓冲器元件(11)传输。
20.根据权利要求18或19所述的方法，其特征在于，在所述接触片(3)与所述第二缓冲器元件(12)之间传输的全部输出信号(AS)和输入信号(ES)通过在所述接触片和所述第二缓冲器元件之间中间连接的所述第一缓冲器元件(11)传输。
21.根据权利要求18到20中的任一项所述的方法，其特征在于，所述第一缓冲器元件(11)的输出信号(AS)通过所述第二缓冲器元件(12)传输至所述接触片(3)，并且用于所述第二缓冲器元件(12)的所述输入信号(ES)从所述接触片(3)出发通过所述第一缓冲器元件(11)继续传输至所述第二缓冲器元件(12)。
22.一种用于驱动存储器模块(1；60)的方法，所述存储器模块具有：
-电子印刷电路板(2)，所述电子印刷电路板具有接触片(3)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和一个第二缓冲器元件(12)，和
-多条印制导线(55；56)，所述多条印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，其中，所述印制导线(55；56)包括数据线(26；29，30)、控制线(27)和地址线(28)，并且其中，所述印制导线从所述接触片通至所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，
其中，通过信号来访问所述存储器模块的所述存储器元件(10)，所述信号通过两个所述缓冲器元件(11、12)中的至少一个来传输，并且，
其中，所述信号从两个所述缓冲器元件(11、12)中的至少一个出发继续传输至存储器模块(1；60)的另一接触片(13)。
23.根据权利要求22所述的方法，其特征在于，至少一个另一存储器模块(50；100)被连接到所述另一接触片(13)，并且通过所述另一接触片(13)访问所述另一存储器模块(50；100)的存储器元件(10)。
24.一种用于驱动存储器模块(1；60)的方法，所述存储器模块具有：
-电子印刷电路板(2)，所述电子印刷电路板具有接触片(3)，
-多个集成的存储器元件(10)，
-至少一个第一缓冲器元件(11)和一个第二缓冲器元件(12)，和
-多条印制导线(55；56)，所述印制导线由所述接触片(3)出发并且设置在所述印刷电路板(2)上或者设置在所述印刷电路板中，其中，所述印制导线(55；56)包括数据线(26；29，30)、控制线(27)和地址线(28)，并且其中，所述印制导线从所述接触片通至所述缓冲器元件(11、12)或者通至所述缓冲器元件(11；12)中的一个，
其中，通过信号来访问所述存储器模块的所述存储器元件(10)，所述信号通过两个所述缓冲器元件(11、12)中的至少一个来传输，并且，
其中在两个所述缓冲器元件(11、12)的一个中，所述缓冲器元件(11、12)的输入端(6)和输出端(7)与内部缓冲的输入信号线(8)和输出信号线(9)的电路连接以这种方式预设，即所述输入端(6)与所述输出信号线(9)连接并且所述输出端(7)与所述输入信号线(8)连接。
25.根据权利要求24所述的方法，其特征在于，所述输入端(6)和输出端(7)与所述输入信号线(8)和输出信号线(9)的电路连接根据施加的电压(V)通过开关装置(5)来预设。
CNA2007101643766A 2006-10-31 2007-10-30 存储器模块和用于驱动存储器模块的方法 Pending CN101174452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006051514A DE102006051514B4 (de) 2006-10-31 2006-10-31 Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102006051514.5 2006-10-31

Publications (1)

Publication Number Publication Date
CN101174452A true CN101174452A (zh) 2008-05-07

Family

ID=39264726

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101643766A Pending CN101174452A (zh) 2006-10-31 2007-10-30 存储器模块和用于驱动存储器模块的方法

Country Status (3)

Country Link
US (1) US8199521B2 (zh)
CN (1) CN101174452A (zh)
DE (1) DE102006051514B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
DE102007044200A1 (de) * 2007-09-17 2009-03-19 Qimonda Ag Advanced Memory-Buffer-Chips aufweisendes Speichermodul, Speichervorrichtung und elektronisches Gerät
US8516185B2 (en) * 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
JP5473317B2 (ja) 2008-12-24 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル メモリモジュールおよびそのレイアウト方法
US8503211B2 (en) * 2009-05-22 2013-08-06 Mosaid Technologies Incorporated Configurable module and memory subsystem
JP2010282511A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール及びこれを備えるメモリシステム
JP2011090441A (ja) * 2009-10-21 2011-05-06 Elpida Memory Inc メモリモジュール
JP6006920B2 (ja) * 2011-07-04 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体モジュール及びモジュール基板
JP2013114415A (ja) * 2011-11-28 2013-06-10 Elpida Memory Inc メモリモジュール
US9082464B2 (en) * 2012-02-14 2015-07-14 Samsung Electronics Co., Ltd. Memory module for high-speed operations
US8559183B1 (en) * 2013-01-02 2013-10-15 iJet Technologies, Inc. Method to use empty slots in onboard aircraft servers and communication devices to install non-proprietary servers and communications interfaces
KR20220059983A (ko) * 2020-11-02 2022-05-11 삼성전자주식회사 메모리 패키지, 메모리 패키지를 포함하는 스토리지 장치, 그리고 스토리지 장치의 동작 방법

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339793A (en) * 1976-12-27 1982-07-13 International Business Machines Corporation Function integrated, shared ALU processor apparatus and method
DE2948159C2 (de) * 1979-11-29 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
US4563736A (en) * 1983-06-29 1986-01-07 Honeywell Information Systems Inc. Memory architecture for facilitating optimum replaceable unit (ORU) detection and diagnosis
US5166903A (en) * 1988-10-25 1992-11-24 International Business Machines Corporation Memory organization with arrays having an alternate data port facility
US5475818A (en) * 1992-03-18 1995-12-12 Aeg Transportation Systems, Inc. Communications controller central processing unit board
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
IN188196B (zh) * 1995-05-15 2002-08-31 Silicon Graphics Inc
JPH09282900A (ja) * 1996-04-11 1997-10-31 Oki Electric Ind Co Ltd メモリモジュール
US6286062B1 (en) * 1997-07-01 2001-09-04 Micron Technology, Inc. Pipelined packet-oriented memory system having a unidirectional command and address bus and a bidirectional data bus
US6349051B1 (en) * 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6683372B1 (en) * 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
US7017002B2 (en) * 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
KR100335504B1 (ko) * 2000-06-30 2002-05-09 윤종용 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈
US6763437B1 (en) * 2000-09-07 2004-07-13 Maxtor Corporation Control system, storage device and method for controlling access to a shared memory using a bus control or handshaking protocol
US6449213B1 (en) * 2000-09-18 2002-09-10 Intel Corporation Memory interface having source-synchronous command/address signaling
US6493250B2 (en) * 2000-12-28 2002-12-10 Intel Corporation Multi-tier point-to-point buffered memory interface
US6714433B2 (en) * 2001-06-15 2004-03-30 Sun Microsystems, Inc. Memory module with equal driver loading
JP2003059297A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
US6639820B1 (en) * 2002-06-27 2003-10-28 Intel Corporation Memory buffer arrangement
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
WO2004017083A1 (en) * 2002-08-14 2004-02-26 Koninklijke Philips Electronics N.V. Module, electronic device and evaluation tool
US7020815B2 (en) * 2002-08-29 2006-03-28 Micron Technology, Inc. Memory technology test apparatus
DE10245713B4 (de) * 2002-10-01 2004-10-28 Infineon Technologies Ag Testsystem und Verfahren zum Testen von Speicherschaltungen
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
US6930904B2 (en) * 2002-11-22 2005-08-16 Sun Microsystems, Inc. Circuit topology for high-speed memory access
KR100520219B1 (ko) * 2003-01-03 2005-10-11 삼성전자주식회사 고주파수 동작에 적합한 메모리 모듈장치
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US6947304B1 (en) * 2003-05-12 2005-09-20 Pericon Semiconductor Corp. DDR memory modules with input buffers driving split traces with trace-impedance matching at trace junctions
US7165153B2 (en) * 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US8171331B2 (en) * 2003-06-04 2012-05-01 Intel Corporation Memory channel having deskew separate from redrive
DE10330812B4 (de) * 2003-07-08 2006-07-06 Infineon Technologies Ag Halbleiterspeichermodul
KR100585099B1 (ko) 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.
DE102004039806B4 (de) 2003-08-13 2009-05-07 Samsung Electronics Co., Ltd., Suwon Speichermodul
JP4741226B2 (ja) * 2003-12-25 2011-08-03 株式会社日立製作所 半導体メモリモジュール、およびメモリシステム
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7788451B2 (en) * 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
KR100624576B1 (ko) * 2004-06-11 2006-09-19 삼성전자주식회사 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
US7383399B2 (en) * 2004-06-30 2008-06-03 Intel Corporation Method and apparatus for memory compression
US7224595B2 (en) 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7542322B2 (en) * 2004-09-30 2009-06-02 Intel Corporation Buffered continuous multi-drop clock ring
US7212424B2 (en) * 2005-03-21 2007-05-01 Hewlett-Packard Development Company, L.P. Double-high DIMM with dual registers and related methods
KR100588599B1 (ko) * 2005-05-03 2006-06-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US20060282599A1 (en) * 2005-06-10 2006-12-14 Yung-Cheng Chiu SLI adaptor card and method for mounting the same to motherboard
US7609567B2 (en) * 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
DE102005032061B4 (de) * 2005-07-08 2009-07-30 Qimonda Ag Speichermodul, und Speichermodul-System
JP4785465B2 (ja) * 2005-08-24 2011-10-05 ルネサスエレクトロニクス株式会社 インタフェース回路及び半導体装置
JP5242397B2 (ja) * 2005-09-02 2013-07-24 メタラム インコーポレイテッド Ｄｒａｍをスタックする方法及び装置
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US20070079057A1 (en) * 2005-09-30 2007-04-05 Hermann Ruckerbauer Semiconductor memory system and memory module
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
KR100746228B1 (ko) * 2006-01-25 2007-08-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 장치
US20070195505A1 (en) * 2006-02-21 2007-08-23 Dominique Savignac Memory module device
US7379361B2 (en) * 2006-07-24 2008-05-27 Kingston Technology Corp. Fully-buffered memory-module with redundant memory buffer in serializing advanced-memory buffer (AMB) for repairing DRAM
US7487428B2 (en) * 2006-07-24 2009-02-03 Kingston Technology Corp. Fully-buffered memory-module with error-correction code (ECC) controller in serializing advanced-memory buffer (AMB) that is transparent to motherboard memory controller
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus

Also Published As

Publication number Publication date
US8199521B2 (en) 2012-06-12
DE102006051514B4 (de) 2010-01-21
DE102006051514A1 (de) 2008-05-08
US20080101105A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
CN101174452A (zh) 存储器模块和用于驱动存储器模块的方法
US8243488B2 (en) Memory module and layout method therefor
US6438014B2 (en) High speed access compatible memory module
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
CN101626016B (zh) 半导体器件
US9318156B2 (en) Multi-chip packaged flash memory/support application specific integrated circuit for flash dual inline memory modules
US8363444B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US11947474B2 (en) Multi-mode memory module and memory component
US20110194365A1 (en) Bridge device architecture for connecting discrete memory devices to a system
US8064236B2 (en) Memory module, method for using same and memory system
US20010022739A1 (en) Memory system
US7112884B2 (en) Integrated circuit having memory disposed thereon and method of making thereof
US20060294335A1 (en) Memory device identification
KR20120062714A (ko) 메모리 모듈 상의 분배된 바이트-와이즈 버퍼들을 이용하는 시스템 및 방법
US7869243B2 (en) Memory module
CN102859598A (zh) 平衡式裸片上终结
KR101598829B1 (ko) 개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템
US6856164B2 (en) Semiconductor integrated circuit having on-chip termination
CN101996970B (zh) 集成电路装置及电子设备
US7405993B2 (en) Control component for controlling a semiconductor memory component in a semiconductor memory module
CN104425420A (zh) 半导体芯片、包括其的半导体芯片封装体和半导体***
US20070194446A1 (en) Memory module comprising an electronic printed circuit board and a plurality of semiconductor components and method
KR101131919B1 (ko) 메모리 시스템 및 이 시스템의 신호 송수신 방법
US20190088651A1 (en) Memories and methods to provide configuration information to controllers
US20070103957A1 (en) Data transfer in a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080507