CN101162648B - 叠层电容器及其制造方法 - Google Patents

叠层电容器及其制造方法 Download PDF

Info

Publication number
CN101162648B
CN101162648B CN2007101806424A CN200710180642A CN101162648B CN 101162648 B CN101162648 B CN 101162648B CN 2007101806424 A CN2007101806424 A CN 2007101806424A CN 200710180642 A CN200710180642 A CN 200710180642A CN 101162648 B CN101162648 B CN 101162648B
Authority
CN
China
Prior art keywords
layer
conductor layer
stacked
terminal electrode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101806424A
Other languages
English (en)
Other versions
CN101162648A (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101162648A publication Critical patent/CN101162648A/zh
Application granted granted Critical
Publication of CN101162648B publication Critical patent/CN101162648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

叠层电容器(10)设有：层叠多个电介质层(12a)而形成的电介质基体(12)；在电介质基体(12)中隔着电介质层(12a)层叠第一内层用导体层(21)和第二内层用导体层(22)而形成的内层部(17)；在电介质基体(12)中，邻接于层叠方向Z上的内层部(17)两端面的至少一面隔着电介质层(12a)层叠第一外层用导体层(23)和第二外层用导体层(25)而形成的外层部(19a、19b)；至少形成在电介质基体(12)的侧面内与层叠方向Z平行的第一侧面(12A)上的第一端子电极(31)；至少形成在与第一侧面(12A)相对的第二侧面(12B)上的第二端子电极(32)。设有使与该电介质层(12a)邻接的一对上述第一外层用导体层(23)或一对上述第二外层用导体层(25)之间在层叠方向Z上相连接的多个针孔导体部(20)。

Description

叠层电容器及其制造方法
技术领域
本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是涉及作为去耦电容器器等所使用的叠层电容器。
背景技术
近年，在供给LSI等的集成电路用的电源中，由于越来越向低电压化发展，负荷电流在不断增大。
因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许值内变得非常困难。因此，如图2所示，就在电源102上连接被称为去耦电容器器的例如双端子结构的层叠陶瓷电容器器100。而且，在负荷电流瞬态变动时，从该层叠陶瓷电容器器100向CPU等的LSI104供给电流，做到抑制电源电压的变动。
但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变动变得更高速且更大，图2所示的层叠陶瓷电容器器100自身具有的等效串联电感(ESL)已对电源电压的变动带来了大的影响。
也就是说，在现在的层叠陶瓷电容器器100中，由于ESL高，伴随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。
这是由于负荷电流瞬态的电压变动由下式1近似表示，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的降低关联到将电源电压稳定化。
dV＝ESL·di/dt…式1
式中，dV是瞬态的电压变动(V)，di是电流变动量(A)，dt是变动时间(秒)。
作为谋求ESL降低的叠层电容器，已知的有特开2003-51423号公报所示的叠层电容器。依据该叠层电容器，可以谋求寄生电感的降低，从而可降低ESL。但是，人们要求ESL的进一步降低。
作为使ESL进一步降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个内部导体层中方向不同的电流流动。其结果，可以再降低ESL。
但是，在多端子电容器中，必需准备多个内部导体层的图形，外部端子电极的数目增多，存在着所谓其制造成本增高的课题。
特开2006-60147号公报中示出了二端子电容器。该二端子电容器设有内层部的导体层和在层叠方向上夹入内部层的虚设导体层，虚设导体层相互之间，以及虚设导体层与端子电极之间通过电介质层中的金属粒子来连接。但是，在特开2006-60147号公报的二端子电容器中，电介质层中的金属粒子是用来防止端子电极的剥离的，不能充分取得降低ESL的效果。
发明内容
本发明是鉴于上述的现状所作的发明，其目的在于，提供无需采用多端子电极，以低制造成本大幅度降低ESL的叠层电容器，及该叠层电容器的制造方法。
为达成上述目的，本发明的叠层电容器设有：
层叠多个电介质层而形成的大致长方体形状的电介质基体；
在上述电介质基体中，间隔着上述电介质层交互地层叠第一内层用导体层和第二内层用导体层，使其在层叠的方向上互相重叠，形成电容器的内部电极电路的内层部；
在上述电介质基体中，邻接于上述层叠方向上的上述内层部的两端面的至少任意一面上，间隔着上述电介质层而层叠多个第一外层用导体层和第二外层用导体层，使其在上述层叠方向上互相不重叠的外层部；
在上述电介质基体的侧面中至少在相对于上述层叠方向平行的第一侧面上形成的、与上述第一内层用导体层和上述第一外层用导体层连接的第一端子电极；
在上述电介质基体的侧面中至少在与上述第一侧面相对的第二侧面上形成的、与上述第二内层用导体层和上述第二外层用导体层连接的第二端子电极。
位于上述外层部的上述电介质层具有多个针孔导体部，在与该电介质层邻接的一对上述第一外层用导体层或者与一对上述第二外层用导体层重叠的区域中，使得与该电介质层邻接的一对该第一外层用导体层相互之间或一对该第二外层用导体层相互之间在上述层叠方向上互相连接。
在本发明的叠层电容器中，在外层部，间隔着电介质层而层叠第一外层用导体层和第二外层用导体层，它们在层叠方向上不重叠。因而，在第一端子电极的电位相对于第二端子电极高的情况下，从第一端子电极对第一外层用导体层分流电流，同时从第二外层用导体层向第二端子电极流入电流。另一方面，在第二端子电极的电位相对于第一端子电极高的情况下，从第二端子电极对第二外层用导体层分流电流，同时从第一外层用导体层向第一端子电极流入电流。这样，由于在任一情况下都从端子电极向导体层分流流动的电流，可以减轻叠层电容器整体的ESL。另外，由于外层部分别具有多个第一和第二外层用导体层，可以使从各端子电极向外层用导体层分流电流的效果增大。即，多个第一外层用导体层和第二外层用导体层作为被并联连接的多个电感器成分起作用，可以减轻叠层电容器整体的ESL。
另外，位于外层部的电介质层具有多个针孔导体部，使得与该电介质层邻接的一对第一外层用导体层相互之间或一对第二外层用导体层相互之间在层叠方向上互相连接。其结果，通过针孔导体部，在一对第一外层用导体层之间或一对第二外层用导体层之间，电流在层叠方向上多路地被分流。还有，可以使电流在外层部的全部第一外层用导体层之间或全部第二外层用导体层之间分流。其结果，可以进一步降低叠层电容器整体的ESL。
另外，在本发明中，由于用极多的针孔导体部连接在第一或第二外层用导体层相互之间，与在层叠方向上用贯通的通孔导体部连接全部外层用导体层相互之间的情况比较，可以更多路地使电流分流，进一步降低叠层电容器整体的ESL。
亦即，依据本发明的叠层电容器，可以谋求叠层电容器的大幅度的低ESL化，可以抑制电源电压的波动，可以作为去耦电容器等合适地使用。
上述针孔导体部的针孔直径最好是1～10μm。另外，上述针孔导体部的针孔直径最好大于形成针孔导体部向针孔内所充填的导电材料的粒径。再者，在本发明中，所谓针孔直径，指的是形成针孔导体部的电介质层的面方向上的针孔导体部的直径。
通过将针孔直径取在1～10μm的范围内，在针孔导体部的形成工序中，可以充分且致密地向针孔内充填导电材料。其结果，针孔导体部完全贯通电介质层。因而，可以电连接邻接于电介质层的一对第一外层用导体层相互之间或一对第二外层用导体层相互之间，可以充分地分流电流。其结果，可以降低叠层电容器整体的ESL。
上述针孔导体部的总截面面积相对于该针孔导体部连接的上述第一外层用导体层或第二外层用导体层的总面积之比，最好为30～50％。再者，所谓针孔导体部的总截面面积，指的是形成在1个电介质层上的多个针孔导体部的面积(垂直于层叠方向的面方向的面积)的合计值。
由于将针孔导体部的总截面面积(电流通路的截面面积)取在上述范围内，可以在第一外层用导体层之间或第二外层用导体层之间充分地分流电流，可以充分地降低叠层电容器整体的ESL。另外，可以使形成外层部的电介质层的生片达到充分的强度。
最好这样，在具有多个上述针孔导体部的上述电介质层的上述层叠方向和与该层叠方向垂直的平面方向上，随机配置多个上述针孔导体部。
由于在电介质层中随机配置极多的针孔导体部，可以使电流在外层用导体层间多路地向多个方向分流。这是用比针孔导体部尺寸大但数量有限的通孔导体部等所不能得到的作用与效果。另外，由于在电介质层中随机配置极多的针孔导体部，可以使电介质层与邻接于该电介质层的第一和第二外层用导体层的密合强度提高。
最好这样，上述第一端子电极跨越在上述第一侧面以及上述电介质基体的侧面中邻接于该第一侧面且与上述层叠方向平行的第三和第四侧面上而形成，
上述第二端子电极跨越在上述第二侧面以及上述电介质基体的侧面内中邻接于该第二侧面且与上述层叠方向平行的上述第三和第四侧面上而形成。
最好这样，上述第一内层用导体层具有跨越在上述电介质基体的上述第一侧面以及上述第三和第四侧面上而引出的、连接在上述第一端子电极上的第一引出部，
上述第二内层用导体层具有跨越在上述电介质基体的上述第二侧面以及上述第三和第四侧面上而引出的、连接在上述第二端子电极上的第二引出部。
最好这样，上述第一外层用导体层具有跨越在上述第一侧面以及上述第三和第四侧面上而引出的、连接在上述第一端子电极上的第三引出部，
上述第二外层用导体层具有跨越在上述第二侧面以及上述第三和第四侧面上而引出的、连接在上述第二端子电极上的第四引出部。
第一端子电极跨越在第一、第三和第四侧面这3个侧面上而形成，第二端子电极跨越在第二、第三和第四侧面上而形成。这样，由于分别对跨越在电介质基体的3个侧面上而形成的各端子电极连接各导体层，在各端子电极与各导体层之间流动的电流通路截面面积增大。其结果，可以减轻叠层电容器整体的ESL。
若设：在上述第三和第四侧面上，与上述电介质层的上述层叠方向垂直的方向上的上述第三引出部的宽度为W3，
在上述第三和第四侧面上，与上述电介质层的上述层叠方向垂直的方向上的上述第四引出部的宽度为W4，
在上述第三和第四侧面上，与上述电介质层的上述层叠方向垂直的方向上的上述第一端子电极的宽度为L3，
在上述第三和第四侧面上，与上述电介质层的上述层叠方向垂直的方向上的上述第二端子电极的宽度为L4，则有，
W3＜L3，且W4＜L4。
通过取W3＜L3，并且W4＜L4，可以防止第一和第二外层用导体层露出于第三和第四侧面。
最好这样，若设与上述电介质层的上述层叠方向垂直的方向上的上述第三和第四侧面的宽度为W0，则有，
0.15≤W3/W0≤0.45，且0.15≤W4/W0≤0.45。
如果W3/W0和W4/W0过小，则从各端子电极向各外层用导体层分流的电流变小，不能充分降低电容器的ESL。另外，如果W3/W0和W4/W0过大，则各外层用导体层露出于电介质基体12的第三或第四侧面，或者，相面对的第一和第二外层用导体层有相互接触之虞。因此，通过将W3/W0和W4/W0取值在上述范围内，可防止这些问题，降低电容器的ESL。
最好这样，在上述第一内层用导体层上，在沿上述第一侧面的位置处形成不与上述第一端子电极连接的第一间隙图形。
在本发明的叠层电容器中，对于第一内层用导体层的第一引出部形成第一间隙图形。因此，第一引出部就具有从第一内层用导体层的本体部分向电介质基体内的第一纵向侧面和横向侧面交叉的两个角部引出的一对分岔引出图形。因而，在各第一内层用导体层中，形成从各自的分岔引出图形的角部向各自的对角线的角部的电流流动，这些流动在第一内层用导体层的本体部分中在同一面内交叉。
其结果，在电流交叉的部位产生抵消磁场的作用，与此伴随，可以减小叠层电容器自身具有的寄生电感，产生降低等效串联电感的效果。
另外，通过将具有第一间隙图形的第一内层用导体层和第二内层用导体层的2种导体层多个配置在各自的电介质基体内，不仅提高了静电电容，也进一步增大了抵消磁场的作用，大幅度地减小电感，进一步降低ESL。
在上述第一外层用导体层上，也可在沿上述第一侧面的位置处形成与上述第一端子电极不连接的第一外层用间隙图形。另外，在上述第二外层用导体层上，也可在沿上述第二侧面的位置处形成不与上述第二端子电极连接的第二外层用间隙图形。
最好这样，与上述电介质层的上述层叠方向垂直的方向上的上述第一和第二侧面的宽度，大于与上述电介质层的上述层叠方向垂直的方向上的上述第三和第四侧面的宽度。
亦即，在本发明中，第一端子电极和第二端子电极在纵向(第一、2侧面)上形成。即，第一端子电极和第二端子电极在横向(第一和第二侧面相对的方向)上相互面对。其结果，端子间距离(第一端子电极与第二端子电极的距离)变短，在电容器中的电流通路变短的这一点上，也可以谋求低ESL化。另外，由于沿电介质基体的纵向的各侧面，形成第一端子电极和第二端子电极，即使在第一引出部上形成第一间隙图形，也可以充分确保各引出部与各端子电极之间的连接长度。
最好这样，上述第一端子电极跨越在上述第一侧面和上述电介质基体的侧面中邻接于该第一侧面且与上述层叠方向垂直的第五侧面和/或第六侧面上而形成，
上述第二端子电极跨越在上述第二侧面和上述电介质基体的侧面中邻接于该第二侧面且与上述层叠方向垂直的上述第五侧面和/或上述第六侧面上而形成。
最好这样，在与上述层叠方向垂直的方向上，上述第五侧面和/或上述第六侧面上的上述第一端子电极的宽度大于上述第一外层用导体层的宽度，
在与上述层叠方向垂直的方向上，上述第五侧面和/或上述第六侧面上的上述第二端子电极的宽度大于上述第二外层用导体层的宽度。即最好是，在与层叠方向垂直的面方向上，第一外层用导体层的面积区域完全由第一端子电极的面积区域覆盖，第二外层用导体层的面积区域完全由第二端子电极的面积区域覆盖。
在本发明的电介质层中，仅在第一外层用导体层和第二外层用导体层重叠的区域形成针孔导体部。因而，在第五侧面和/或第六侧面上，由于将第一端子电极的宽度做得大于第一外层用导体层的宽度，第一外层用导体层以及与该第一外层用导体层连接的全部针孔导体部由第一端子电极覆盖。同样，在第五侧面和/或第六侧面上，由于将第二端子电极的宽度做得大于第二外层用导体层的宽度，第二外层用导体层以及与该第二外层用导体层连接的全部针孔导体部由第二端子电极覆盖。其结果，可以防止在电介质基体的第五侧面和/或第六侧面上，第一外层用导体层、第二外层用导体层及针孔导体部露出。因而，也可以防止在叠层电容器的制造工序中，水分、导电材料等不纯物从针孔导体部向电容器内部浸入。
最好这样，形成在上述第五侧面和/或上述第六侧面上的上述第一端子电极和上述第一外层用导体层之间，通过位于该第一端子电极和该第一外层用导体层之间的上述电介质层所具有的多个上述针孔导体部连接，
形成在上述第五侧面和/或第六侧面上的上述第二端子电极和上述第二外层用导体层之间，通过位于该第二端子电极和该第二外层用导体层之间的上述电介质层所具有的多个上述针孔导体部连接。
由于第一端子电极和第一外层用导体层之间由多个针孔导体部连接，可以在第一端子电极和第一外层用导体层之间分流电流。同样，由于第二端子电极和第二外层用导体层之间由多个针孔导体部连接，可以在第二端子电极和第二外层用导体层之间分流电流。其结果，可以降低叠层电容器整体的ESL。
本发明的叠层电容器的制造方法，具有下列工序，它们是：
形成内层用生片的工序；
形成上述第一内层用导体层和上述第二内层用导体层的工序；
形成具有多个针孔的外层用生片的工序；
形成多个上述第一外层用导体层和上述第二外层用导体层的工序；
用导电材料充填多个上述针孔，形成多个上述针孔导体部的工序；
间隔着上述外层用生片而层叠多个上述第一外层用导体层和上述第二外层用导体层，使其在上述层叠方向上相互不重叠，形成外层叠层部的工序；
间隔着上述内层用生片而交互层叠上述第一内层用导体层和上述第二内层用导体层，使其在上述层叠方向上相互重叠，形成内层叠层部的工序；
将具有在上述内层叠层部中的上述内层用生片的层叠方向的两端面的至少任一面上层叠的上述外层叠层部的叠层体按预定的尺寸切断而形成绿色芯片(green chip)的工序；
烧结上述绿色芯片而形成上述电介质基体的工序；以及
在上述电介质基体上形成上述第一端子电极和上述第二端子电极的工序。
最好在将上述第一外层用导体层或上述第二外层用导体层层叠在上述外层用生片的表面上而形成时，同时形成上述针孔导体部。例如，在外层用生片的表面上，用印刷法形成第一外层用导体层或上述第二外层用导体层时，使形成这些导体层的导电性膏进入到封装用生片的针孔内，同时形成针孔导体部。亦即，在本发明的叠层电容器的制造方法中，可以将第一外层用导体层和第二外层用导体层的形成与各针孔导体部的形成同时进行。
在形成上述外层叠层部后，最好接连就形成上述内层叠层部。更理想的是，在形成上述内层叠层部后，接连就形成上述外层叠层部。形成叠层体的生片的层叠工序，也可以采用按块区来进行外层叠层部和内层叠层部的层叠，但最好不区分地连续进行。
再者，在本发明中，第一内层用导体层与第二内层用导体层是相对的概念，第一内层用导体层和第二内层用导体层也可以是相反的。另外，关于其它的「第一...」及「第二...」也是同样。至于第一外层用导体层和第二外层用导体层也同样。
附图说明
图1是本发明第一实施方式的叠层电容器的透视图。
图2是图1所示的叠层电容器的概略剖面图。
图3A和图3B是分别示于图2的第一内层用导体层和第二内层用导体层的平面图。
图4是示于图2的第一外层用导体层和第二外层用导体层的平面图。
图5是表示本发明第一实施方式的叠层电容器中的内层部的第一和第二内层用导体层、外层部的第一和第二外层用导体层以及针孔导体部各自具有的功能的电路图。
图6A和图6B分别是本发明第二实施方式的叠层电容器中的第一内层用导体层和第二内层用导体层的平面图。
图7A～图7D分别是本发明第三实施方式的叠层电容器中的第一～第四内层用导体层的平面图。
图8是本发明第四实施方式的叠层电容器中的第一和第二外层用导体层的平面图。
图9是本发明第五实施方式的叠层电容器的透视图。
图10A和图10B分别是本发明第五实施方式的叠层电容器中的第一和第二内层用导体层的平面图，图10C是本发明第五实施方式的叠层电容器中的第一和第二外层用导体层的平面图。
图11A和图11B分别是本发明第六实施方式的叠层电容器中的第一和第二内层用导体层的平面图，图11C和图11D是本发明第六实施方式的叠层电容器中的第一和第二外层用导体层的平面图。
图12是表示本发明的实施例及比较例的阻抗特性的曲线图。
具体实施方式
第一实施方式
(叠层电容器)
就本发明第一实施方式的层叠陶瓷电容器(以下简称为叠层电容器)10的整体结构进行说明。如图1所示，叠层电容器10含有通过烧结将作为电介质层的陶瓷生片多枚层叠后的叠层体而得到的长方体形状的烧结体即电介质基体12。
电介质基体12具有第一侧面12A和与其相对的第二侧面12B。另外，电介质基体12具有邻接于第一侧面12A和第二侧面12B的、相对于电介质层的层叠方向Z平行且相互面对的第三侧面12C和第四侧面12D。
在本实施方式中，最好如图1所示，与电介质层的层叠方向Z垂直的方向(X方向)上的第一侧面12A和第二侧面12B的宽度L0大于与电介质层的层叠方向Z垂直的方向(Y方向)上的第三侧面12C和第四侧面12D的宽度W0。
以下，在本实施方式的说明中，将第一侧面12A记为第一纵向侧面12A，将第二侧面12B记为第二纵向侧面12B，将第三侧面12C记为第三横向侧面12C，将第四侧面12D记为第四横向侧面12D。
在电介质基体12的外面，跨越在第一纵向侧面12A、两个横向侧面12C及12D、与层叠方向Z垂直的第五侧面12E和第六侧面12F这5个侧面上而形成第一端子电极31。另外，跨越在电介质基体12的第二纵向侧面12B、两个横向侧面12C及12D、第五侧面12E和第六侧面12F的5个侧面上而形成第二端子电极32。
一对端子电极31和32在基体12的相对的横向侧面12C和12D上，沿Y方向以宽度W4隔开，使其相互绝缘。该宽度W4的理想值是0.3～0.5mm。
本实施方式的叠层电容器10，形成二端子结构的叠层电容器，在该结构中，端子电极31、32分别配置在长方体(六面体形状)的电介质基体12的6个侧面12A～12F的全部侧面上。
图2是将示于图1的叠层电容器10平行于横向侧面12C和12D剖切的剖面图。如图2所示，叠层电容器10的第一端子电极31和第二端子电极32分别通过基板侧电极端子13A和13B连接到电路基板15上。
叠层电容器10具有内层部17以及外层部19a和19b。外层部19a和19b与内层部17的两端面相邻接。
在内部层17中，间隔着电介质层12a而交互地层叠第一内层用导体层21和第二内层用导体层22，使其在层叠方向Z上相互重叠，形成电容器的内部电极电路。在本实施方式中，以夹在电介质层12a之间的方式，在电介质基体内交互地配置各3枚第一和第二内层用导体层21、22。再者，作为这些内层用导体层21、22的材质，可以考虑贱金属材料的镍、镍合金、铜、或铜合金，也可以考虑以这些金属为主要成分的材料。
在外层部19a和19b中，间隔着电介质层12a而层叠多个第一外层用导体层23和第二外层用导体层25，使其在层叠方向Z上相互不重叠。再者，作为这些外层用导体层23、25的材质，可以使用与上述的内层用导体层21、22同样的材质。
在第一端子电极31上，连接第一内层用导体层21和第一外层用导体层23。另外，在第二端子电极32上，连接第二内层用导体层22和第二外层用导体层25。
在位于电路基板15一侧的外层部19b中，电介质层12a在与该电介质层12a邻接的一对第一外层用导体层23及一对第二外层用导体层25重叠的区域上，具有多个针孔导体部20。该多个针孔导体部20将与该电介质层12a邻接的一对第一外层用导体层23之间或一对第二外层用导体层25之间在层叠方向Z上相互电连接。
最好这样，形成在第五侧面12E上的第一端子电极31和第一外层用导体层23，通过位于第一端子电极31和第一外层用导体层23之间的电介质层12a具有的多个针孔导体部20来连接。另外，最好这样，形成在第五侧面12E上的第二端子电极32和第二外层用导体层25之间，提高位于第二端子电极32和第二外层用导体层25之间的电介质层12a具有的多个针孔导体部20来连接。
由于第一端子电极31和第一外层用导体层23由多个针孔导体部20连接，能够在第一端子电极31和第一外层用导体层23之间分流电流。同样，由于第二端子电极32和第二外层用导体层25由多个针孔导体部20连接，能够在第二端子电极32与第二外层用导体层25之间分流电流。其结果，可以降低叠层电容器10整体的ESL。
最好这样，在与层叠方向Z垂直的X方向和Y方向中的任一方向上，第五侧面12E和第六侧面12F上的第一端子电极31的宽度大于第一外层用导体层23的宽度。亦即，在XY面方向上，第一外层用导体层23的面积区域最好完全被第一端子电极31的面积区域覆盖。
最好这样，在与层叠方向Z垂直的X方向和Y方向中的任意方向上，第五侧面12E和第六侧面12F上的第二端子电极32的宽度大于第二外层用导体层25的宽度。亦即，在XY面方向上，第二外层用导体层25的面积区域最好完全被第二端子电极32的面积区域覆盖。
在外层部19b，仅在电介质层12a中的与第一外层用导体层23和第二外层用导体层25重叠的区域，形成针孔导体部。因而，在第五侧面12E中，由于将第一端子电极31的宽度做得比第一外层用导体层23的宽度大，第一外层用导体层23以及与该第一外层用导体层23连接的全部针孔导体部20由第一端子电极31覆盖。同样，在第五侧面12E，由于将第二端子电极32的宽度做得比第二外层用导体层25的宽度更大，第二外层用导体层25以及与该第二外层用导体层25连接的全部针孔导体部20由第二端子电极32覆盖。其结果，可以防止在电介质基体12的第五侧面12E和第六侧面12F上，第一外层用导体层23、第二外层用导体层25和针孔导体部20露出。因而，在叠层电容器10的制造工序中，可防止水分、导电材料等从针孔导体部20向电容器内部浸入。
图3A和图3B是从层叠方向Z观察分别示于图2的第一内层用导体层21和第二内层用导体层22的平面图。如图3A和图3B所示，第一内层用导体层21和第二内层用导体层22沿电介质基体12的纵向X狭长延伸。
图3A的第一内层用导体层21具有与电介质层12a的外形相配的形状，含有从电介质层12a的周边部用预定的绝缘间隙图形43隔开的本体部分21a。该内层用导体层本体部分21a是构成电容器一方电极的部分。第一内层用导体层21和该本体部分21a一体地形成在同一平面上，还具有跨越在电介质基体12的相互邻接的三个侧面(第一纵向侧面12A、第三横向侧面12C、第四横向侧面12D)上而引出的第一引出部21L。在该第一引出部21L上，连接第一内层用导体层21和第一端子电极31。
图3B的第二内层用导体层22具有与电介质层12a的外形相配的形状，含有从电介质层12a的周边部用预定的绝缘间隙图形44隔开的第二内层用导体层本体部分22a。该第二内层用导体层本体部分22a是构成电容器另一方电极的部分。第二内层用导体层22和该第二内层用导体层本体部分22a一体地形成在同一平面上，还具有跨越在电介质基体12的相互邻接的三个侧面(第二纵向侧面12B、第三横向侧面12C、第四横向侧面12D)而引出的第二引出部22L。在该第二引出部22L，连接第二内层用导体层22和第二端子电极32。
图4是从层叠方向Z观察图2的第一外层用导体层23和第二外层用导体层25的平面图。如图4所示，第一外层用导体层23和第二外层用导体层25沿电介质基体12的纵向X狭长延伸。再者，在本实施方式中，如图4所示，第一外层用导体层23和第二外层用导体层25夹有绝缘间隙图形45，配置在垂直于层叠方向Z的同一平面上。因而，配置在同一平面上的第一外层用导体层23和第二外层用导体层25之间不通电。
再者，第一外层用导体层23和第二外层用导体层25只要不在层叠方向相互重叠，不需要一定位于同一平面上。
第一外层用导体层23具有与该第一外层用导体层23一体地形成在同一平面上的、跨越在电介质基体12的相互邻接的三个侧面(第一纵向世界上侧面12A、第三横向侧面12C、第四横向侧面12D)上而引出的第三引出部23L。在第三引出部23L上，第一外层用导体层23与第一端子电极31连接。
第二外层用导体层25具有与该第二外层用导体层25一体地形成在同一平面上的、跨越在电介质基体12的相互邻接的三个侧面(第二纵向侧面12B、第三横向侧面C、第四横向侧面12D)上而引出的第四引出部25L。在第四引出部25L上，第二外导用导体层25与第二端子电极32连接。
如图4所示，在第一外层用导体层23和第二外层用导体层25上，在邻接的电介质层12a与这些导体层重叠的区域，连接有多个针孔导体部20。
针孔导体部20的针孔直径最好是1～10μm。另外，针孔导体部20的针孔直径最好大于为形成针孔导体部20而向针孔内充填的导电材料(金属粒子)的粒径。
由于将针孔直径取值在1～10μm的范围内，在针孔导体部20的形成工序中，可向针孔内充分且致密地充填导电材料。其结果，针孔导体部20完全贯通电介质层12a。因而，能够将邻接于电介质层12a的一对第一外层用导体层23相互之间或者一对第二外层用导体层25相互之间电连接，可充分地分流电流。其结果，可以降低叠层电容器10整体的ESL。
最好这样，针孔导体部20的总截面面积相对于该针孔导体部20连接的第一外层用导体层23或第二外层用导体层25的总面积之比是30～50％。再者，所谓针孔导体部20的总截面面积，指的是被形成在1个电介质层12a上的多个针孔导体部20的面积(垂直于层叠方向Z的XY面方向的面积)的合计值。
由于将针孔导体部20的总截面面积(电流通路的截面面积)取值在上述范围内，可以在第一外层用导体层23之间或第二外层用导体层25之间充分地分流电流，可以充分地降低叠层电容器10整体的ESL。另外，可以将形成外层部19b的电介质层12a的外层用生片做到充分的强度。
最好这样，在具有多个针孔导体部20的电介质层12a的层叠方向Z和XY平面方向上，随机地配置多个针孔导体部20。
由于在电介质层12a上随机配置极多的针孔导体部20，可以在外层用导体间使电流多路地向多个方向分流。这具有采用比针孔导体部20尺寸大而数量有限的通孔导体部(孔径50μm程度)等所不能得到的作用与效果。另外，由于在电介质层12a中随机配置极多的针孔导体部20，可以使电介质层12a与邻接于该电介质层的第一、2外层用导体层23、25的密合强度提高。
如图4所示，设横向Y上的第三引出部23L的宽度、第四引出部25L的宽度、第一端子电极31的宽度和第二端子电极32的宽度分别为W3、W4、L3和L4，最好有W3＜L3且W4＜L4的关系。
由于设置成W3＜L3、且W4＜L4，可以防止第一外层用导体层23和第二外层用导体层25露出于第三横向侧面12C和第四横向侧面12D。
设横向Y上的第三横向侧面12C和第四横向侧面12D的宽度为W0时，最好有0.15≤W3/W0≤0.45、且0.15≤W4/W0≤0.45的关系。
如果W3/W0和W4/W0过小，则从各端子电极向各外层用导体层分流的电流变小，不能充分得到降低电容器的ESL的效果。另外，如果W3/W0和W4/W0过大，则各外层用导体层露出于电介质基体12的侧面，或者，相对的第一和第二外层用导体层23、25有相互接触之虞。因而，由于将W3/W0和W4/W0取值在上述范围内，防止了这些问题，并可降低叠层电容器10的ESL。
以下，说明本实施方式的叠层电容器10的作用。
在叠层电容器10中，如图2所示，分别在外层部19a、19b中，间隔着电介质层12a而层叠第一外层用导体层23和第二外层用导体层25，使其在层叠方向Z上相互不重叠。另外，第一外层用导体层23和第二外层用导体层25之间不通电。因而，第一外层用导体层23和第二外层用导体层25是不具有作为电容器中的内部电极的功能(蓄电功能)的虚设电极。
这里，例如，在第一端子电极31的电位相对于第二端子电极32高的情况下，从第一端子电极31对第一外层用导体层23分流电流。同时，从第二外层用导体层25向第二端子电极32流入电流。另一方面，在第二端子电极32的电位相对于第一端子电极31高的情况下，从第二端子电极32对第二外层用导体层25分流电流。同时，从第一外层用导体层23向第一端子电极31流入电流。
在本实施方式的叠层电容器10中，在上述的任何情况下，也有从端子电极向视为虚设电极的各外层用导体层分流电流的结果，可以减轻叠层电容器10整体的ESL。
另外，在叠层电容器10中，第一端子电极31跨越在第一纵向侧面12A、第三横向侧面12C、第四横向侧面12D这3个侧面上而形成。同样，第二端子电极32跨越在第二纵向侧面12B、第三横向侧面12C、第四横向侧面12D这3个侧面上而形成。这样，由于分别对跨越在电介质基体12的3侧面上而形成的各端子电极连接各外层用导体层，各端子电极与各外层用导体层之间流动的电流通路的截面面积增大。其结果，可减轻叠层电容器10整体的ESL。
另外，位于外层部19b的电介质层12a具有将与该电介质层12a邻接的一对第一外层用导体层23之间或一对第二外层用导体层25之间在层叠方向Z相互电连接的多个针孔导体部20。其结果，通过针孔导体部20，在一对第一外层用导体层23之间或一对第二外层用导体层25之间，在层叠方向Z上多路地分流电流。再者，可以使电流遍及位于外层部19b的全部第一外层用导体层23之间或全部第二外层用导体层25之间而分流。其结果，可以进一步降低叠层电容器10整体的ESL。
图5用电路图表示上述的内层部17的第一和第二内层用导体层21、22，外层部19b的第一和第二外层用导体层23、25，以及针孔导体部20各自具有的功能。如图5所示，图2所示的内层部17用图5所示的电容器电路17a和电容器电路17a自身的电感成分17b来表示。另外，图2所示的外层部19b中的3个第一外层用导体层23表示为图5所示的多个并联连接的第一电感成分23a。同样，在外层部19b中的3个第二外层用导体层25表示为图5所示的多个并联连接的第二电感成分25a。
通过在第一端子电极31上连接第一电感成分23a，可以使第一端子电极整体上的电感减少。同样，由于在第二端子电极32上连接第二电感成分25a，可以使第二端子电极整体上的电感减少。这样，由于使第一和第二端子电极31、32具有的端子电极整体的电感减少，可以使叠层电容器10整体上的ESL减少。
再者，对应于第一电感成分23a的多个第一外层用导体层23彼此由多个针孔导体部20连接。另外，对应于第二电感成分25a的多个第二外层用导体层25也彼此由多个针孔导体部20连接。其结果，遍及全部第一外层用导体层23之间或全部第二外层用导体层25之间，可以通过针孔导体部20使电流分流。其结果，使第一和第二端子电极31、32具有的端子电极整体的电感减少，可以进一步降低叠层电容器10整体的ESL。
再者，在图2所示的两个外层部19a、19b中，在夹有内层部17且位于电路基板15的相反一侧的外层部19a不流过电流。因而，由于外层部19a对于ESL的降低没有贡献，不是必需的。
在本实施方式的外层部19a、19b中，间隔着电介质层12a而层叠第一外层用导体部23和第二外层用导体层25，使其在层叠方向Z上不重叠。因而，从第一端子电极对第一外层用导体层23分流电流，从第二外层用导体层25对第二端子电极32流入电流。或者，从第二端子电极32对第二外层用导体层25分流电流，从第一外层用导体层23对第一端子电极31流入电流。这样，由于从端子电极向各外层用导体层分流电流，可以减轻叠层电容器10整体的ESL。
在本实施方式中，位于外层部19b的电介质层12a具有使与该电介质层12a邻接的一对第一外层用导体层23相互之间或一对第二外层用导体层相互之间在层叠方向Z上相互连接的多个针孔导体部20。其结果，通过针孔导体部20，在一对第一外层用导体层23之间或一对第二外层用导体层25之间在层叠方向Z上多路地分流电流。再者，可以使电流遍及位于外层部19b的全部第一外层用导体层23之间或全部第二外层用导体层25之间而分流。其结果，可以进一步降低叠层电容器10整体的ESL。
在本实施方式中，第一端子电极跨越在第一纵向侧面12A、第三横向侧面12C和第四横向侧面12D这3侧面上而形成，第二端子电极32跨越在第二纵向侧面12B、第三横向侧面12C和第四横向侧面12D上而形成。这样，由于对跨越在每个电介质基体12的3侧面而形成的各端子电极连接各外层用导体层，在各端子电极与各外层用导体层之间流动的电流通路的截面面积变大。其结果，可以减轻叠层电容器10整体的ESL。
如此，依据本实施方式的叠层电容器10，可以谋求叠层电容器10的大幅度的低ESL化，就可以抑制电源电压的变动，可以作为去耦电容器等合适地使用。
(叠层电容器的制造方法)
以下，就第一实施方式的叠层电容器的制造方法进行说明。再者，本实施方式的叠层电容器10的制造方法不限定于以下所示的方法。
内层用生片的形成
首先，在支持片的表面上涂敷生片用料浆，形成内层用生片。内层用生片在完成后的叠层电容器10(图2)中，构成内层部17中的电介质层12a。
内层用生片的形成方法并无特别限定，只要可以均匀地形成层的方法即可，例示有刮刀刀片法、喷咀涂敷法等。再者，形成后的生片，必要时可使其干燥。
生片用料浆，作为主要成分，包含钛酸钙、钛酸锶、钛酸钡等的陶瓷粉末。再者，作为副成分，在生片用料浆中，包含碱土类金属、过渡金属、稀土类元素、玻璃组成物等。将这些陶瓷粉体及副成分与溶剂、分散剂、可塑剂、粘合剂等进行混合，通过将它们进行分散处理，得到内层生片用料浆。
作为溶剂，并无特别限定，例如有：乙二醇类、乙醇、酮类、酯类、芳香族类等。具体地说，可以使用萜品醇、乙醇、丁基卡必醇、丙酮、丁酮(MEK)、甲苯、二甲苯、醋酸乙酯、硬脂酸丁脂、乙酸异冰片酯等。
作为分散剂，并无特别限定，例如有：马来酸系分散剂、聚乙二醇系分散剂、烯丙基醚共聚物分散剂。
作为可塑剂，并无特别限定，例如有：苯二甲酸酯、乙二酸、磷酸酯、乙二醇类等。
作为粘合剂，并无特别限定，例如有：丙烯树脂、聚乙烯丁缩醛等的丁缩醛系树脂、聚乙烯醇缩(乙)醛、聚乙烯醇、聚烯、聚氨酯、聚苯乙烯、或由它们的共聚物构成的有机物质或乳浊液等。
支持片的材质，只要是具有剥离时的适当的柔性和作为支持体的刚性的材料即可，并无特别限定，但通常可使用聚对苯二甲酸乙二酯(PET)等的聚酯薄膜等。
外层用生片及针孔的形成
接着，在支持片表面上涂覆生片用料浆，形成外层用生片。外层用生片在完成后的叠层电容器10中，构成外层部19b中的电介质层12a。
用于外层用生片的形成的原材料的种类，与上述的内层用生片的情况大致相同。因而，在以下，仅就外层用生片的形成法与内层用生片的形成法的不同点进行说明，两者共同点的说明省略。
在外层用生片上，为了在后工序中形成针孔导体部20，要形成针孔。
作为针孔的形成法，并无特别限定，例如有以下所示的方法。
例如，作为生片用料浆的主成分，比起内层用生片的情况，使用粒径大，形状粗的陶瓷粉体(钛酸钙、钛酸锶、钛酸钡等)。其结果，在被包含在生片中的陶瓷粉体间，形成微小间隙，即针孔。
或者，也可以通过调整被包含在生片用料浆中的粘合剂、溶剂等的组成及它们的含有量，有意识地在生片上形成缺陷(孔)。该缺陷作为针孔起作用。
或者，与内层用生片相比较，也可以将外层用生片的厚度减薄。通过减薄外层用生片的厚度，有意识地在生片上形成缺陷(孔)。该缺陷作为针孔起作用。
最好这样，被形成在外层用生片上的针孔直径是1～10μm。另外，针孔直径最好大于用以形成针孔导体部的、向针孔内所充填的导电材料(金属粒子)的粒径。
在本实施方式中，由于将针孔直径取值在1～10μm的范围内，防止了上述的问题，可以降低叠层电容器10整体的ESL。
内层用导体层的形成
接着，在内层用生片的表面上，将内层用电极膏涂敷成预定的形状，形成烧结前的第一内层用导体层21(图3A)和第二内层用导体层22(图3B)。
各内层用导体层的形成方法，只要是可以均匀形成层的方法即可，并无特别限定，例如可使用内层用电极膏的网板印刷法或凹版印刷法等的厚膜形成方法，或者蒸镀、溅射等的薄膜法。再者，形成后的内层用导体层，必要时可使其干燥。
内层用电极膏是将导电材料、溶剂、分散剂、可塑剂、粘合剂、添加物粉末等用球磨机等混匀，通过料浆化来得到。
作为导电材料，并无特别限定，但通常使用Cu、Cu合金、Ni或Ni合金等或、Ag、Ag-Pd合金、In-Ga合金等。
作为溶剂，并无特别限定，例如有：妥平醇、丁基卡必醇、煤油、丙酮、乙酸异冰片酯等。
作为分散剂，并无特别限定，例如有：马来酸系分散剂、聚乙二醇系分散剂、烯丙基醚共聚物分散剂等。
作为可塑剂，并无特别限定，例如有：苯二甲酸酯、乙二酸、磷酸酯、乙二醇类等。
作为粘合剂，并无特别限定，例如有：丙烯树脂、聚乙烯丁缩醛树脂、聚乙烯乙二醛树脂、乙烯纤维素树脂等。
作为添加物粉末，例如有与生片中所含的陶瓷粉体相同组成的共用材。共用材在烧结过程中抑制导电材料的烧结。
外层用导体层及针孔导体部的形成
接着，在外层用生片的表面上，接预定的图形涂敷外层用电极膏，形成第一外层用导体层23(图4)和第二外层用导体层25(图4)。以下，仅就外层用导体层的形成法与内层用导体层的形成法的不同点进行说明，其它的说明省略。
各外层用导体层的形成方法，只要是可以均匀形成层的方法，并无特别限定，但最好使用外层用电极膏的网板印刷法或凹版印刷法。
在有针孔的外层用生片上，通过印刷涂敷含有导电材料的外层用电极膏，形成第一外层用导体层23和第二外层用导体层25，同时用外层用电极膏(导电材料)充填针孔，针孔导体部也被形成。亦即，在本实施方式的叠层电容器的制造方法中，第一外层用导体层23与第二外层用导体层25的形成和针孔导体部20的形成可以同时进行。
外层用电极膏中所含的导电材料(金属粒子)的粒径最好小于针孔直径。通过将导电材料的粒径做得小于针孔直径，可以无间隙充填针孔，形成完全贯通外层用生片(后面的电介质层12a)的针孔导体部20。
再有，必要时可使形成后的各外层用导体层干燥。
余白图形层的形成
再者，在各生片的表面上形成各导体层之后(或之前)，对于各生片的表面，在没有形成各导体层的余白部分涂敷余白图形层用膏，形成具有与各导体层同样厚度的余白图形层。其结果，可以解除各导体层与各生片之间的阶梯差。
余白图形层可以用与各导体层或各生片同样的方法形成。再者，形成后的余白图形层必要时可使其干燥。
作为余白图形层用膏，通常使用与生片用膏同样的膏。
叠层体的形成
接着，从形成第一内层用导体层21和第二内层用导体层22的内层用生片(以下记为内层叠层体单元)剥离支持片。然后，多个内层叠层体单元彼此层叠。在层叠中，一个接一个地彼此层叠多个内层叠层体单元，使一方的内层叠层体单元中的内层用生片连接到另一方的内层叠层体单元中的第一内层用导体层21和第二内层用导体层22的表面上。另外，在层叠中，内层用叠层体单元彼此层叠，使第一内层用导体层21与第二内层用导体层22相互重叠。其结果，得到内层叠层部。内层叠层部在完成后的叠层电容器10(图2)中，构成内层部17。
接着，从形成了第一外层用导体层23和第二外层用导体层25的外层用生片(以下记为外层叠层体单元)剥离支持片。接着，多个外层叠层体单元彼此层叠。在层叠中，一个接一个彼此层叠多个外层叠层体单元，使一方的外层叠层体单元中的外层用生片连接到另一方的外层叠层体单元中的第一外层用导体层23和第二外层用导体层25的表面上。另外，在层叠中，外层用叠层体单元彼此层叠，使第一外层用导体层23与第二外层用导体层25相互不重叠。其结果，得到外层叠层部。外层叠层部在完成后的叠层电容器10中，构成外层部19b(图2)。
另外，外层用生片除了没有针孔导体部20以外，形成具有与上述的外层叠层部同样的构造的虚设外层叠层部。虚设外层叠层部在完成后的叠层电容器10中，构成外层部19a(图2)。
接着，在内层叠层部上，在相对于层叠方向Z垂直的端面上，层叠外层叠层部和虚设外层叠层部，通过进行再加热、加压处理，形成叠层体。
绿色芯片的形成
然后，按预定的尺寸切断叠层体，形成绿色芯片。接着，使所得到的绿色芯片固化干燥后，用水滚磨等研磨绿色芯片，在绿色芯片的角部上倒圆(R)。研磨后的绿色芯片进行清洗，使其干燥。
电介质基体的形成
接着，通过对绿色芯片进行脱粘合剂处理、烧结处理及退火处理，形成电介质基体12(图1、2)。
然后，对所得到的电介质基体12进行研磨处理。由于该研磨处理，在电介质基体12的第一纵向12A、第三横向侧面12C和第四横向侧面12D上，除去由于烧结及热处理氧化后的第一内层用导体层21和第一外层用导体层23的端部，使没有氧化的金属部分在各侧面上露出。同样，用研磨处理，在电介质基体12的第二纵向侧面12B、第三横向侧面12C和第四横向侧面12D上，除去由于烧结及热处理氧化后的第二内层用导体层22和第二外层用导体层25的端部，使没有氧化的金属部分在各侧面上露出。
将研磨后的电介质基体12清洗，使其干燥。
端子电极的形成
然后，跨越在电介质基体12的第一纵向侧面12A、横向侧面12C及12D、第五侧面12E和第六侧面12F这5个侧面上而形成第一端子电极31。另外，跨越在电介质基体12的第二纵向侧面12B、横向侧面12C及12D、第五侧面12E和第六侧面12F的5个侧面上而形成第二端子电极32。
各外端子电极通常由基底层、中间镀层及外侧镀层这3层构成。
首先，对电介质基体12形成基底层。基底层通过在电介质基体12的各侧面上涂敷电极膏膜(Ag、Cu等)并对它进行烧接处理而形成。
接着，在电介质基体12上形成的基底层的表面上，形成中间镀层。中间镀层用Ni或Ni合金膜等构成，可用无电解电镀法来形成。
然后，通过在中间镀层表面上形成外侧镀层，完成图1、2所示的叠层电容器10。再者，外侧镀层用电解电镀法来形成，用Sn或Sn合金镀层来构成。
本实施方式的叠层电容器的制造方法，如上所述，在具有针孔的外层用生片上，通过印刷涂敷外层用电极膏，形成第一外层用导体层23和第二外层用导体层25，同时用导电材料膏充填针孔，针孔导体部20也被形成。亦即，在本实施方式中，第一外层用导体层23和第二外层用导体层25的形成和针孔导体部的形成可以同时进行。
第二实施方式
接着，说明本发明的第二实施方式。再者，以下，就第一实施方式与第二实施方式共同的特征省略其说明，仅就两实施方式的不同点进行说明。
如图6A所示，在本实施方式中，在第一内层用导体层21的第一引出部上，在沿第一纵向侧面12A的中央位置，形成不与第一端子电极31连接的第一间隙图形41。因而，第一引出部就有从第一内层用导体层21的本体部分21a向电介质基体12中的第一纵向侧面12A与横向侧面12C、12D交叉的两个角部所引出的一对分岔引出图形21b。
若设电介质基体12的横向Y的宽度为W0，则第一引出部分岔引出图形21b上的横向Y的宽度W1被确定为使W1/W0的比在0.15～0.45的范围，最好在0.25～0.40的范围。
另外，若设电介质基体12的纵向宽度为L0，则第一间隙图形41的纵向的宽度L1被确定为使L1/L0之比在0.2～0.5的范围，最好在0.3～0.45的范围。
在本实施方式中，第一间隙图形41形成在电介质基体12中的第一纵向侧面12A的纵向X的中央位置。绝缘间隙图形43连续跨越在电介质基体12中的第二纵向侧面12B和横向侧面12C、12D上而形成，该间隙图形43的纵向的两端部与第一引出部的分岔引出图形21b相接触。在本实施方式中，第一内层用导体层21的平面图形是对于通过电介质基体12的纵向X的中间位置的中心线成线对称的图形。
第一间隙图形41的间隙宽度W2与绝缘间隙图形43的间隙宽度W5基本相等，最好在100～200μm的范围。如果这些电极宽度W2、W5过小，则与各端子电极31或32的绝缘性有不充分之虞，如果过大，则本体部分21a的面积缩小，有使作为电容器的能力降低之虞。
如图6B所示，在本实施方式中，在第二内层用导体层22的第二引出部，在沿第二纵向侧面12B的中央位置，形成不与第二端子电极32连接的第二间隙图形42。因而，第二引出部就有从第二内层用导体层22的本体部分22a向电介质基体12中的第二纵向侧面12B和横向侧面12C、12D交叉的两个角部引出的一对分岔引出图形22b。
在本实施方式中，第二内层用导体层22a的图形是将第一内层用导体层21a在XY平面上旋转180度后的图形，具有同样的尺寸关系(L0、L1、W1、W0、W2、W5)。
从上述的尺寸关系可知，在2个种类的第一和第二内层用导体层21及22上，各自形成的分岔引出图形21b及22b在电介质层12a的层叠方向Z上投影，构成相互不重叠的关系。各自的本体部分21a、22a在电介质层12a的层叠方向Z上投影则相互重叠，使电介质层12a介于中间来构成电容器。
接着，说明本实施方式的叠层电容器10的作用。
依据本实施方式的叠层电容器10，在层叠多个电介质层而形成为长方体形状的电介质基体12内，以被夹在各自的电介质层间的形式，交互配置二个种类的内部导体层21、22。这二个种类的内部导体层21、22以投影在电介质层的层叠方向上相互不重叠的位置关系，构成跨越在各自的电介质基体12的三个侧面上而引出的构造。另外，两个端子电极31、32跨越在各电介质基体12的三个侧面上，被配置在电介质基体12的外侧上，二个种类的内部导体层21、22的任意一方分别连接在两个端子电极31、32上。
而且，在本实施方式的叠层电容器10中，对于第一内层用导体层21的第一引出部形成第一间隙图形41。因而，第一引出部就有从第一内层用导体层21的本体部分21a向电介质基体12中的第一纵向侧面12A与横向侧面12C、12D交叉的两个角部引出的一对分岔引出图形21b。因而，在各第一内层用导体层21中，形成从各自的分岔引出图形21b的角部向各自的对角线的角部的电流流动，这些流动在第一内层用导体层21的本体部分21a在同一平面内交叉。
同样，在各第二内层用导体层22中，形成从各自的分岔引出图形22b的角部向各自的对角线的角部的电流流动，这些流动在第二内层用导体层22的本体部分22a在同一平面内交叉。
其结果，在电流交叉的部位，产生抵消磁场的作用，与此伴随可以减小叠层电容器10自身具有的寄生电感，产生降低等效串联电感的效果。
另外，在本实施方式中，由于第一端子电极31和第二端子电极32在横向Y相互面对，端子间距离变短，在这一点上也可以谋求低ESL化。另外，由于沿第一和第二纵向侧面12A、12B的各自方向，形成第一端子电极31和第二端子电极32，即使在各引出部形成间隙图形41、42，也可以充分确保各引出部的分岔引出图形21b、22b与各端子电极31、32的连接长度。
再者，在本实施方式中，由于在各自的电介质基体12内，多个配置二个种类的第一和第二内部导体层21、22，不仅静电电容提高，抵消磁场的作用也进一步增大，可以更大幅度地减小电感，进一步降低ESL。
第三实施方式
然后，根据图7A～图7D说明本发明的第三实施方式。再者，以下，就第一和第二实施方式与第三实施方式共同的特征省略其说明，仅就上述实施方式与第三实施方式的不同点进行说明。
在本实施方式中，除了将第二实施方式中的第二内部导体层22换成图7B和图7D所示的第二内层用导体层322和图7D所示的第二内部导体层323这2种以外，与第一实施方式一样地构成叠层电容器。
在本实施方式中，在与图7A所示的第二实施方式相同的第一内层用导体层21之下，间隔着电介质层12a层叠图7B所示的第二内层用导体层322，在第二内层用导体层322之下，间隔着电介质层12a层叠与图7C所示的第二实施方式相同的第一内层用导体层21。然后，在该第一内层用导体层21之下，间隔着电介质层12a层叠图7D所示的第二内部导体层323。在这以下，重复上述的图7A～图7D所示的导体层21、322、21、323的层叠。
在本实施方式中，一方的第二内层用导体层322含有：对应于第二实施方式中的第二内部导体层的本体部分22a的内部导体层本体部分322a；对应于分岔引出图形22b的单一引出图形322b。单一引出图形322b仅连接在位于第二纵向侧面12B与第四横向侧面12D交叉而形成的角部的第二端子电极32上。
由于仅形成单一引出图形322b，在内部导体层本体部分322a的周围，在引出图形322b以外的部分，形成了连续的绝缘间隙图形344。
另外，另一方的第二内部导体层323含有：对应于第二实施方式中的第二内部导体层的本体部分22a的内部导体层本体部分323a；对应于分岔引出图形22b的单一引出图形323b。单一引出图形323b仅连接在位于第二纵向侧面12B与第三横向侧面12C交叉而形成的角部的第二端子电极32上。
由于仅形成单一引出图形323b，在内部导体层本体部分323a的周围，在引出图形323b以外的部分，形成了连续的绝缘间隙图形345。
在本实施方式的叠层电容器中，在第一内部导体层21中，可以期待流过与第二实施方式同样的交叉电流。另外，在2个种类的第二内层用导体层322及323中，可以实现通过各自的单一引出图形322b或323b的对角线上的电流流动。在2个种类的第二内层用导体层322及323相互之间，电流交叉流动。
因而，若与第二实施方式比较，则在第二内层用导体层322或323的各同一面内，不形成交叉的电流，但在第一内部导体层21中，可以期待流过与第二实施方式同样的交叉电流。其结果，比第二实施方式稍差，但可以期待大致同样的作用与效果。
第四实施方式
接着，说明本发明的第四实施方式。以下，就上述的实施方式与第四实施方式共同的特征省略说明，仅就上述的实施方式与第四实施方式的不同点进行说明。
在本实施方式中，如图8所示，在第一外层用导体层23上，可以在沿第一纵向侧面12A的位置上，形成不与第一端子电极连接的第一外层用间隙图形80。另外，在第二外层用导体层25上，可以在沿第二纵向侧面12B的位置上，形成不与第二端子电极23连接的第二外层用间隙图形82。
在形成第一外层用导体层23和第二外层用导体层25的工序中，通常需要有这样的工序：将多个第一外层用导体层23和第二外层用导体层25并进对称地形成的电极图形的外层用电极片，间隔着生片层叠后切断。在该叠层体切断后，通过确认是否在预定的位置配置第一外层用间隙图形80和第二外层用间隙图形82，可以确认各个第一外层用导体层23和第二外层用导体层25是否被正确地切出，另外，可以防止层叠偏移。
在这样的第四实施方式中也可以起到与上述的第一实施方式同样的效果。
第五实施方式
接着，说明本发明的第五实施方式。再者，以下就第一～第四实施方式与第五实施方式共同的特征省略说明，仅就上述实施方式与第五实施方式的不同点进行说明。
在本实施方式中，如图9所示，第一端子电极31跨越在第一纵向侧面12A、邻接于该第一纵向侧面12A且与层叠方向Z垂直的第五侧面12E和第六侧面12F这3侧面上而形成。另外，第二端子电极32跨越在第二纵向侧面12B、邻接于该第二纵向侧面12B且与层叠方向Z垂直的第五侧面12E和第六侧面12F这3侧面上而形成。
如图10A所示，第一内层用导体层21含有：第一内层用导体层本体部分21a；以及与该本体部分21a一体地形成在同一平面上的、仅在电介质基体12的第一纵向侧面12A上引出的第一引出部21L。通过该第一引出部21L，在第一纵向侧面12A上连接第一内层用导体层21和第一端子电极31。
如图10B所示，第二内层用导体层22含有：第二内层用导体层本体部分22a；以及与该本体部分22a一体形成在同一平面上的、仅在电介质基体12的第二纵向侧面12B上引出的第二引出部22L。通过该第二引出部22L，在第二纵向侧面12B上连接第二内层用导体层22和第二端子电极32。
如图10C所示，第一外层用导体层23含有：与该第一外层用导体层23一体地形成在同一平面上的、仅在电介质基体12的第一纵向侧面12A上引出的第三引出部23L。通过该第三引出部23L，在第一纵向侧面12A上连接第一外层用导体层23和第一端子电极31。
如图10C所示，第二外层用导体层25含有：与该第二外层用导体层25一体地形成在同一平面上的、仅在电介质基体12的第二纵向侧面12B上所引出的第四引出部25L。通过第四引出部25L，在第二纵向侧面12B上连接第二外层用导体层25和第二端子电极32。
即便在这样的第五实施方式中，也可以起到与上述第一实施方式同样的作用与效果。
第六实施方式
接着，说明本发明的第六实施方式。以下，与第一～第五实施方式与第六实施方式共同的特征的说明省略，仅就上述实施方式与第六实施方式的不同点进行说明。
在本实施方式中，如图11A～D所示，X方向上的第一侧面12A和第二侧面12B的宽度L0小于Y方向上的第三侧面12C和第四侧面12D的宽度W0。在这样的情况下，也可以期待取得与第一实施方式大致同样的作用与效果。
再者，如图11D所示，在第一外层用导体层923上，可以在沿第一侧面12A的位置上形成不与第一端子电极931连接的第一外层用间隙图形980。另外，在第二外层用导体层925上，可以在沿第二侧面12B的位置上形成不与第二端子电极932连接的第二外层用间隙图形982。
再者，本发明不限定于上述的实施方式，在本发明的范围内可以有种种改变。
例如，在本发明的叠层电容器中，内层用导体层的层叠数并无特别限定，也可以是数十或数百层。另外，在本发明中，第一间隙图形和第二间隙图形不必一定沿纵向连续，也可以断续地形成。
在上述的本实施方式中，如图2所示，电介质基体12具有两个外层部19a、19b。在这两个外层部中，在隔着内层部17且位于电路基板15的相反侧的外层部19a中不流过电流。因而，由于外层部19a对ESL的降低没有贡献，不是必需的。但是，由于电介质基体12有外层部19a，外层部19a和外层部19b夹有内层部17处于对称的位置。亦即，电介质基体12可以具有取得平衡的形状。其结果，在电介质基体12烧结时，可以防止电介质基体12变形。另外，由于电介质基体12具有外层部19a，即使在将图2的叠层电容器10相对于电路基板15上下反转时，也可以使叠层电容器10起作用。
在上述的实施方式中，分别个别地制作了外层叠层部和内层叠层部，但也可以在形成外层叠层部以后连续形成内层叠层部。再者，在形成内层叠层部后，也可以连续再形成一个外层叠层部。即，用以形成叠层体的生片的层叠工序可以按外层叠层部和内层叠层部按各部件分开层叠，也可以不分开地连续进行。
接着，再用一个具体的实施例来说明本发明，而本发明不限定于本实施例。在本实施例中，使用阻抗分析器从S参数换算成阻抗，分别求出了以下的各电容器样品的ESL。
首先，说明各电容器样品的内容。将图1所示的第一实施方式的二端子型叠层电容器作为样品Ex1。另外，除了没有针孔导体部20以外，将与样品Ex1同样制造的电容器作为样品Cex1，分别求出了各样品的ESL。
而且，测量了各样品的阻抗特性，测量结果示于图12。如图12的曲线所示，在高频一侧，确认了样品Ex1一方的阻抗值比样品Cex1更小。另外，求出了ESL，在样品Ex1中，ESL是98Ph，在样品Cex1中，ESL是122pH。也就是，在由本发明的实施方式制作的样品Ex1中，确认ESL被大幅度地降低。
再者，该ESL是由式2πf0＝1/√(ESL·C)求出的值，f0是自身谐振频率，C是静电电容。
作为这里使用的各样品的尺寸，在图3、4所示的尺寸中：L0＝1.6mm、W0为0.8mm，W1、W3、W4各为0.25mm，W5为0.15mm。内层用导体层的层叠数合计25层，静电电容是0.1μF。

Claims (16)

1.一种叠层电容器，其特征在于，
设有：电介质基体，层叠多个电介质层而形成的大致长方体形状；
内部层，在所述电介质基体中，间隔着所述电介质层交互地层叠第一内层用导体层和第二内层用导体层，使其在层叠方向上相互重叠，形成电容器的内部电极电路；
外层部，在所述电介质基体中，邻接于所述层叠方向上的所述内层部的两端面的至少任一面，间隔着所述电介质层层叠多个第一外层用导体层和第二外层用导体层，使其在所述层叠方向上不相互重叠；
第一端子电极，至少形成在所述电介质基体的侧面内与所述层叠方向平行的第一侧面上，与所述第一内层用导体层和所述第一外层用导体层连接；以及
第二端子电极，至少形成在所述电介质基体的侧面内与所述第一侧面相对的第二侧面上，与所述第二内层用导体层和所述第二外层用导体层连接，
位于所述外层部的所述电介质层设有多个针孔导体部，在与该电介质层邻接的与一对所述第一外层用导体层或一对所述第二外层用导体层重叠的区域上，使与该电介质层邻接的一对该第一外层用导体层相互之间或一对该第二外层用导体层相互之间在所述层叠方向上相互连接，
所述第一端子电极跨越在所述第一侧面以及在所述电介质基体的侧面内邻接于该第一侧面且与所述层叠方向平行的第三和第四侧面上而形成，
所述第二端子电极跨越在所述第二侧面以及在所述电介质基体的侧面内邻接于该第二侧面且与所述层叠方向平行的所述第三和第四侧面上而形成，
所述第一外层用导体层跨越所述第一侧面、以及所述第三和第四侧面上而引出，沿所述第一侧面狭长地形成长方形状，
所述第二外层用导体层跨越所述第二侧面、以及所述第三和第四侧面上而引出，沿所述第二侧面狭长地形成长方形状，
若设：所述第三和第四侧面上与所述电介质层的所述层叠方向垂直的方向上的所述第一外层用导体层的宽度为W3，
所述第三和第四侧面上与所述电介质层的所述层叠方向垂直的方向上的所述第二外层用导体层的宽度为W4，
所述第三和第四侧面上与所述电介质层的所述层叠方向垂直的方向上的所述第一端子电极的宽度为L3，
所述第三和第四侧面上与所述电介质层的所述层叠方向垂直的方向上的所述第二端子电极的宽度作为L4，则有：
W3＜L3，且W4＜L4，
若设与所述电介质层的所述层叠方向垂直的方向上的所述第三和第四侧面的宽度为W0，则有：
0.15≤W3/W0≤0.45，且0.15≤W4/W0≤0.45。
2.如权利要求1所述的叠层电容器，其特征在于，
所述针孔导体部的针孔直径为1～10μm，
所述针孔导体部的总截面面积相对于该针孔导体部连接的所述第一外层用导体层或第二外层用导体层的面积为30～50％。
3.如权利要求1所述的叠层电容器，其特征在于，
在设有多个所述针孔导体部的所述电介质层的所述层叠方向和与该层叠方向垂直的平面方向上，随机配置有多个所述针孔导体部。
4.如权利要求1所述的叠层电容器，其特征在于，
所述第一端子电极跨越在所述第一侧面以及在所述电介质基体的侧面内邻接于该第一侧面且与所述层叠方向垂直的第五侧面和/或第六侧面上而形成，
所述第二端子电极跨越在所述第二侧面以及在所述电介质基体的侧面内邻接于该第二侧面且与所述层叠方向垂直的所述第五侧面和/或所述第六侧面上而形成。
5.如权利要求4所述的叠层电容器，其特征在于，
形成在所述第五侧面和/或所述第六侧面上的所述第一端子电极和所述第一外层用导体层之间，通过位于该第一端子电极和该第一外层用导体层之间的所述电介质层设有的多个所述针孔导体部来连接，
形成在所述第五侧面和/或所述第六侧面上的所述第二端子电极和所述第二外层用导体层之间，通过位于该第二端子电极和该第二外层用导体层之间的所述电介质层设有的多个所述针孔导体部来连接。
6.如权利要求1所述的叠层电容器，其特征在于，
所述第一内层用导体层设有：跨越在所述电介质基体的所述第一侧面以及所述第三和第四侧面上而引出的、连接在所述第一端子电极上的第一引出部，
所述第二内层用导体层设有：跨越在所述电介质基体的所述第二侧面以及所述第三和第四侧面上而引出的、连接在所述第二端子电极上的第二引出部。
7.如权利要求1所述的叠层电容器，其特征在于，
所述第一外层用导体层设有：跨越在所述第一侧面以及所述第三和第四侧面上而引出的、连接在所述第一端子电极上的第三引出部，
所述第二外层用导体层设有：跨越在所述第二侧面，和所述第三和第四侧面上而引出的、连接在所述第二端子电极上的第四引出部。
8.如权利要求4所述的叠层电容器，其特征在于，
在与所述层叠方向垂直的方向上，所述第五侧面和/或所述第六侧面上的所述第一端子电极的宽度大于所述第一外层用导体层的宽度，
在与所述层叠方向垂直的方向上，所述第五侧面和/或所述第六侧面上的所述第二端子电极的宽度大于所述第二外层用导体层的宽度。
9.如权利要求1所述的叠层电容器，其特征在于，
在所述第一内层用导体层上，在沿所述第一侧面的位置上形成不与所述第一端子电极连接的第一间隙图形。
10.如权利要求1所述的叠层电容器，其特征在于，
在所述第一外层用导体层上，在沿所述第一侧面的位置上形成不与所述第一端子电极连接的第一外层用间隙图形。
11.如权利要求1所述的叠层电容器，其特征在于，
在所述第二外层用导体层上，在沿所述第二侧面的位置上形成不与所述第二端子电极连接的第二外层用间隙图形。
12.如权利要求1所述的叠层电容器，其特征在于，
与所述电介质层的所述层叠方向垂直的方向上的所述第一和第二侧面的宽度，大于与所述电介质层的所述层叠方向垂直的方向上的所述第三和第四侧面的宽度。
13.一种制造权利要求1所述的叠层电容器的叠层电容器的制造方法，包括下列工序：
形成内层用生片；
形成所述第一内层用导体层和所述第二内层用导体层；
形成设有多个针孔的外层用生片；
形成多个所述第一外层用导体层和所述第二外层用导体层；
用导电材料充填多个所述针孔，形成多个所述针孔导体部；
间隔着所述外层用生片层叠多个所述第一外层用导体层和所述第二外层用导体层，使其在所述层叠方向上不相互重叠，形成外层叠层部；
间隔着所述内层用生片交互层叠所述第一内层用导体层和所述第二内层用导体层，使其在所述层叠方向上相互重叠，形成内层叠层部；
将具有在所述内层叠层部上的所述内层用生片的层叠方向的两端面的至少任一面上层叠的所述外层叠层部的叠层体按预定尺寸切断，形成绿色芯片；
烧结所述绿色芯片，形成所述电介质基体；
在所述电介质基体上形成所述第一端子电极和所述第二端子电极。
14.如权利要求13所述的叠层电容器的制造方法，其特征在于，
在所述外层用生片的表面上层叠而形成所述第一外层用导体层或所述第二外层用导体层的同时，形成所述针孔导体部。
15.如权利要求13所述的叠层电容器的制造方法，其特征在于，
在形成所述外层叠层部后，接连地形成所述内层叠层部。
16.如权利要求13所述的叠层电容器的制造方法，其特征在于，
在形成所述内层叠层部后，接连地形成所述外层叠层部。
CN2007101806424A 2006-09-29 2007-09-28 叠层电容器及其制造方法 Active CN101162648B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006269071 2006-09-29
JP2006269071A JP4396682B2 (ja) 2006-09-29 2006-09-29 積層コンデンサ、および積層コンデンサの製造方法
JP2006-269071 2006-09-29

Publications (2)

Publication Number Publication Date
CN101162648A CN101162648A (zh) 2008-04-16
CN101162648B true CN101162648B (zh) 2011-09-14

Family

ID=39260905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101806424A Active CN101162648B (zh) 2006-09-29 2007-09-28 叠层电容器及其制造方法

Country Status (4)

Country Link
US (1) US7551422B2 (zh)
JP (1) JP4396682B2 (zh)
KR (1) KR101386541B1 (zh)
CN (1) CN101162648B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
KR100925624B1 (ko) * 2008-02-21 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
KR100956237B1 (ko) * 2008-05-08 2010-05-04 삼성전기주식회사 적층형 칩 커패시터
WO2009139112A1 (ja) * 2008-05-16 2009-11-19 株式会社村田製作所 積層セラミック電子部品
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5293379B2 (ja) * 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR101300359B1 (ko) 2011-11-02 2013-08-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5903913B2 (ja) * 2012-02-06 2016-04-13 Tdk株式会社 積層電子部品
KR101462746B1 (ko) * 2013-01-02 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP5811114B2 (ja) * 2013-02-28 2015-11-11 株式会社村田製作所 電子部品
KR101994710B1 (ko) * 2013-04-18 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터
US9609753B2 (en) * 2013-07-11 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US10117333B2 (en) * 2015-01-31 2018-10-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
DE102015213428A1 (de) * 2015-07-17 2017-01-19 Robert Bosch Gmbh Elektrische Leitereinrichtung
CN105957710B (zh) * 2016-05-12 2018-08-31 广东风华高新科技股份有限公司 陶瓷生坯的研磨方法及多层陶瓷电容器的制备方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2019176109A (ja) * 2018-03-29 2019-10-10 太陽誘電株式会社 受動部品及び電子機器
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
WO2021162350A1 (ko) * 2020-02-11 2021-08-19 주식회사 아모텍 광대역 커패시터
US11631541B2 (en) * 2020-03-24 2023-04-18 Tdk Corporation Multilayer capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038121A (en) * 1998-10-06 2000-03-14 Murata Manufacturing Co., Ltd. Monolithic capacitor
CN1402274A (zh) * 2001-08-03 2003-03-12 Tdk株式会社 多层陶瓷电子器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
US6515842B1 (en) * 2000-03-30 2003-02-04 Avx Corporation Multiple array and method of making a multiple array
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
JP2005136132A (ja) * 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP4463045B2 (ja) * 2004-08-23 2010-05-12 京セラ株式会社 セラミック電子部品及びコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038121A (en) * 1998-10-06 2000-03-14 Murata Manufacturing Co., Ltd. Monolithic capacitor
CN1402274A (zh) * 2001-08-03 2003-03-12 Tdk株式会社 多层陶瓷电子器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平9-129476A 1997.05.16 *

Also Published As

Publication number Publication date
KR20080030527A (ko) 2008-04-04
JP2008091521A (ja) 2008-04-17
US7551422B2 (en) 2009-06-23
JP4396682B2 (ja) 2010-01-13
US20080080120A1 (en) 2008-04-03
CN101162648A (zh) 2008-04-16
KR101386541B1 (ko) 2014-04-17

Similar Documents

Publication Publication Date Title
CN101162648B (zh) 叠层电容器及其制造方法
JP4400612B2 (ja) 積層コンデンサ、および積層コンデンサの製造方法
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
KR101761937B1 (ko) 전자 부품 및 그 제조 방법
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150007947A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101452130B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20140038912A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US7710710B2 (en) Electrical component and circuit configuration with the electrical component
KR20130070096A (ko) 적층 세라믹 전자 부품
KR20140038915A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6521517B2 (ja) 積層セラミック電子部品及びその製造方法
KR101452126B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2012129506A (ja) 積層セラミックコンデンサ及びその製造方法
KR20140028392A (ko) 적층 칩 전자부품
CN104979080A (zh) 多层电子元件及其制造方法
CN103177875B (zh) 层叠陶瓷电子元器件
KR20150051421A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN112185693B (zh) 多层陶瓷电容器
US9198297B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2000091152A (ja) 積層電子部品とその製造方法
KR20220032339A (ko) 적층형 전자 부품 및 그 제조방법
US20230207202A1 (en) Multilayer electronic component
JP2000252153A (ja) 積層セラミックコンデンサ
KR20240091624A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant