CN101159250A - 显示元件及其制造方法 - Google Patents

Abstract

一种显示元件及其制造方法，该方法包括提供基板，该基板具有薄膜晶体管区、像素区、栅极线区与数据线区；依序形成透明导电层与第一金属层于基板上，并对其图案化，以分别于薄膜晶体管区、像素区、栅极线区与数据线区的末端内形成导电叠层；依序形成第一绝缘层与半导体层于基板上并覆盖导电叠层，再对其图案化后于薄膜晶体管区的导电叠层上形成图案化第一绝缘层与图案化半导体层；形成第二金属层于基板上，并覆盖图案化半导体层与导电叠层，并形成第一光致抗蚀剂层于第二金属层上；以第一光致抗蚀剂层为掩模图案化第二金属层与第一金属层，其中在薄膜晶体管区中形成沟道。之后，对第一光致抗蚀剂层进行热回流使部分的第一光致抗蚀剂层保护沟道。

Description

显示元件及其制造方法

技术领域

本发明涉及一种显示元件及其制造方法，且特别涉及一种可减少掩模使用数目的显示元件及其制造方法。

背景技术

传统的薄膜晶体管显示元件(TFT Display)在工艺上是使用五道或四道掩模工艺，包括形成栅极(第一金属层)、半导体层、源极和漏极(第二金属层)、保护层和透明电极(例如ITO)等。然而为了简化工艺步骤和节省制造成本，业者仍期望以更少的掩模数目来达到薄膜晶体管的同样效能。

随着显示元件的面板尺寸越来越大，电极导线因阻抗造成的信号延迟会越来越严重，尤其栅极信号线更是如此。因此，如何降低导线的电阻值也成为相关业者在制造大尺寸面板时所需要注意的课题之一。

发明内容

本发明是关于一种显示元件及其制造方法，除了可减少掩模的使用数目，还可降低导线的电阻值，兼具降低制造成本与提升显示元件信号传送速度的优点。

本发明的技术形态是关于一种显示元件的制造方法，这种方法包括：提供一基板，该基板具有一薄膜晶体管区、一像素区、一栅极线(gate line)区与一数据线(data line)区；依序形成一透明导电层与一第一金属层于基板上；图案化透明导电层与第一金属层，以分别于薄膜晶体管区、像素区、栅极线区与数据线区的末端内形成一导电叠层(conductive stack layer)，其中导电叠层包括透明导电层与第一金属层；依序形成一第一绝缘层与一半导体层于基板上，并覆盖导电叠层；图案化第一绝缘层与半导体层，以于薄膜晶体管区的导电叠层上形成一图案化第一绝缘层与一图案化半导体层；形成一第二金属层于基板上，并覆盖图案化半导体层与导电叠层；形成一第一光致抗蚀剂层于第二金属层上；以第一光致抗蚀剂层为掩模图案化第二金属层与第一金属层，其中在薄膜晶体管区中形成一沟道；以及加热第一光致抗蚀剂层使其热回流(thermal reflow)，且部分的第一光致抗蚀剂层保护沟道。

本发明的另一技术形态是关于一种显示元件，这种显示元件包括：一基板，具有一薄膜晶体管区、一像素区、一电容区、一栅极线区与一数据线区；一导电叠层，设置于基板的薄膜晶体管区、电容区与栅极线区内，其中导电叠层包括一透明导电层与一第一金属层，其中透明导电层包括设置于像素区；一图案化第一绝缘层，配置于基板的薄膜晶体管区与电容区的导电叠层上；一图案化半导体层，设置于基板的薄膜晶体管区的图案化第一绝缘层上；一图案化第二金属层，包括源极与漏极图案、一第二金属电容图案、一栅极线路图案与一数据线，其中源极与漏极图案配置于薄膜晶体管区的图案化半导体层上，第二金属电容图案配置于电容区的图案化第一绝缘层之上，栅极线路图案配置于栅极线区的导电叠层上且导电叠层与栅极线路图案构成一栅极线，以及数据线位于数据线区并电性连接至源极图案，而图案化第二金属层暴露出像素区部分的透明导电层作为一像素电极；以及一光致抗蚀剂层，覆盖于图案化第二金属层上，光致抗蚀剂层为一有机材料。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。

附图说明

图1A至图1F绘示依照本发明第一实施例的显示元件的制造方法。

图2A至图2C分别绘示图1A、图1B和图1F的俯视图。

图3是绘示依照本发明第二实施例的显示元件制造方法的步骤之一。

图4为图3的俯视图。

图5A至图5E绘示一制造方法，以形成第二实施例的图3中薄膜晶体管区和电容区的结构。

图6A至图6G绘示依照本发明第三实施例的显示元件的制造方法。

图7A至图7C分别绘示图6A、图6B和图6G的俯视图。

图8A至图8E绘示一制造方法，以形成第三实施例的图6B中薄膜晶体管区和电容区的结构。

其中，附图标记说明如下：

9：基板                             10：导电叠层

101：透明导电层                     103：第一金属层

11：栅极线区                        113：第二金属层

115：第一光致抗蚀剂层               115’：热回流后的第一光致抗蚀剂层

117：栅极接垫(pad)                  118：数据接垫

119：三层导体堆叠结构               13：薄膜晶体管区

15：像素区                          17：电容区

19：数据线区                        201、301：图案化第一绝缘层

203、303：图案化半导体层            305：图案化第二绝缘层

205、307：图案化欧姆接触层          207：沟道

309：分隔区                         501、701：第一绝缘层

503、703：半导体层                  505：欧姆接触层

705：第二绝缘层

513、514、711、721、731：光致抗蚀剂区块

513’、711’：剩余的光致抗蚀剂区块

具体实施方式

本发明提出一种显示元件及其制造方法。本发明的制造方法可用来制造具有不同结构的薄膜晶体管的显示元件，例如背沟道蚀刻式结构(Back-Channel Etching(BCE)Type TFT)的薄膜晶体管、或是蚀刻停止式结构(Etch Stop Type TFT)的薄膜晶体管。再者，本发明的制造方法是减少掩模使用数目进而降低制造成本，除此之外，应用本发明所制成的电极导线，特别是栅极信号线具有三层导电结构，可降低导线阻抗，解决传统大尺寸面板电极导线因阻抗过高而造成信号延迟的问题。

以下提出第一、第二和第三实施例作为本发明的说明，其中第一、第二实施例的显示元件中的薄膜晶体管为背沟道蚀刻式(BCE)结构，第三实施例的显示元件中的薄膜晶体管为蚀刻停止式(Island-Stop)结构。然而这些实施例所提出的步骤与显示元件仅为举例说明之用，并非刻意对本发明欲保护的范围做限缩。再者，实施例中的附图也省略不必要的元件，以利清楚显示本发明的技术特点。另外，第一、第二和第三实施例中的相同元件沿用相同标号。

第一实施例

请参照图1A至图1F，其绘示依照本发明第一实施例的显示元件的制造方法。请同时参照图2A至图2C，其分别绘示图1A、图1B和图1F的俯视图。图1A、图1B和图1F是沿着图2A至图2C中剖面线L-L’所绘制的剖面示意图。

显示元件具有多个扫描信号线(未绘示)与多个数据信号线(未绘示)以阵列的形式垂直相交，且扫描信号线与数据信号线定义出多个像素，每一像素是由相邻的一对扫描信号线与相邻的一对数据信号线所定义。在此实施例中，每一像素是以具有栅极线区11、薄膜晶体管区13、像素区15、电容区(Cst region)17和数据线区(data-line region)19作此实施例制造方法的说明。

[第一道掩模工艺]

请同时参照图1A和图2A。图1A是沿着图2A中剖面线L-L’所绘制的剖面示意图。首先，提供基板9，并在基板9上形成透明导电层101，再于透明导电层101上形成第一金属层103。接着图案化(例如光刻与蚀刻工艺)第一金属层103和透明导电层101，以分别于薄膜晶体管区13、像素区15、栅极线区11及数据线区19的末端(即图2A中所示的方形区域)内形成导电叠层(conductive stack layer)10。透明导电层101的材料例如是氧化铟锡(ITO)。

在此实施例中，于图案化透明导电层101与第一金属层103时，也同时形成电容导电叠层10于电容区17，其中电容导电叠层10同样地包括了透明导电层101与第一金属层103。

[第二道掩模工艺]

请同时参照图1B和图2B。图1B是沿着图2B中剖面线L-L’所绘制的剖面示意图。在第二道掩模工艺中，是依序形成第一绝缘层与半导体层于基板9上，并覆盖导电叠层10；之后图案化(例如光刻与蚀刻工艺)第一绝缘层与半导体层，以于薄膜晶体管区13的导电叠层10上各形成图案化第一绝缘层201与图案化半导体层203。图案化第一绝缘层201以及图案化半导体层203是由同一道掩模工艺所形成。

在此实施例中，于图案化第一绝缘层与半导体层时，也同时于电容区17的电容导电叠层10上形成图案化第一绝缘层201与图案化半导体层203，如图1B所示。

在此实施例中，另可选择于半导体层上形成欧姆接触层，并在图案化第一绝缘层与半导体层的步骤中，利用同一道掩模工艺，于薄膜晶体管区13和电容区17中分别形成图案化欧姆接触层205。

在此实施例中，图案化第一绝缘层201、图案化半导体层203与图案化欧姆接触层205的材料，例如分别是氮化硅(SiN)层、非晶硅层(amorphoussilicon layer，a-Si Layer)和n+非晶硅层(n+a-Si)。

[第三道掩模工艺]

接着，形成第二金属层113于基板9上，并覆盖薄膜晶体管区13和电容区17中的图案化半导体层203(在此实施例中是覆盖图案化欧姆接触层205)，与覆盖栅极线区11、像素区15及数据线区19中的导电叠层10。之后，形成图案化第一光致抗蚀剂层115于第二金属层113上，如图1C所示。第一光致抗蚀剂层115可为有机材料，具有耐蚀刻和高温下可热回流的特性。

如图1D所示，以图案化第一光致抗蚀剂层115为掩模对第二金属层113与第一金属层103图案化之后，在(a)薄膜晶体管区13中露出部分图案化欧姆接触层205的表面，(b)在像素区15中暴露出部分的透明导电层101作为像素电极，(c)于栅极线区11与数据线区19的末端分别暴露出部分的透明导电层101，以作为栅极接垫117和数据接垫118，(d)于电容区17中，形成第二金属电容图案113于图案化半导体层203的上方(在此实施例第二金属电容图案113是位于图案化欧姆接触层205上)。

接着，如图1E所示，在薄膜晶体管区13中移除部分图案化欧姆接触层205以暴露出图案化半导体层203的部分表面，以形成沟道207。

最后，加热第一光致抗蚀剂层115使其热回流(reflow)，且部分的第一光致抗蚀剂层115流入薄膜晶体管区13的沟道207而将其覆盖，如图1F所示。热回流后的光致抗蚀剂层115’除了覆盖薄膜晶体管区13中的沟道207和第二金属层113，也部分流动至像素区15和栅极线区11中的透明导电层101的部分表面，以及包覆了电容区17的第二金属电容图案113。因此，热回流后的光致抗蚀剂层115’可完全包覆第二金属层113而达到保护作用。

请同时参照图2C，其为图1F的俯视图。如图2C所示，在栅极线区11的栅极在线具有第二金属层113，而其末端则具有栅极接垫117(以透明导电层101所形成)。在薄膜晶体管区13中可看到沟道207和第二金属层113的所在位置。在电容区17处也显示了第二金属电容图案113。在数据线区19的末端则具有数据接垫118(以透明导电层101所形成)。

根据第一实施例，在栅极线区11中除了以透明导电层101做为栅极接垫117外，栅极线(gate line)为三层导体堆叠结构119(如图1E所示)，包括了透明导电层101、第一金属层103和第二金属层113。

综上，热回流而成形后的光致抗蚀剂115’可作为显示元件中的保护层，进而免除了后续形成保护层的步骤，达到减少掩模使用数目的目的。再者，栅极线区11中的栅极线(gate line)具有三层导体堆叠结构119，可降低导线阻抗，解决传统大尺寸面板电极导线因阻抗过高而造成信号延迟的问题。

第二实施例

第二实施例的电容结构和第一实施例的电容结构不同。在第二实施例的显示元件的制造方法中，部分工艺的详细实施方式与前述实施例所揭示的类似，因此请参照图1A至图1F及其相关说明，在此不再重复赘述。

请参照图3。在第二实施例中，先于薄膜晶体管区13、像素区15、电容区17、栅极线区11及数据线区19的末端分别形成导电叠层10后，如图1A所示，，接着于薄膜晶体管区13中形成图案化第一绝缘层201、图案化半导体层203(和图案化欧姆接触层205)，而于电容区17的电容导电叠层10上同时形成图案化第一绝缘层201。请同时参照图4，其为图3的俯视图。

在此实施例中，图案化第一绝缘层201、图案化半导体层203与图案化欧姆接触层205的材料，例如分别是氮化硅(SiN)层、非晶硅层(a-Si)和n+非晶硅层(n+a-Si)。

在第二实施例中，图案化第一绝缘层201与半导体层203可通过一半调式掩模工艺、或一灰调式掩模工艺、或通过不同曝光能量的两张掩模工艺而完成。本发明对此并没有限制。

与第一实施例相同的是，根据第二实施例所制成的结构，其热回流而成形后的光致抗蚀剂可作为显示元件中的保护层，达到减少掩模使用数目的目的。由三层导体所作成的栅极线可降低导线阻抗，解决传统大尺寸面板电极导线因阻抗过高而造成信号延迟的问题。与第一实施例不同的是，依照第二实施例所制成的电容结构由于仅具有图案化第一绝缘层201(例如氮化硅)，不具非晶硅，当电压大小改变时电容值仍十分稳定。

另外，在第二实施例中，可如图5A至图5E所示的制造方法，以形成图3中薄膜晶体管区和电容区的结构。如图5A所示，依序形成第一绝缘层501、半导体层503、欧姆接触层505于基板9上，并覆盖这些导电叠层(由透明导电层101和第一金属层103所组成)。接着如图5B所示，分别于薄膜晶体管区13和电容区17的欧姆接触层505上形成一光致抗蚀剂层(如果制作时省略欧姆接触层505，光致抗蚀剂则形成于半导体层503上)，其中光致抗蚀剂层包含位于薄膜晶体管区13的光致抗蚀剂区块513与位于电容区17的光致抗蚀剂区块514，其中光致抗蚀剂区块513的厚度大于光致抗蚀剂区块514的厚度。之后，以光致抗蚀剂层为掩模，对欧姆接触层505、半导体层503与第一绝缘层501进行第一蚀刻工艺，以形成图案化第一绝缘层301，如图5C所示。此时，在薄膜晶体管区13和电容区17的图案化第一绝缘层201已与图3的图案相同。接着，减少光致抗蚀剂层的厚度，例如使用灰化(ashing)工艺，直到电容区17的光致抗蚀剂区块514被完全移除，如图5D所示。之后，以薄膜晶体管区13中剩余的光致抗蚀剂区块513’为掩模，对电容区17的半导体层503进行第二蚀刻工艺，以形成图案化半导体层201，如图5E所示，此时电容区17的欧姆接触层505与半导体层503被完全移除。最后去除剩余的光致抗蚀剂区块513’即可制作出如图3所示的薄膜晶体管区和电容区的结构。然而，普通技术人员当知，图5A至图5E所示的制造方法仅为第二实施例中某道工艺的其中一种技术手段，本发明并不以此为限。其它可制作出如图3中薄膜晶体管区和电容区的结构的方法，也可应用于第二实施例。

第三实施例

第一、二实施例是以背沟道蚀刻式(BCE，Back Channel Etching)结构作为显示元件的薄膜晶体管，而第三实施例中则以蚀刻停止式(Island-Stop)结构作为显示元件的薄膜晶体管结构，以做本发明的说明。

请参照图6A至图6G，其绘示依照本发明第三实施例的显示元件的制造方法。请同时参照图7A至图7C，其分别绘示图6A、图6B和图6G的俯视图。图6A、图6B和图6G是沿着图7A至图7C中剖面线L-L’所绘制的剖面示意图。

显示元件具有多个扫描信号线(未绘示)与多个数据信号线(未绘示)以阵列的形式垂直相交，且扫描信号线与数据信号线定义出多个像素，每一像素是由相邻的一对扫描信号线与相邻的一对数据信号线所定义。在此实施例中，每一像素是以具有栅极线区11、薄膜晶体管区13、像素区15、电容区17和数据线区19作此实施例制造方法的说明。

[第一道掩模工艺]

请同时参照图6A和图7A。图6A是沿着图7A中剖面线L-L’所绘制的剖面示意图。首先，提供基板9，并在基板9上形成透明导电层101，再于透明导电层101上形成第一金属层103。接着图案化(例如光刻与蚀刻工艺)第一金属层103和透明导电层101，以分别于薄膜晶体管区13、像素区15、栅极线区11及数据线区19的末端(即图7A中所示的方形区域)内形成导电叠层10。透明导电层101的材料例如是氧化铟锡(ITO)。

在此实施例中，于图案化透明导电层101与第一金属层103时，也同时形成电容导电叠层10于电容区17，其中电容导电叠层10同样地包括了透明导电层101与第一金属层103。

[第二道掩模工艺]

请同时参照图6B和图7B。图6B是沿着第7B图中剖面线L-L’所绘制的剖面示意图。在第二道掩模工艺中，依序形成第一绝缘层、半导体层与第二绝缘层于基板9上，并覆盖导电叠层10；之后进行图案化(例如光刻与蚀刻工艺)，以于薄膜晶体管区13的导电叠层10上形成图案化第一绝缘层301、图案化半导体层303与图案化第二绝缘层305。形成图案化第一绝缘层301、图案化半导体层303与图案化第二绝缘层305的方法例如是通过：半调式掩模工艺、灰调式掩模工艺、或通过不同曝光能量的两张掩模工艺。

在此实施例的第二道工艺中，也同时于电容区17的电容导电叠层10上形成图案化第一绝缘层301与图案化半导体层303，如图6B所示。

在此实施例中，图案化第一绝缘层301、图案化半导体层303与图案化第二绝缘层305的材料，例如分别是氮化硅(SiN)层、非晶硅层(a-Si Layer)和氮化硅层。

在此实施例中，还可如图6C所示，优选地对于薄膜晶体管区13和电容区17中进行一磷化氢处理(PH3 treatment)，以在图案化半导体层303上形成图案化欧姆接触层307。图案化欧姆接触层307例如是n+非晶硅层(n+a-Si)。

[第三道掩模工艺]

接着，如图6D所示，形成第二金属层113于基板9上，并覆盖栅极线区11、像素区15及数据线区19中的导电叠层10，覆盖薄膜晶体管区13中的图案化第二绝缘层305和图案化欧姆接触层307，以及覆盖电容区17中的图案化欧姆接触层307。之后，形成图案化第一光致抗蚀剂层115于第二金属层113上，如图6E所示。图案化第一光致抗蚀剂层115可为有机材料，具有耐蚀刻和高温下可热回流的特性。

然后，如图6F所示，以图案化第一光致抗蚀剂层115为掩模图案化(例如光刻与蚀刻工艺)第二金属层113与第一金属层103，其中在薄膜晶体管区13中形成分隔区309。

如图6F所示，以图案化第一光致抗蚀剂层115为掩模对第二金属层113与第一金属层103图案化之后，在(a)薄膜晶体管区13中露出部分图案化第二绝缘层305的表面，(b)在像素区15中暴露出部分的透明导电层101作为像素电极，(c)于栅极线区11与数据线区19的末端分别暴露出部分的透明导电层101，以作为栅极接垫(gate pad)117和数据接垫(data pad)118，(d)于电容区17中，形成第二金属电容图案113于图案化半导体层303的上方(在此实施例第二金属电容图案113位于图案化欧姆接触层307上)。

最后，加热第一光致抗蚀剂层115使其热回流(thermal reflow)，且部分的第一光致抗蚀剂层115流入薄膜晶体管区13的分隔区309而将其覆盖，如图6G所示。热回流后的光致抗蚀剂层115’除了覆盖薄膜晶体管区13中的分隔区309和第二金属层113，也部分流动至像素区15和栅极线区11中的透明导电层101的部分表面，以及包覆了电容区17的第二金属电容图案113。因此，热回流后的光致抗蚀剂层115’可完全包覆第二金属层113而达到保护作用。

请同时参照图7C，其为图6G的俯视图。如图7C所示，在栅极线区11的栅极在线具有第二金属层113，而其末端则具有栅极接垫117(以透明导电层101所形成)。在薄膜晶体管区13中可看到分隔区309和第二金属层113的所在位置。在电容区17处也显示了第二金属电容图案113。在数据线区19的末端则具有数据接垫118(以透明导电层101所形成)。

而根据上述第三实施例，热回流而成形后的光致抗蚀剂115’可作为显示元件中的保护层，进而免除了后续形成保护层的步骤，达到减少掩模使用数目的目的。再者，栅极线区11中的栅极线具有三层导体堆叠结构119(如图6F所示)，包括透明导电层101、第一金属层103和第二金属层113，可降低导线阻抗，解决传统大尺寸面板电极导线因阻抗过高而造成信号延迟的问题。

另外，在第三实施例的第二道掩模工艺中，可如图8A至图8E所示的制造方法，以形成图6B中薄膜晶体管区和电容区的结构。如图8A所示，依序形成第一绝缘层701、半导体层703与第二绝缘层705于基板9上。接着如图8B所示，分别于薄膜晶体管区13和电容区17形成一图案化光致抗蚀剂，其中薄膜晶体管区13的图案化光致抗蚀剂具有一第一光致抗蚀剂区块711以及位于第一光致抗蚀剂区块711两侧的第二光致抗蚀剂区块721，且第一光致抗蚀剂区块711的厚度大于该第二光致抗蚀剂区块721的厚度。电容区17则具有光致抗蚀剂区块731，且第一光致抗蚀剂区块711的厚度也大于光致抗蚀剂区块731的厚度。之后如图8C所示，以光致抗蚀剂为掩模，对第二绝缘层705、半导体层703与第一绝缘层701进行第一蚀刻工艺，以在薄膜晶体管区13和电容区17中形成图案化第一绝缘层301与图案化半导体层303。接着如图8D所示，减少光致抗蚀剂的厚度，例如使用灰化(ashing)工艺，直到薄膜晶体管区13的第二光致抗蚀剂区块721被完全移除，此时电容区17的光致抗蚀剂区块731也被完全移除。之后如图8E所示，以剩余的第一光致抗蚀剂区块711’为掩模对第二绝缘层705进行第二蚀刻工艺，以在薄膜晶体管区13中形成图案化第二绝缘层305，此时电容区17的第二绝缘层705被完全移除。最后去除剩余的第一光致抗蚀剂区块711’即可制作出如图6B所示的薄膜晶体管区和电容区的结构。然而，普通技术人员当知，图8A至图8E所示的制造方法仅为第三实施例的第二道掩模工艺的其中一种技术手段，本发明并不以此为限。其它可制作出如图6B中薄膜晶体管区和电容区的结构的方法，也可应用于第三实施例。

虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，应当可作各种变动与润饰，因此本发明的保护范围当视后附的权利要求书为准。

Claims (25)

1.一种显示元件的制造方法，包括：

提供一基板，该基板具有一薄膜晶体管区、一像素区、一栅极线区与一数据线区；

依序形成一透明导电层与一第一金属层于该基板上；

图案化该透明导电层与该第一金属层，以分别于该薄膜晶体管区、该像素区、该栅极线区与该数据线区的末端内形成一导电叠层，其中该导电叠层包括该透明导电层与该第一金属层；

依序形成一第一绝缘层与一半导体层于该基板上，并覆盖该导电叠层；

图案化该第一绝缘层与该半导体层，以于该薄膜晶体管区的该导电叠层上形成一图案化第一绝缘层与一图案化半导体层；

形成一第二金属层于该基板上，并覆盖该图案化半导体层与该导电叠层；

形成一第一光致抗蚀剂层于该第二金属层上；

以该第一光致抗蚀剂层为掩模图案化该第二金属层与该第一金属层，其中在该薄膜晶体管区中形成一沟道；以及

对第一光致抗蚀剂层进行热回流，使部分的该第一光致抗蚀剂层保护该沟道。

2.如权利要求1所述的制造方法，其中该图案化第二金属层和该沟道被热回流后的该第一光致抗蚀剂层所覆盖。

3.如权利要求1所述的制造方法，其中该第一光致抗蚀剂层为一有机材料。

4.如权利要求1所述的制造方法，其中图案化该第二金属层与该第一金属层的该步骤，是于该像素区暴露出部分的该透明导电层作为一像素电极。

5.如权利要求1所述的制造方法，其中该图案化第一绝缘层以及该图案化半导体层是由同一道掩模工艺所形成。

6.如权利要求1所述的制造方法，其中图案化该第二金属层与该第一金属层的该步骤，使该栅极线区与该数据线区的末端分别暴露出部分的该透明导电层，以作为一接垫。

7.如权利要求1所述的制造方法，还包括形成一图案化欧姆接触层于该图案化半导体层表面。

8.如权利要求1所述的制造方法，还包括：

形成一图案化第二绝缘层于该图案化半导体层上；以及

进行一磷化氢处理以于该薄膜晶体管区的该图案化半导体层上形成该一图案化欧姆接触层。

9.如权利要求8所述的制造方法，其中形成该图案化第一绝缘层、该图案化半导体层与该图案化第二绝缘层的方法是通过一半调式掩模工艺、一灰调式掩模工艺或通过不同曝光能量的两张掩模工艺。

10.如权利要求8所述的制造方法，其特征是形成该图案化第一绝缘层、该图案化半导体层以及该图案化第二绝缘层的方法包括：

在形成该第一绝缘层与该半导体层之后，形成一第二绝缘层于该半导体层上；

形成一第二光致抗蚀剂层于该薄膜晶体管区的该第二绝缘层上，其中该第二光致抗蚀剂层具有一第一光致抗蚀剂区块以及位于该第一光致抗蚀剂区块两侧的一第二光致抗蚀剂区块，且该第一光致抗蚀剂区块的厚度大于该第二光致抗蚀剂区块；

以该第二光致抗蚀剂层为掩模对该第二绝缘层、该半导体层与该第一绝缘层进行一第一蚀刻工艺，以形成该图案化第一绝缘层与该图案化半导体层；

减少该第二光致抗蚀剂层的厚度，直到该第二光致抗蚀剂区块被完全移除；以及

以剩余的该第一光致抗蚀剂区块为掩模对该第二绝缘层进行一第二蚀刻工艺，以形成该图案化第二绝缘层。

11.如权利要求10所述的制造方法，其中减少该光致抗蚀剂层厚度的方法包括进行一灰化工艺。

12.如权利要求1所述的制造方法，还包括形成一电容于该基板的一电容区上。

13.如权利要求12所述的制造方法，其特征是形成该电容的步骤包括：

在图案化该透明导电层与该第一金属层时，同时形成一电容导电叠层于该电容区，其中该电容导电叠层包括该透明导电层与该第一金属层；

在图案化该第一绝缘层与该半导体层时，该图案化第一绝缘层与该图案化半导体层同时形成于该电容导电叠层上；以及

在图案化该第二金属层与该第一金属层时，同时形成一第二金属电容图案于该电容区的该图案化半导体层上。

14.如权利要求13所述的制造方法，还包括形成一图案化欧姆接触层于该图案化半导体层表面。

15.如权利要求12所述的制造方法，其中形成该电容的步骤包括：

在图案化该透明导电层与该第一金属层时，同时形成一电容导电叠层于该电容区，其中该导电叠层包括该透明导电层与该第一金属层；

在图案化该第一绝缘层与该半导体层时，该图案化第一绝缘层同时形成于该电容导电叠层上；以及

在图案化该第二金属层与该第一金属层时，同时形成一第二金属电容图案于该电容区的该图案化第一绝缘层上。

16.如权利要求15所述的制造方法，其中形成该图案化第一绝缘层以及该图案化半导体层的方法包括：

形成一第三光致抗蚀剂层于该薄膜晶体管区与该电容区的该半导体层上，其中该第三光致抗蚀剂层包含位于该薄膜晶体管区的一第三光致抗蚀剂区块与位于该电容区的一第四光致抗蚀剂区块，其中该第三光致抗蚀剂区块的厚度大于该第四光致抗蚀剂区块；

以该第三光致抗蚀剂层为掩模对该半导体层与该第一绝缘层进行一第一蚀刻工艺，以于该薄膜晶体管区形成该图案化第一绝缘层以及该图案化半导体层；

减少该第三光致抗蚀剂层的厚度，直到该第四光致抗蚀剂区块被完全移除；以及

以剩余的该第三光致抗蚀剂区块为该薄膜晶体管区的掩模并对该电容区的该半导体层进行一第二蚀刻工艺，以形成该图案化第一绝缘层。

17.如权利要求16所述的制造方法，其特征是减少该第三光致抗蚀剂层厚度的方法包括进行一灰化工艺。

18.如权利要求15所述的制造方法，其中图案化该第一绝缘层与该半导体层是通过一半调式掩模工艺、一灰调式掩模工艺或通过不同曝光能量的两道掩模工艺。

19.一种显示元件，包括：

一基板，具有一薄膜晶体管区、一像素区、一电容区、一栅极线区与一数据线区；

一导电叠层，设置于该基板的该薄膜晶体管区、该电容区与该栅极线区内，其中该导电叠层包括一透明导电层与一第一金属层；

一图案化第一绝缘层，配置于该基板的该薄膜晶体管区与该电容区的该导电叠层上；

一图案化半导体层，设置于该基板的该薄膜晶体管区的该图案化第一绝缘层上；

一图案化第二金属层，包括一源极与一漏极图案、一第二金属电容图案、一栅极线路图案与一数据线，其中该源极/漏极图案配置于该薄膜晶体管区的该图案化半导体层上，该第二金属电容图案配置于该电容区的该图案化第一绝缘层之上，该栅极线路图案配置于该栅极线区的该导电叠层上且该导电叠层与该栅极线路图案构成一栅极线，以及该数据线位于数据线区并电性连接至该源极图案，而该像素区暴露出部分的该透明导电层作为一像素电极；以及

一光致抗蚀剂层，覆盖于该图案化第二金属层和该沟道上。

20.如权利要求19所述的显示元件，其中该图案化半导体层还设置于该电容区的该图案化第一绝缘层与该第二金属电容图案之间。

21.如权利要求19所述的显示元件，还包括一图案化欧姆接触层，配置于该图案化半导体层表面。

22.如权利要求19所述的显示元件，其中该栅极线区与该数据线区末端分别具有部分的该透明导电层，以作为一接垫。

23.如权利要求19所述的显示元件，还包括一图案化第二绝缘层设置于该薄膜晶体管区的该图案化半导体层之上。

24.如权利要求19所述的显示元件，其中该图案化第一绝缘层的材质包括氧化硅、氮化硅或有机材料。

25.如权利要求19所述的显示元件，其中该透明导电层为一铟锡氧化物层或一铟锌氧化物层。

Images