KR101799048B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101799048B1 KR101799048B1 KR1020110017062A KR20110017062A KR101799048B1 KR 101799048 B1 KR101799048 B1 KR 101799048B1 KR 1020110017062 A KR1020110017062 A KR 1020110017062A KR 20110017062 A KR20110017062 A KR 20110017062A KR 101799048 B1 KR101799048 B1 KR 101799048B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent electrode
- electrode
- oxide semiconductor
- transparent
- pixel
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 238000009832 plasma treatment Methods 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 53
- 239000010410 layer Substances 0.000 description 61
- 239000004973 liquid crystal related substance Substances 0.000 description 49
- 239000004020 conductor Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000013039 cover film Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 108091006149 Electron carriers Proteins 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007611 Zn—In—O Inorganic materials 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 배치되어 있는 게이트 전극, 상기 게이트 전극 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있으며, 동일한 층으로 이루어진 산화물 반도체와 제1 투명 전극, 상기 산화물 반도체 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 제1 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 배치되어 있는 보호막, 그리고 상기 보호막 위에 배치되어 있는 제2 투명 전극을 포함한다.
Description
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치를 이루는 두 표시판 중 하나인, 박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
일반적으로, 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다. 이처럼 복수층으로 이루어지는 박막 트랜지스터 표시판은 각 층마다 감광막을 형성한 후 이를 마스크로 박막을 식각하여 각 층의 패턴을 형성한다.
한편, 하나의 화소 영역에 두 개 이상의 투명 전극을 형성하는 액정 표시 장치의 박막 트랜지스터 표시판의 경우, 두 개 이상의 투명 전극들을 동일한 층으로 형성할 때, 투명 전극들 사이의 간격을 넓게 하여, 투명 전극 사이의 신호 간섭을 줄이게 된다. 이럴 경우, 액정 표시 장치의 투과율이 감소하게 된다.
또한, 투명 전극을 다른 층에 형성할 때, 각 투명 전극을 형성할 때마다 개별적인 포토 마스크가 필요하여, 제조 비용이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 하나의 화소 영역에 둘 이상의 투명 전극을 형성하는 경우에도, 투명 전극들 사이의 간격을 좁게 형성하여, 액정 표시 장치의 투과율 감소를 줄일 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는 하나의 화소 영역에 둘 이상의 투명 전극을 형성하는 경우에, 제조 비용을 감소할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 배치되어 있는 게이트 전극, 상기 게이트 전극 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있으며, 동일한 층으로 이루어진 산화물 반도체와 제1 투명 전극, 상기 산화물 반도체 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 제1 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 배치되어 있는 보호막, 그리고 상기 보호막 위에 배치되어 있는 제2 투명 전극을 포함한다.
상기 산화물 반도체 위에 배치되어 있는 식각 방지막을 더 포함할 수 있다.
상기 식각 방지막으로 덮여 있지 않은 상기 산화물 반도체와 상기 제1 투명 전극은 수소 플라즈마 처리될 수 있다.
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함할 수 있다.
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극일 수 있다.
상기 제1 투명 전극과 상기 제2 투명 전극에는 데이터 전압이 인가될 수 있다.
상기 제1 투명 전극과 상기 제2 투명 전극에는 하나의 영상 신호로부터 얻어진 서로 다른 크기의 데이터 전압이 인가될 수 있다.
상기 제1 투명 전극은 화소 전극이고, 상기 제2 투명 전극은 기준 전극일 수 있다.
상기 제1 투명 전극에는 데이터 전압이 인가되고, 상기 제2 투명 전극에는 일정한 크기의 기준 전압이 인가될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 배치되어 있는 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에, 동일한 층으로 이루어진 산화물 반도체와 제1 투명 전극을 형성하는 단계, 상기 산화물 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 제1 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 제2 투명 전극을 형성하는 단계를 포함한다.
상기 산화물 반도체 위에 식각 방지막을 형성하는 단계, 그리고
상기 식각 방지막으로 덮여 있지 않은 상기 산화물 반도체와 상기 제1 투명 전극을 수소 플라즈마 처리하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 한 화소 영역에 배치되어 있는 복수의 투명 전극 층 중 하나의 투명 전극층을 산화물 반도체와 동일한 층으로 형성함으로써, 투명 전극 사이의 간격에 좁아지더라도 투명 전극층들이 서로 다른 층에 배치됨으로써 신호 간섭이 적어지게 된다. 따라서, 빛의 투과율을 높일 수 있다.
또한, 투명 전극층과 산화물 반도체를 동시에 형성함으로써, 투명 전극층과 산화물 반도체를 각기 형성하는 경우에 비하여, 포토 마스크의 수가 줄어, 제조 비용을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 2는 도 1에 도시한 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3, 도 5, 도 8, 그리고 도 10은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7a 내지 도 7d는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 단계를 차례로 도시한 단면도이다.
도 9는 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 11은 도 10에 도시한 박막 트랜지스터 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 12는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 13은 도 12에 도시한 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 2는 도 1에 도시한 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3, 도 5, 도 8, 그리고 도 10은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7a 내지 도 7d는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 단계를 차례로 도시한 단면도이다.
도 9는 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 11은 도 10에 도시한 박막 트랜지스터 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 12는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 13은 도 12에 도시한 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 위에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 위에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
그러면, 도 1 및 도 2를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 2는 도 1에 도시한 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치는 박막 트랜지스터 표시판(100), 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수 쌍의 게이트 전극(124a, 124b)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121) 위에는 질화 규소로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수 쌍의 산화물 반도체(154a, 154b)와 복수의 제1 투명 전극(191a)이 형성되어 있다. 산화물 반도체(154a, 154b)는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)을 포함한다. 보다 구체적으로, 산화물 반도체(154a, 154b)는 인듐-갈륨-아연 산화물일 수 있다. 제1 투명 전극(191a)은 산화물 반도체(154a, 154b)와 동일한 층으로 형성될 수 있으며, 구체적으로 인듐-갈륨-아연 산화물일 수 있다.
각 산화물 반도체(154a, 154b) 위에는 식각 정지막(60a, 도시하지 않음)이 형성되어 있다. 식각 정지막(60a)은 질화 규소 따위로 이루어지며 반도체(154a, 154b)의 채널을 덮어 후속 공정 시에 채널이 식각액 등에 손상되는 것을 방지한다.
식각 정지막(60a) 및 식각 정지막(60a)으로 덮여 있지 않은 반도체(154a, 154b) 위에는 복수쌍의 데이터선(171a, 171b)과 복수 쌍의 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)이 형성되어 있다.
데이터선(171a, 171b)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗어 U자형으로 굽은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)은 각각 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 중심으로 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 마주한다.
제1 드레인 전극(175a) 및 제2 드레인 전극(175b)은 각각 제1 소스전극(173a) 및 제2 소스 전극(173b)으로 일부 둘러싸인 한 쪽 끝에서부터 일정 거리만큼 뻗어 나온 후에 위로 뻗어 있으며 반대쪽 끝은 다른 층과의 접속을 위해 면적이 넓을 수 있다.
그러나 제1 및 제2 드레인 전극(175a, 175b)을 비롯한 데이터선(171a, 171b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께, 제1 박막 트랜지스터(thin film transistor)를 이루며, 제1 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터를 이루며, 제2 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체(154b)에 형성된다.
제1 드레인 전극(175a)의 확장부는 제1 투명 전극(191a) 위로 뻗어 제1 투명 전극(191a)과 직접 접촉한다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 식각 정지막(60a) 위에는 질화 규소 또는 산화 규소 따위로 만들어진 보호막(180)이 형성되어 있다.
그러나 보호막(180)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다.
보호막(180)에는 제2 드레인 전극(175b)을 드러내는 복수의 접촉 구멍(contact hole)(185b)이 형성되어 있다.
보호막(180) 위에는 제2 투명 전극(191b)이 형성되어 있다. 제2 투명 전극(191b)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어질 수 있다.
제1 투명 전극(191a)은 제1 드레인 전극(175a)과 직접 접촉하여, 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받고, 제2 투명 전극(191b)은 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 연결되어, 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
제1 투명 전극(191a)과 제2 투명 전극(191b)은 간극(92)을 사이에 두고 이격되어 있는데, 제1 투명 전극(191a)과 제2 투명 전극(191b)은 서로 다른 층에 형성되어 있기 때문에, 두 투명 전극(191a, 191b) 사이의 간극(92)의 넓이를 좁게 형성하여도, 두 투명 전극(191a, 191b) 사이의 신호 간섭이 크지 않을 수 있다.
이처럼, 두 투명 전극(191a, 191b)을 서로 다른 층에 형성함으로써, 두 투명 전극(191a, 191b) 사이의 간극(92)의 넓이를 좁게 형성하여도, 두 투명 전극(191a, 191b) 사이의 신호 간섭의 영향을 받지 않을 수 있어, 액정 표시 장치의 투과율이 증가할 수 있다.
제1 투명 전극(191a)과 제2 투명 전극(191b)은 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가될 수 있고, 그 크기는 투명 전극(191a, 191b)의 크기 및 모양에 따라 설정될 수 있다. 또한, 투명 전극(191a, 191b)의 면적은 서로 다를 수 있다. 한 예로, 제2 투명 전극(191b)은 제1 투명 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 투명 전극(191a)보다 면적이 작을 수 있다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 제1 투명 전극(191) 사이의 빛샘을 막는 역할을 한다. 차광 부재(220)는 제1 투명 전극(191)과 마주하며 제1 투명 전극(191)과 거의 동일한 모양을 갖는 복수의 개구부(미도시)를 가지고 있다. 그러나, 차광 부재(220)는 게이트선(121) 및 데이터선(171a, 171b)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.
기판(210) 위에 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 제1 투명 전극(191)의 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략될 수 있다.
덮개막(250) 위에는 공통 전극(260)이 형성되어 있다. 공통 전극(260)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며 공통 전극(260)에는 복수의 절개부(71, 72a 72b, 73a, 73b) 집합이 형성되어 있다.
투명 전극(191a, 191b)의 가장 자리, 투명 전극(191a, 191b) 사이의 간극(92), 공통 전극(260)의 절개부들은 화소 영역을 복수의 부영역(sub-area)으로 나누며, 각 부영역은 제1 투명 전극(191)의 주 변과 빗각을 이루는 두 개의 주 변(primary edge)을 갖는다. 각 부영역 위의 액정 분자(310)들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다.
이와 같이 액정 분자(310)가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
그러면, 도 3 내지 도 9를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 3, 도 5, 그리고 도 8은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7a 내지 도 7d는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 단계를 차례로 도시한 단면도이고, 도 9는 도 8에 도시한 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 3 및 도 4를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속막을 형성한 후 패터닝하여 게이트 전극(124a, 124b)을 가지는 게이트선(121)을 형성한다.
다음으로, 도 5 및 도 6에 도시한 바와 같이, 게이트선(121) 위에 게이트 절연막(140)을 적층하고, 게이트 절연막(140) 위에 반도체(154a, 154b) 및 제1 투명 전극(191a)을 형성한다.
그러면, 도 7a 내지 도 7d를 참고하여, 반도체(154a, 154b) 및 제1 투명 전극(191a)을 형성하는 방법에 대하여 설명한다.
도 7a를 참고하면, 게이트 절연막(140) 위에 산화물 반도체층(150)을 적층한다.
다음으로 도 7b에 도시한 바와 같이, 산화물 반도체층(150)을 사진 식각하여, 반도체(154b) 및 제1 투명 전극(191a)을 형성한다. 그 후, 도 7c에 도시한 바와 같이, 반도체(154b) 위에 식각 정지막(60a)을 형성한다.
마지막으로 도 7d에 도시한 바와 같이, 수소(H2) 플라즈마 처리하여, 제1 투명 전극(191a)의 도전성을 높인다. 이때, 박막 트랜지스터의 채널을 형성하는 산화물 반도체(154b)는 식각 정지막(60a)으로 덮어 보호함으로써, 수소 플라즈마의 영향을 받지 않아, 채널부의 산화물 반도체(154b)는 도전성을 가지지 않을 수 있다.
이러한 수소 플라즈마 처리를 할 경우, 수소 플라즈마 처리에 따라 제1 투명 전극(191a)의 도전성은 기존의 IZO를 이용하여 투명 전극을 형성하는 경우와 유사하다. 이에 대하여 구체적으로 설명한다. 아래의 표는 수소 플라즈마 처리 조건에 따른 제1 투명 전극(191a)의 전하 이동도 및 전자 캐리어 농도를 나타내는 표이다.
| 플라즈마 처리 조건 | 전하 이동도 (Mobility) |
전자 캐리어 농도 (Electron Carrier Concentration) |
||||
| Time | Power | Temp | center | edge | center | edge |
| 10s | 1000W | 280도 | 8.92 | 16.2 | -9.399E+19 | -1.324E+20 |
| 10s | 150W | 280도 | 15.5 | 17.3 | -1.461E+20 | -1.466E+20 |
| 60s | 1000W | 280도 | 1.48 | 2.22 | -1.595E+19 | -4.103E+19 |
| 60s | 1000W | 370도 | 2.37 | 3.68 | -3.918E+19 | -3.918E+19 |
동일한 조건에서 기존의 IZO를 이용하여 투명 전극을 형성하는 경우, 이동 도는 약 11.4, 전자 캐리어 농도는 약 -1.20E+16였다. 표 1에 나타낸 바와 같이, 본 발명의 실시예와 같이, 산화물 반도체층으로 제1 투명 전극(191a)을 형성한 후, 수소 플라즈마 처리한 경우, 기존의 IZO를 이용하여 투명 전극을 형성하는 경우와 유사한 전하 이동도 및 전자 캐리어 농도를 가짐을 알 수 있었다. 특히, 수소 플라즈마 처리 시간이 약 10초 인 위의 두 경우, 기존의 IZO를 이용하여 투명 전극을 형성하는 경우와 더 유사한 전하 이동도 및 전자 캐리어 농도를 가짐을 알 수 있었다.
그 후, 도 8 및 도 9에 도시한 바와 같이, 식각 정지막(60a) 및 식각 정지막(60a)으로 덮여 있지 않은 반도체(154a, 154b) 위에는 복수 쌍의 소스 전극(173a, 173b)를 포함하는 복수 쌍의 데이터선(171a, 171b)과 복수 쌍의 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 형성한다.
다음으로, 도 10 및 도 11에 도시한 바와 같이, 보호막(180)을 적층하고, 제2 드레인 전극(175b)을 드러내는 접촉 구멍(185b)을 형성한다.
마지막으로, 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 제2 투명 전극(191b)을 형성한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의하면, 산화물 반도체(154a, 154b)와 함께 제1 투명 전극(191a)을 함께 형성함으로써, 하나의 화소 영역 내에 두 개 이상의 투명 전극이 배치되는 경우, 투명 전극들 사이의 평면 간격을 줄일 수 있어, 투과율을 높일 수 있다.
그러면, 도 12 및 도 13을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대하여 설명한다. 도 12은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 13은 도 12에 도시한 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 12 및 도 13을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)을 포함하는 액정 표시 장치는 서로 마주보는 박막 트랜지스터 표시판(100) 및 상부 표시판(200)과 그 사이 주입되어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(121) 및 기준 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
기준 전압선(131)은 일정한 기준 전압을 전달하며, 뒤에서 설명할 제2 투명 전극(270)과의 접속을 위한 확장부(135)를 포함한다. 기준 전압선(131)은 뒤에서 설명할 제2 투명 전극(270)과 연결되어 제2 투명 전극(270)에 기준 전압을 전달한다. 기준 전압선(131)은 게이트선(121)과 평행할 수 있으며, 게이트선(121)과 동일 물질로 이루어질 수 있다.
게이트 도전체(121, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체(154) 및 제1 투명 전극(191)이 형성되어 있다. 산화물 반도체(154) 및 제1 투명 전극(191)은 동일한 층으로 이루어질 수 있고, 구체적으로 인듐-갈륨-아연 산화물일 수 있다.
산화물 반도체(154) 위에는 식각 정지막이 형성되어 있고, 식각 정지막 및 산화물 반도체(154) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 데이터선(171)은 게이트선(121)과 함께 화소 영역을 형성한다. 이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 갖을 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다. 드레인 전극(175)은 제1 투명 전극(191)의 일부를 덮어, 제1 투명 전극(191)과 직접 접촉하여, 물리적 전기적으로 직접 연결된다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛ㅁ0.75 정도일 수 있다.
제1 투명 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 한쌍의 굴곡변(curved edge)을 포함한다.
데이터 도전체(171, 175) 및 식각 정지막), 그리고 제1 투명 전극(191) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 보호막(180)에는 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(contact hole)(도시하지 않음)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 기준 전압선(131)의 연결부(135)를 드러내는 접촉 구멍(183) 및 게이트선(121)의 끝 부분을 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다.
보호막(180) 위에는 제2 투명 전극(270)이 형성되어 있다. 제2 투명 전극(270)은 제1 투명 전극(191)과 중첩하며, 복수의 가지 전극(271)과 복수의 가지 전극(271)을 연결하는 가로 연결부(272) 및 가로 연결부(272)를 연결하는 세로 연결부(273)를 포함한다. 제2 투명 전극(270)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진다. 인접한 화소에 배치되어 있는 제2 투명 전극(270)은 서로 연결되어 있다.
제2 투명 전극(270)의 가로 연결부(272)는 게이트선(121)과 거의 나란하고, 가지 전극(271)을 위와 아래에서 서로 연결한다. 화소 영역의 하부에 배치되어 있는 제2 투명 전극(270)의 가로 연결부(272)는 박막 트랜지스터를 이루는 게이트 전극(124), 반도체(154), 소스 전극(173)을 이루는 데이터선(171) 및 드레인 전극(175), 그리고 기준 전압선(131) 중 일부를 드러내는 제1 개구부(274)를 가진다. 제2 투명 전극(270)의 가로 연결부(272)는 기준 전압선(131)의 확장부(135)를 향해 뻗은 기준 전극 확장부(275)를 가진다. 서로 이웃하는 화소에 배치되어 있는 제2 투명 전극(270)은 서로 연결되어 있다. 제2 투명 전극(270)의 세로 연결부(273)는 이웃하는 두 화소 사이에 배치되어 있는 데이터선(171)의 위로 뻗어 있으며, 데이터선(171)의 일부 위에 배치되어 있는 제1 개구부(274)를 가진다.
제2 투명 전극(270)의 확장부(275)는 보호막(180) 및 게이트 절연막(140)에 형성되어 있는 접촉 구멍(183)을 통해 기준 전압선(131)과 물리적 전기적으로 연결된다.
도시하지는 않았지만, 제2 투명 전극(270) 및 보호막(180) 위에는 배향막(alignment layer)이 도포되어 있고, 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 배향막의 러빙 방향은 제2 투명 전극(270)의 가지 전극의 제1 부분(271a)이 뻗어 있는 방향과 약 5° 내지 10°, 보다 구체적으로는 약 7° 정도 이룰 수 있다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 제1 투명 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
액정층(3)은 양의 유전율 이방성을 가지는 네마틱(nematic) 액정 물질을 포함한다. 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있고, 그 방향이 하부 표시판(100)의 배향막의 러빙 방향으로부터 상부 표시판(200)에 이르기까지 나선상으로 90° 비틀린 구조를 가진다.
제1 투명 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 제2 투명 전극(270)은 기준 전압선(131)으로부터 일정한 크기의 기준 전압을 인가 받는다. 제2 투명 전극(270)은 서로 연결되어, 표시 영역 외부에 배치되어 있는 기준 전압 인가부로부터 기준 전압을 인가 받지만, 표시 영역 내에서 전압 강하 등을 방지하기 위하여, 기준 전압선(131)으로부터 같은 크기의 기준 전압을 인가 받는다.
데이터 전압이 인가된 제1 투명 전극(191)은 기준 전압을 인가 받는 제2 투명 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
이처럼, 제2 투명 전극(270)의 가지부(271)의 변과 제1 투명 전극(191) 사이에 형성되는 전기장에 의해, 액정 표시 장치의 액정층(3)의 액정 분자(31)는 회전하게 된다. 이때, 본 발명의 실시예에 따른 액정 표시 장치는 액정층(3)의 액정 분자(31)가 소정 각도로 선경사되도록 배향막이 러빙되어 있고, 이 러빙 각도는 제2 투명 전극(270)의 가지부(271)와 약 5° 내지 10°, 보다 구체적으로 약 7°를 이루기 때문에, 액정 분자(31)는 선경사된 방향으로 빨리 회전할 수 있게 된다.
본 발명의 실시예에 따른 액정 표시 장치의 제1 투명 전극(191)은 게이트 절연막(140)과 보호막(180) 사이에 배치되어 있고, 드레인 전극(175)의 일부를 덮어 직접 물리적 전기적으로 연결되기 때문에, 접촉 구멍을 통해 연결되는 기존의 액정 표시 장치에 비하여 개구율이 증가하게 된다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)의 일부와 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 보호막(180) 위에 배치되어 있는 제2 투명 전극(270)은 박막 트랜지스터를 이루는 게이트 전극(124), 섬형 반도체(154), 소스 전극(173)을 이루는 데이터선(171)의 일부 및 드레인 전극(175)을 드러내는 개구부(274)를 가짐으로써, 데이터선(171)과 제2 투명 전극(270) 사이의 기생 용량을 줄일 수 있다.
또한, 두 투명 전극(191, 270) 중 하나를 산화물 반도체(154)와 동일한 층으로 형성함으로써, 액정 표시 장치의 제조 공정을 간단하게 하여, 제조 비용을 줄일 수 있다.
위의 실시예에서는 제1 투명 전극이 화소 영역 내에서 별도의 패턴이 없는 면형상을 가지고, 제2 투명 전극 복수의 선형 가지 전극과 이들을 연결하는 가지 전극 연결부로 이루어진 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 제2 투명 전극이 화소 영역 내에서 별도의 패턴이 없는 면형상을 가지고, 제1 투명 전극이 복수의 선형 가지 전극과 이들을 연결하는 가지 전극 연결부로 이루어질 수도 있다.
또한, 색필터 및 광차단막이 상부 기판에 형성될 경우뿐만 아니라, 절연 기판 위에 컬러 필터 및 광차단막이 위치하는 모든 경우에도 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (37)
- 절연 기판 위에 배치되어 있는 게이트 전극,
상기 게이트 전극 위에 배치되어 있는 게이트 절연막,
상기 게이트 절연막 위에 배치되어 있으며, 동일한 층으로 이루어진 산화물 반도체와 제1 투명 전극,
상기 산화물 반도체 위에 형성되어 있는 소스 전극 및 드레인 전극,
상기 제1 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 배치되어 있는 보호막, 그리고
상기 보호막 위에 배치되어 있는 제2 투명 전극을 포함하고,
상기 제1 투명 전극과 상기 제2 투명 전극은 상기 절연 기판에 수직한 방향에 대하여 서로 중첩하지 않고,
상기 산화물 반도체와 상기 제1 투명 전극은 동일한 재료를 포함하는 박막 트랜지스터 표시판. - 제1항에서,
상기 산화물 반도체 위에 배치되어 있는 식각 방지막을 더 포함하는 박막 트랜지스터 표시판.
- 제2항에서,
상기 식각 방지막으로 덮여 있지 않은 상기 산화물 반도체와 상기 제1 투명 전극은 수소 플라즈마 처리된 박막 트랜지스터 표시판.
- 제3항에서,
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함하는 박막 트랜지스터 표시판.
- 제4항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판.
- 제5항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제6항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 하나의 영상 신호로부터 얻어진 서로 다른 크기의 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제4항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판.
- 제8항에서,
상기 제1 투명 전극에는 데이터 전압이 인가되고, 상기 제2 투명 전극에는 일정한 크기의 기준 전압이 인가되는 박막 트랜지스터 표시판.
- 제1항에서,
상기 산화물 반도체의 적어도 일부분과 상기 제1 투명 전극은 수소 플라즈마 처리된 박막 트랜지스터 표시판.
- 제10항에서,
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함하는 박막 트랜지스터 표시판.
- 제11항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판.
- 제12항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제13항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 하나의 영상 신호로부터 얻어진 서로 다른 크기의 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제11항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판.
- 제15항에서,
상기 제1 투명 전극에는 데이터 전압이 인가되고, 상기 제2 투명 전극에는 일정한 크기의 기준 전압이 인가되는 박막 트랜지스터 표시판.
- 제1항에서,
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함하는 박막 트랜지스터 표시판.
- 제17항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판.
- 제18항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제19항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 하나의 영상 신호로부터 얻어진 서로 다른 크기의 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제18항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판.
- 제21항에서,
상기 제1 투명 전극에는 데이터 전압이 인가되고, 상기 제2 투명 전극에는 일정한 크기의 기준 전압이 인가되는 박막 트랜지스터 표시판.
- 제1항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판.
- 제23항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제24항에서,
상기 제1 투명 전극과 상기 제2 투명 전극에는 하나의 영상 신호로부터 얻어진 서로 다른 크기의 데이터 전압이 인가되는 박막 트랜지스터 표시판.
- 제1항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판.
- 제26항에서,
상기 제1 투명 전극에는 데이터 전압이 인가되고, 상기 제2 투명 전극에는 일정한 크기의 기준 전압이 인가되는 박막 트랜지스터 표시판.
- 절연 기판 위에 배치되어 있는 게이트 전극을 형성하는 단계,
상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
상기 게이트 절연막 위에, 동일한 층으로 이루어진 산화물 반도체와 제1 투명 전극을 형성하는 단계,
상기 산화물 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계,
상기 제1 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 그리고
상기 보호막 위에 제2 투명 전극을 형성하는 단계를 포함하고,
상기 제1 투명 전극과 상기 제2 투명 전극은 상기 절연 기판에 수직한 방향에 대하여 서로 중첩하지 않고,
상기 산화물 반도체와 상기 제1 투명 전극은 동일한 재료를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제28항에서,
상기 산화물 반도체 위에 식각 방지막을 형성하는 단계, 그리고
상기 식각 방지막으로 덮여 있지 않은 상기 산화물 반도체와 상기 제1 투명 전극을 수소 플라즈마 처리하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제29항에서,
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제30항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판의 제조 방법.
- 제30항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판의 제조 방법.
- 제28항에서,
상기 산화물 반도체는 인듐-갈륨-아연 산화물을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제33항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판의 제조 방법.
- 제33항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판의 제조 방법.
- 제28항에서,
상기 제1 투명 전극과 상기 제2 투명 전극은 하나의 화소 영역에 배치되어 있는 부화소 전극인 박막 트랜지스터 표시판의 제조 방법.
- 제28항에서,
상기 제1 투명 전극은 화소 전극이고,
상기 제2 투명 전극은 기준 전극인 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110017062A KR101799048B1 (ko) | 2011-02-25 | 2011-02-25 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US13/365,704 US8866137B2 (en) | 2011-02-25 | 2012-02-03 | Thin film transistor array panel and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110017062A KR101799048B1 (ko) | 2011-02-25 | 2011-02-25 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120097696A KR20120097696A (ko) | 2012-09-05 |
| KR101799048B1 true KR101799048B1 (ko) | 2017-11-20 |
Family
ID=46718372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110017062A KR101799048B1 (ko) | 2011-02-25 | 2011-02-25 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8866137B2 (ko) |
| KR (1) | KR101799048B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130136063A (ko) | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20140081413A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20150029177A (ko) * | 2013-09-09 | 2015-03-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN104460143B (zh) * | 2013-09-17 | 2017-12-15 | 瀚宇彩晶股份有限公司 | 像素结构及其制造方法 |
| KR102283032B1 (ko) * | 2015-01-29 | 2021-07-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 구비하는 표시장치 |
| KR102431309B1 (ko) * | 2015-06-25 | 2022-08-11 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 기판, 및 표시 장치 |
| TWI599834B (zh) | 2015-07-31 | 2017-09-21 | 友達光電股份有限公司 | 畫素結構及其製造方法 |
| KR20240018152A (ko) | 2022-08-02 | 2024-02-13 | 권기성 | 드라이버용 피스 홀더장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100053484A1 (en) * | 2008-09-04 | 2010-03-04 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US20100207119A1 (en) * | 2009-02-13 | 2010-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a transistor, and manufacturing method of the semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5123141B2 (ja) * | 2008-11-19 | 2013-01-16 | 株式会社東芝 | 表示装置 |
| WO2011043194A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2011
- 2011-02-25 KR KR1020110017062A patent/KR101799048B1/ko active IP Right Grant
-
2012
- 2012-02-03 US US13/365,704 patent/US8866137B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100053484A1 (en) * | 2008-09-04 | 2010-03-04 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US20100207119A1 (en) * | 2009-02-13 | 2010-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a transistor, and manufacturing method of the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120217493A1 (en) | 2012-08-30 |
| US8866137B2 (en) | 2014-10-21 |
| KR20120097696A (ko) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR101799048B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| TWI579624B (zh) | 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法 | |
| JP5766395B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101451403B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080061569A (ko) | 표시 패널 제조용 모(母) 표시 패널 | |
| KR20100058976A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US10495918B2 (en) | Display device comprising color filter | |
| TWI651574B (zh) | 顯示面板及其製造方法 | |
| KR20150001177A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| US9360695B2 (en) | Liquid crystal display | |
| KR20130071997A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20160043575A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101981593B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US20130021551A1 (en) | Ips liquid crystal display panel and method for manufacturing the same | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR20160095700A (ko) | 액정 표시 장치 | |
| US9459505B2 (en) | Display device and manufacturing method thereof | |
| CN107436516B (zh) | 显示装置 | |
| KR20070109162A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| CN114402430A (zh) | 阵列基板及制作方法、显示面板 | |
| KR101974609B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN114236931B (zh) | 阵列基板及制作方法、显示面板 | |
| KR101012786B1 (ko) | 액정 표시 장치 | |
| CN117525083A (zh) | 阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |