CN101110589A - 差动信号的传送装置 - Google Patents
差动信号的传送装置 Download PDFInfo
- Publication number
- CN101110589A CN101110589A CNA2007101371117A CN200710137111A CN101110589A CN 101110589 A CN101110589 A CN 101110589A CN A2007101371117 A CNA2007101371117 A CN A2007101371117A CN 200710137111 A CN200710137111 A CN 200710137111A CN 101110589 A CN101110589 A CN 101110589A
- Authority
- CN
- China
- Prior art keywords
- transistor
- mentioned
- bias
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种差动信号的传送装置。发送装置(100)将要发送的差动信号(Sout+、Sout-)作为电流信号经由第1和第2输出端子(T1、T2)发送。第1开关晶体管(Msw1)和第1输出晶体管(Mo1)被串联连接在电位固定的接地端子和第1输出端子之间。第2开关晶体管(Msw2)和第2输出晶体管(Mo2)被串联连接在接地端子与第2输出端子之间。第1和第2偏置晶体管(Mb1、Mb2)与第1和第2开关晶体管并联设置,生成预定的偏置电流。将要发送的差动信号对(Sin+、Sin-)输入到第1和第2开关晶体管的栅极,将第1和第2输出晶体管的栅极偏置为预定的第1电压(Vbias1)。
Description
技术领域
本发明涉及发送装置和利用了它的传送装置。特别涉及以电流作为信号传送手段的信号发送技术。
背景技术
电子设备一般由中央处理装置和半导体集成电路等多个电路构成,例如,便携式电话由通信电路、显示器、摄影装置构成。构成电子设备的电路执行与各自电路相应的处理,例如通信电路执行通信处理,显示器显示预定的信息,摄影装置执行摄影处理。另外,这些电路还执行与其他电路间的信号传送处理。例如,摄影装置将所拍摄的图像数据传送给通信电路。以往,对于电路间的信号传送手段,采用值在电源电压和接地间变动的电压。然而,随着电路的动作速度的高速化和中央处理装置所要处理的信号的大容量化,在使电路间的信号的传送处理高速化时,利用电压进行信号传送就存在以下这样的课题。
一般,电路间的差动信号线是有电容的,根据电压的变化,与该电容相应的电荷被充电和放电,因此,若用电压传送信号,则用于与电容相应的电荷的充放电的时间变长。其结果,信号的上升时间和下降时间变长,难以实现信号传送的高速化。为解决这个问题,提出了不用电压传送信号,而是用电流来传送信号的信号传送技术(例如参照专利文献1、2)。
专利文献1:特开2005-64589号公报
专利文献2:特开2005-64590号公报
发明内容
〔发明所要解决的课题〕
若用电流传送信号,则不必象用电压传送信号时那样生成有意义的电位差,所以要充放电的电荷量变小,能够实现高速的信号传送。然而,为了进一步使基于电流的信号传送高速化,希望进一步减小在基于电流的信号传送中所产生的电压变动。
另一方面,在便携式电话、特别是在壳体被分为包含显示器和摄影装置的部分与包含通信电路的部分,且这些部分为折叠构造的便携式电话的情况下,差动信号线被设计成夹着可动机构部那样的配置。根据摄影装置的高精度化等,如果所要传送的数据量增加,则相应于此差动信号线的布线条数也要增加,但是,若考虑在可动机构部进行折叠或旋转等动作时,可动机构部的差动信号线的配置的自由度,则应该减少布线条数。并且,一般来说如果差动信号线的布线条数变少,则相对于可动机构部的复杂动作的可靠性也提高。若减少差动信号线的布线条数,则期望每一条差动信号线的信号传送的高速化。
本发明人考虑到这样的状况,设计了本发明,其目的在于提供一种减小差动信号线中的电压信号的变动,并能够进行高速的数据传送的发送装置、以及使用了该发送装置的传送装置。
〔用于解决课题的手段〕
根据本发明的一个方案,提供一种将要发送的差动信号作为电流信号经由第1、第2输出端子进行发送的发送装置。该发送装置包括:被串联连接在电位被固定的固定电压端子与第1输出端子之间的第1开关晶体管和第1输出晶体管;被串联连接在固定电压端子与第2输出端子之间的第2开关晶体管和第2输出晶体管;以及分别与第1开关晶体管和第2开关晶体管并联设置、生成预定的偏置电流的第1偏置晶体管和第2偏置晶体管。将要发送的差动信号对分别输入到第1开关晶体管和第2开关晶体管的控制端子,并且将第1输出晶体管和第2输出晶体管的控制端子偏置为预定的第1电压。
根据该方案,由于第1、第2输出晶体管中不论差动信号的状态如何都至少流过预定的偏置电流,所以这些晶体管不会在漏电(leak)状态下工作,其结果,能够提升开关速度,能够改善传送速度。这里所谓“漏电状态”,是指晶体管中流过非常小的电流的状态,反过来说就是几乎不流过电流的状态。并且,由于第1、第2输出晶体管由预定的偏置电流偏置,所以能够减小第1、第2输出晶体管和第1、第2开关晶体管的连接点的电压振幅,结果,能够提高开关速度。
在一个方案中,传送装置可以还包括用于将第1输出晶体管和第2输出晶体管的控制端子偏置为预定的第1电压的第1偏置电路。可以是第1偏置电路包括与第1输出晶体管和第2输出晶体管控制端子共连的第1晶体管,和在第1晶体管的路径上、一端与固定电压端子相连的第2晶体管,对包括第1晶体管和第2晶体管的路径提供预定的第1偏置电流。
根据该方案,第1输出晶体管和第1偏置晶体管对(pair)、第2输出晶体管和第2偏置晶体管对、第1晶体管和第2晶体管对被同样地构成。
在某方案中,传送装置可以还包括用于将第1偏置晶体管和第2偏置晶体管的控制端子偏置为预定的第2电压的第2偏置电路。可以是第2偏置电路包括与第1偏置晶体管和第2偏置晶体管控制端子共连的第3晶体管,对包括第3晶体管的路径提供预定的第2偏置电流。
在该情况下,通过使第3晶体管中流过预定的第2偏置电流,能够生成稳定的第2电压。
第2偏置电路可以还包括第4晶体管,该第4晶体管被串联设置在与第3晶体管相同的路径上,且其控制端子由预定的第1电压进行偏置。
在该情况下,能使第3晶体管和第4晶体管的连接点的电位,与第1开关晶体管和第1输出晶体管的连接点、及第2开关晶体管和第2输出晶体管的连接点的电位相一致,能够合适地生成第2电压。
可以在设第1晶体管与第1输出晶体管、第2输出晶体管的尺寸比为1∶M(M为正实数),设第3晶体管与第1偏置晶体管、第2偏置晶体管的尺寸比为1∶N(N为正实数),设第1偏置电流和第2偏置电流的电流值的比为x∶y时,将xM/yN设定在2倍至10倍的范围内。
固定电压端子可以是接地端子,可以所有晶体管都由N沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor:MOS场效应晶体管)构成。
发送装置可以被一体集成在一个半导体衬底上。所谓“一体集成”,包括电路的所有结构要件都形成在半导体衬底上的情况,以及电路的主要结构要件被一体集成的情况,也可以为调节电路常数而将一部分电阻、电容等设置在半导体衬底的外部。通过将发送装置作为一个LSI进行集成,能够减小电路面积,并能使电路元件的特性保持均一。
本发明的另一方案提供一种传送装置。该传送装置包括:上述的任一种方案的发送装置;与该发送装置的第1输出端子和第2输出端子相连接的差动信号线;以及将差动信号线中流过的电流转换成电压,并进行放大的接收装置。
通过该方案,能进行高速的信号传送。
本发明的再一个方案提供一种电子设备。该电子设备包括上述的传送装置,并将差动信号线配置在本设备的可动部分。
根据本发明的一个方案,提供一种将经由第1输入端子和第2输入端子作为电流信号输入的差动信号转换成电压信号的接收装置。该接收装置包括:被串联连接在第1输入端子和被施加稳定的电位的固定电压端子之间的第1输入晶体管、第1电阻、第1接收偏置晶体管;被串联连接在第2输入端子和固定电压端子之间的第2输入晶体管、第2电阻、第2接收偏置晶体管;以及对第1输入晶体管与上述第1电阻的连接点的第1电压、和第2输入晶体管与第2电阻的连接点的第2电压进行差动放大的差动放大器。该接收装置对第2输入晶体管的控制端子施加第1接收偏置晶体管与第1电阻的连接点的第3电压,并对第1输入晶体管的控制端子施加第2接收偏置晶体管与第2电阻的连接点的第4电压,对第1接收偏置晶体管和第2接收偏置晶体管的控制端子施加与固定电压端子的电位相应地变化的偏置电压。
根据该方案,基于第1、第2输入端子所流过的电流,通过反馈来调节第1、第2输入晶体管的偏置状态,第1、第2输入端子的电压的变动被抑制,能进行高速的信号传送。进而,通过使第1、第2接收偏置晶体管的控制端子的电压与固定电压端子的电压相应地变化,能够使第1、第2接收偏置晶体管的偏置状态稳定,能使其产生的电压降稳定,能进行高速的传送。
接收装置可以还包括对第1接收偏置晶体管和第2接收偏置晶体管的控制端子施加偏置电压的接收偏置电路。该接收偏置电路可以包括:一端与固定电压端子相连接,产生与流过的电流相应的电压降的阻抗元件;和使阻抗元件流过预定的电流的电流源。接收偏置电路可以将阻抗元件的另一端的电压作为偏置电压进行输出。
在该情况下,第1、第2接收偏置晶体管成为由阻抗元件所产生的电压降来偏置,即使固定电压端子的电压发生变动,也能使偏置状态稳定化。
阻抗元件可以包括栅极-漏极间相连的MOSFET(Metal OxideSemiconductor Field Effect Transistor:MOS场效应晶体管)。
MOSFET可以是与第1接收偏置晶体管和第2接收偏置晶体管同类型的晶体管。此时,即使在第1、第2接收偏置晶体管的栅极阈值电压Vt产生偏差、导通电阻产生偏差的情况下,也能通过阻抗元件来消除该偏差。
一个方案的接收装置被利用CMOS工艺一体集成在一个半导体衬底上。所谓“一体集成”,包括电路的所有结构要件都形成在半导体衬底上的情况,以及电路的主要结构要件被一体集成的情况,也可以为调节电路常数而将一部分电阻、电容等设置在半导体衬底的外部。通过将接收装置作为一个LSI进行集成,能够减小电路面积,并能使电路元件的特性保持均一。
本发明的另一方案提供一种传送装置。该传送装置包括:上述的任一方案的接收装置;与接收装置的第1输入端子和第2输入端子相连的差动信号线;以及将要发送的差动信号作为电流信号输出到差动信号线的发送装置。
通过该方案,能进行高速的信号传送。
本发明的又一方案涉及电子设备。该电子设备包括上述传送装置,并将差动信号线配置在本设备的可动部分。
通过该方案,在可动部分所能布设的信号线较少的情况下,也能发送较多的数据。
应当注意,上述结构要件的任意组合或重新配置等都如所提出的实施例一样有效,或者已被所提出的实施例覆盖。
此外,该发明内容并不一定描述了全部必要特征,因此本发明还可以是这些所描述的特征的子组合。
附图说明
以下参照附图以示例的方式对实施方式进行描述,这些附图意在示例而非限制,并且对各附图中相同的单元标以相同的标号,其中:
图1是表示第1实施方式的发送装置的结构的电路图。
图2是表示具有图1的发送装置和接收装置的传送装置整体的结构的电路图。
图3是表示第2实施方式的接收装置的结构的电路图。
具体实施方式
以下,基于优选的实施方式说明本发明。这些实施方式只是例示,并非限定本发明的范围。实施方式中所描述的所有特征及其组合,不一定就是本发明的本质特征。
另外,在本说明书中,所谓“部件A与部件B相连接”,既包括部件A与部件B物理地直接连接的情况,也包括部件A与部件B经由不对电连接状态产生影响的其他部件间接相连接的情况。
本实施方式涉及在如便携式电话的照相机和通信电路那样一个电子设备所包含的多个电路中,用于在这些电路间传送信号的信号传送技术,特别涉及传送差动信号的技术。便携式电话的制造商使用本实施方式,能够既减少差动信号线的布线条数,又能设计构成便携式电话的基板上的差动信号线的配置。特别地,作为要求减少布线条数的部位,可以列举出电子设备的可动部,例如折叠型便携式电话的合叶部。
本实施方式的发送装置通过两个开关晶体管将所要发送的差动信号转换成差动的电流信号,并将电流信号输出到差动信号线。接收装置接收由差动信号线传送来的差动信号,用电阻电路将包含在差动信号中的电流信号分别转换成电压信号,然后从作为差动信号的电压信号转换成以接地那样的绝对电压为基准的电压信号,进行输出。
以差动信号的高速化为目的,为了减小差动信号中所包含的电压信号的变动,发送装置除上述差动信号外,还使差动信号线中恒定地流过偏置电流。其结果,能够使包含在接收装置中的后述的晶体管的工作区域变更到电压变动小的区域。接收装置在差动信号的输入端子和电阻电路间连接晶体管的源极和漏极,通过该晶体管对差动信号进行箝位,因而能减小包含在差动信号中的电压信号的变动。以下,详细说明本实施方式的发送装置100和传送装置1000的结构。
(第1实施方式)
图1是表示第1实施方式的发送装置100的结构的电路图。从未图示的结构框输出的要传送的差动信号Sin+、Sin-作为电压信号被输入到发送装置100。该发送装置100将差动信号Sin+、Sin-转换成电流信号,从第1和第2输出端子T1、T2输出差动信号Sout+、Sout-。
发送装置100包括第1输出晶体管Mo1、第2输出晶体管Mo2、第1开关晶体管Msw1、第2开关晶体管Msw2、第1偏置晶体管Mb1、第2偏置晶体管Mb2、第1偏置电路12、第2偏置电路14。
第1输出晶体管Mo1、第1开关晶体管Msw1都是N沟道MOSFET,被串联连接在作为电位固定的固定电压端子的接地端子GND和第1输出端子T1之间。即,第1开关晶体管Msw1的源极接地,第1输出晶体管Mo1的漏极与第1输出端子T1相连接,第1开关晶体管Msw1的漏极与第1输出晶体管Mo1的源极相连接。
第2输出晶体管Mo2、第2开关晶体管Msw2都是N沟道MOSFET,被串联连接在接地端子GND和第2输出端子T2之间。
第1偏置晶体管Mb1是与第1开关晶体管Msw1同类型的N沟道MOSFET,与第1开关晶体管Msw1并联设置。具体来说,第1偏置晶体管Mb1的源极接地,其漏极与第1输出晶体管Mo1的源极和第1开关晶体管Msw1的漏极相连接。
第2偏置晶体管Mb2是与第2开关晶体管Msw2同类型的N沟道MOSFET,与第2开关晶体管Msw2并联设置。
所要发送的差动信号对Sin+、Sin-分别被输入到第1开关晶体管Msw1和第2开关晶体管Msw2的控制端子、即栅极。并且,在图1的发送装置100中,第1晶体管M1和第2晶体管M2的控制端子即栅极,被偏置为预定的第1电压Vbias1。
第1偏置电路12是用于将第1输出晶体管Mo1和第2输出晶体管Mo2的栅极偏置为第1电压Vbias1的电路。该第1偏置电路12包括第1晶体管M1和第2晶体管M2。第1晶体管M1是与第1输出晶体管Mo1、第2输出晶体管Mo2同类型的N沟道MOSFET,其栅极与第1输出晶体管Mo1、第2输出晶体管Mo2的栅极共连。
另外,第2晶体管M2是与第1开关晶体管Msw1、第2开关晶体管Msw2同类型的N沟道MOSFET,漏极接地地设置在与第1晶体管M1相同的路径上。第2晶体管M2的栅极由某固定电压(例如电源电压)进行偏置,第1晶体管M1的栅极还与第1晶体管M1的漏极相连接。
在第1偏置电路12中,包括第1晶体管M1和第2晶体管M2的路径上被提供预定的第1偏置电流Ibias1。第1晶体管M1、第1输出晶体管Mo1、第2晶体管Mo2以电流镜方式进行连接,其尺寸比设为1∶M。这里,M是正实数。通过第1晶体管M1中流过第1偏置电流Ibias1,成为在第1输出晶体管Mo1、第2输出晶体管Mo2中流过最大为Ibias1×M的电流。以下,也将由Ibias1×M给出的电流称为最大驱动电流Imax。
第2偏置电路14是为将第1偏置晶体管Mb1、第2偏置晶体管Mb2的栅极偏置为预定的第2电压Vbias2而设置的。第2偏置电路14包括第3晶体管M3、第4晶体管M4。
第3晶体管M3是与第1偏置晶体管Mb1、第2偏置晶体管Mb2同类型的N沟道MOSFET,其栅极与第1偏置晶体管Mb1、第2偏置晶体管Mb2的栅极共连,其源极接地。该第3晶体管M3被提供预定的第2偏置电流Ibias2,第3晶体管M3的栅极与作为第2偏置电流Ibias2的路径上的点的、位于第3晶体管M3的漏极侧的点相连接。第2偏置电路14将第3晶体管M3的栅极的电压作为预定的第2电压Vbias2,提供到第1偏置晶体管Mb1、第2偏置晶体管Mb2的栅极。
第3晶体管M3、第1偏置晶体管Mb1、第2偏置晶体管Mb2以电流镜方式相连,其尺寸比设为1∶N。这里,N是正实数。通过在第3晶体管M3中流过第2偏置电流Ibias2,成为在第1偏置晶体管Mb1、第2偏置晶体管Mb2中流过Ibias2×N的电流。以下,也将由Ibias2×N给出的电流称为最小电流Imin。
第4晶体管M4是与第1晶体管M1同类型的N沟道MOSFET,被串联设置在与第3晶体管M3相同的路径上,其栅极由第1电压Vbias1偏置。即,第4晶体管M4的栅极与第1晶体管M1、第1输出晶体管Mo1、第2输出晶体管Mo2的栅极共连。第3晶体管M3的漏极与第4晶体管M4的源极相连接,第3晶体管M3的栅极与第4晶体管M4的漏极相连接。也可以采用不设置第4晶体管M4的结构,但通过设置第4晶体管M4,能够使第3晶体管M3和第4晶体管M4的连接点的电位,与第1开关晶体管Msw1和第1输出晶体管Mo1的连接点、以及第2开关晶体管Msw2和第2输出晶体管Mo2的连接点的电位相一致,能够合适地生成第2电压Vbias2。
本实施方式的发送装置100所使用的晶体管全部由N沟道MOSFET构成。通过只用N沟道MOSFET来构成,电路设计变得容易。但是,本领域技术人员当然能理解也可以用P沟道MOSFET来构成一部分晶体管。
图2是表示具备图1的发送装置100和接收装置200的传送装置1000整体的结构的电路图。发送装置100和接收装置200经由差动信号线150p、150n相连接。在图2中,发送装置100被简化表示。
接收装置200的第1输入端子T3和第2输入端子T4经由差动信号线150p、150n与发送装置100的第1输出端子T1和第2输出端子T2相连接。接收装置200包括第1输入晶体管M5、第2输入晶体管M6、第1接收偏置晶体管M7、第2接收偏置晶体管M8、第1电阻R1、第2电阻R2、差动放大器AMP1。第1输入晶体管M5、第2输入晶体管M6是N沟道MOSFET,其源极分别与第1输入端子T3、第2输入端子T4相连接。第1接收偏置晶体管M7、第1电阻R1、第1输入晶体管M5被串联连接在从被施加作为预定的固定电压的电源电压Vdd的电源端子T5至第1输入端子T3的路径上。第1接收偏置晶体管M7是P沟道MOSFET,其栅极被施加作为固定电压的接地电压。第1接收偏置晶体管M7的栅极也可以被施加与电源电压相应地变化的电压。
第2接收偏置晶体管M8、第2电阻R2、第2输入晶体管M6分别是对应于第1接收偏置晶体管M7、第1电阻R1、第1输入晶体管M5的元件,被串联连接在电源端子T5和第2输入端子T4之间。
第1输入晶体管M5的栅极由第2电阻R2和第2接收偏置晶体管M8的连接点的电压进行偏置,第2输入晶体管M6的栅极由第1电阻R1和第1接收偏置晶体管M7的连接点的电压进行偏置。这样,通过斜跨地提供偏置,能够根据差动信号线150p、150n中流过的电流来调节第1输入晶体管M5、第2输入晶体管M6的偏置状态,能够抑制第1输入端子T3、第2输入端子T4的电压变动。
差动放大器AMP1对第1电阻R1和第1输入晶体管M5的连接点的电压Vx1、与第2电阻R2和第2输入晶体管M6的连接点的电压Vx2的差电压进行放大,将所接收的差动信号转换成单端的信号OUT。
图2的接收装置200是作为一个例子表示出来的,并不限于该电路结构。例如,作为最简易的结构,可以仅由第1电阻R1、第2电阻R2和差动放大器AMP1构成。
下面说明如上那样构成的发送装置100和传送装置1000整体的动作。
第1输出晶体管Mo1中,流过在第1偏置晶体管Mb1中流过的最小电流Imin与在第1开关晶体管Msw1中流过的电流的合计电流。同样地,第2输出晶体管Mo2中,流过在第2偏置晶体管Mb2中流过的最小电流Imin与在第2开关晶体管Msw2中流过的电流的合计电流。
第1开关晶体管Msw1、第2开关晶体管Msw2与差动信号Sin+、Sin-相应地导通、截止。第1偏置晶体管Mb1、第2偏置晶体管Mb2是一直导通的,不论差动信号Sin+、Sin-的状态如何,其中分别流过Imin=Ibias2×N的电流。因此,在第1开关晶体管Msw1截止的状态下,第1输出晶体管Mo1中流过最小电流Imin=Ibias2×N的电流。
在差动信号Sin+成为高电平,第1开关晶体管Msw1导通后,第1输出晶体管Mo1中电流全部(full)流过。由于第1输出晶体管Mo1与第1晶体管M1以电流镜方式相连接,所以在该状态下流过最大驱动电流Imax=Ibias1×M的电流。
同样地,在第2开关晶体管Msw2截止的状态下,第2输出晶体管Mo2中流过Imin=Ibias2×N的电流,在第2开关晶体管Msw2导通的状态下,流过Imax=Ibias1×M的电流。
作为一例,若设Ibias1=Ibias2=100μA、M=10、N=2,则第1输出晶体管Mo1、第2输出晶体管Mo2中流过Imax=1000μA或Imin=200μA的电流,该电流被作为差动信号Sout+、Sout-,经由第1输出端子T1、第2输出端子T2输出。
当设第1偏置电流Ibias1与第2偏置电流Ibias2的电流值的比为x∶y时,优选将xM/yN、即最大驱动电流Imax与最小电流Imin的比设定在2倍至10倍的范围内。在上述例子中,xM/yN被设定成5倍。另外,第1输出晶体管Mo1、第2输出晶体管Mo2中一直流过的偏置电流Ibias2×N,优选设定成使得后述的接收装置200侧的相同电流路径上的晶体管在饱和区域(恒电流区域)内工作。
接收装置200在差动信号线150p中流过1000μA、差动信号线150n中流过200μA的电流时,第1电阻R1上的电压降变大、第2电阻R2上的电压降变小,第1输入晶体管M5的漏极电压变低、第2输入晶体管M6的漏极电压变高。其结果,从差动放大器AMP1输出低电平的信号。相反,当差动信号线150p中流过200μA、差动信号线150n中流过1000μA的电流时,第1电阻R1上的电压降变小、第2电阻R2上的电压降变大,第1输入晶体管M5的漏极电压变高、第2输入晶体管M6的漏极电压变低。其结果,从差动放大器AMP1输出高电平的信号。这样,接收装置200对从发送装置100作为电流信号输出的差动信号Sout+、Sout-进行电压转换,并差动放大后输出。
通过本实施方式的发送装置100和接收装置200,能够取得以下效果。
即,在使用了图1的发送装置100时,不论差动信号Sin+、Sin-的状态如何,差动信号线150p、150n中分别流过最低为Ibias2×N的电流。其结果,接收装置200侧的第1输入晶体管M5、第2输入晶体管M6中也总是流过最小电流Imin=Ibias2×N的电流,所以能够使其分别在饱和区域(恒电流区域)中工作。在饱和区域,即使电流发生变化,漏极-源极间电压的变动也较小,所以第1输入端子T3、第2输入端子T4的电压的变动也变小,进而第1输出端子T1、第2输出端子T2的电压变动也变小。
一般地,为使某节点或布线的电压发生变化,需要有限的时间。电压变化的幅度越小,该变化所需要的时间就越短。因此,基于本实施方式的发送装置100和接收装置200,通过使信号的电压振幅变小,而能够实现高速的信号传送。
另外,在本实施方式的发送装置100中,第1开关晶体管Msw1和第1偏置晶体管Mb1中流过的电流经由第1输出晶体管Mo1输出。同样地,第2开关晶体管Msw2和第2偏置晶体管Mb2中流过的电流经由第2输出晶体管Mo2输出。因此,第1输出晶体管Mo1、第2输出晶体管Mo2分别流过最低为Ibias2×N的偏置电流。因此,第1输出晶体管Mo1、第2输出晶体管Mo2不会在漏电(leak)状态下工作,能够缩短使电流在200~1000μA范围内变化所需要的时间,能够实现高速传送。这里所谓“漏电状态”,是指晶体管中流过非常小的电流的状态,反过来说就是几乎不流过电流的状态。此时,由于第1输出晶体管Mo1、第2输出晶体管Mo2中流过的电流发生变化时的各自源极电压的变化量变小,所以能够更加有利于高速化。因此,通过图1的发送装置100,即使不在接收装置200侧的电流路径上设置晶体管,也能谋求高速化。
(第2实施方式)
在第2实施方式中,提供一种与图2的接收装置200相比,能进行更高速的信号传送的接收装置200a。图3是表示第2实施方式的接收装置200a的结构的电路图。
接收装置200a将经由第1输入端子T3、第2输入端子T4作为电流信号输入的差动信号Iin1、Iin2转换成电压信号OUT。在图3的电路中,电流Iin1、Iin2是按从接收装置200a流出电流的方向流的,但由于是作为数据信号被输入的,所以仍表述为“所输入的差动信号”。
接收装置200a包括第1输入晶体管M5、第2输入晶体管M6、第1电阻R1、第2电阻R2、第1接收偏置晶体管M7、第2接收偏置晶体管M8、差动放大器AMP1、接收偏置电路16。
第1输入晶体管M5、第2输入晶体管M6是N沟道MOSFET,第1接收偏置晶体管M7、第2接收偏置晶体管M8是P沟道MOSFET。
第1输入晶体管M5、第1电阻R1、第1接收偏置晶体管M7被串联连接在第1输入端子T3和作为稳定的电位的被施加电源电压Vdd的电源端子T5之间。同样地,第2输入晶体管M6、第2电阻R2、第2接收偏置晶体管M8被串联连接在第2输入端子T4和电源端子T5之间。差动放大器AMP1对第1输入晶体管M5与第1电阻R1的连接点的第1电压Vx1、和第2输入晶体管M6与第2电阻R2的连接点的第2电压Vx2进行差动放大。
进而,对第1输入晶体管M5的栅极施加第2接收偏置晶体管M8与第2电阻R2的连接点的第4电压Vx4,并且对第2输入晶体管M6的栅极施加第1接收偏置晶体管M7与第1电阻R1的连接点的第3电压Vx3。这些电路元件的连接方式与图2的接收装置200是一样的。
在图2的接收装置200中,第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极是接地的,而图3的接收装置200a是对第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极施加与电源电压Vdd相应地变化的偏置电压Vbias3。这里,所谓“与电源电压相应地变化”,是指使第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极-源极间电压保持恒定地变化。
接收偏置电路16包括第9晶体管M9、第10晶体管M10、电流源18。第9晶体管M9、第10晶体管M10是与第1接收偏置晶体管M7、第2接收偏置晶体管M8同类型的P沟道MOSFET,其各个栅极和漏极间相连。第9晶体管M9、第10晶体管M10串联相连,其一端与电源端子T5相连接。电流源18使由第9晶体管M9、第10晶体管M10形成的路径流过恒电流。第9晶体管M9、第10晶体管M10上产生与恒电流相应的电压降ΔV。从接收偏置电路16输出的偏置电压Vbias3由Vdd-ΔV给出。
下面说明如上这样构成的接收装置200a的动作。基本的动作与图2的接收装置200是一样的,随着差动信号Iin1、Iin2变化,第1电压Vx1、第2电压Vx2发生变化,对其进行差动放大。此时,通过使第1输入晶体管M5、第2输入晶体管M6的栅极电压与电流Iin1、Iin2相应地变化,能够抑制第1输入端子T3、第2输入端子T4的电压变动,能进行高速的传送。
图3的接收装置200a的进一步的效果,将通过与图2的接收装置200的比较而更加明确。在图2和图3的电路中,第1接收偏置晶体管M7、第2接收偏置晶体管M8是作为电阻元件被使用的。这里,在图2的电路中,第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极接地,电位被固定。因此,在图2的电路的情况下,存在如下问题:若电源端子T5的电源电压Vdd发生变动,则第1接收偏置晶体管M7、第2接收偏置晶体管M8的偏置状态发生变化,电阻值也发生变化。
与此不同,在图3的接收装置200a中,第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极电压与电源电压Vdd相应地变化。具体来说,源极电压是Vdd,栅极电压是Vdd-ΔV,所以第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极-源极间电压等于ΔV,取与电源电压Vdd无关的恒定值。其结果,第1接收偏置晶体管M7、第2接收偏置晶体管M8的偏置状态被稳定化,第3电压Vx3、第4电压Vx4的电压精度得到改善,能够提高传送速度。
并且,在图3的电路中,作为阻抗元件的第9晶体管M9、第10晶体管M10,采用与第1接收偏置晶体管M7、第2接收偏置晶体管M8同类型的晶体管。其结果,即使在因工艺偏差或温度变化而使第1接收偏置晶体管M7、第2接收偏置晶体管M8的特性发生变化的情况下,由于第9晶体管M9、第10晶体管M10的特性也同样地变化,所以能够抑制第1接收偏置晶体管M7、第2接收偏置晶体管M8的偏置状态的变动,能够抑制第1接收偏置晶体管M7、第2接收偏置晶体管M8的电阻值的变动。
进而,通过调节由接收偏置电路16的电流源18生成的电流值,能够调节第1接收偏置晶体管M7、第2接收偏置晶体管M8的偏置状态、即电阻值,所以能够调节电压Vx3、Vx4。
以上基于实施方式对本发明进行了说明,但该实施方式仅是个例示,可以对这些结果要件和各处理过程的组合进行各种变形,本领域技术人员能够理解这些变形例也包含在本发明的范围内。
例如,在图2、图3的接收装置200、200a中,说明了所输入的差动信号Iin1、Iin2的流向是向差动信号线150p、150n排出(源)的方向的结构,但也可以是从差动信号线150p、150n吸入(吸收)电流的方向的结构。在这样的情况下,可以通过将接地电压(端子)和电源电压(端子)互换倒置,并将P沟道MOSFET和N沟道MOSFET互相置换来构成电路。此时,图3的电源端子T5成为接地端子,虽然所施加的接地电压不会象电源电压Vdd那样发生变动了,但第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极阈值电压Vt和导通电阻仍可能存在偏差。因此,在变形例中,在能取得消除该偏差的效果这一点上,本发明是有意义的。
另外,在图3的接收装置200a中,也可以取代接收偏置电路16的第9晶体管M9、第10晶体管M10而采用二极管或电阻等其他阻抗元件。在这样的情况下,由于阻抗元件上产生的电压降ΔV几乎为恒定值,所以也能使第1接收偏置晶体管M7、第2接收偏置晶体管M8的栅极-源极间电压稳定化。
图3的接收装置200a通过与图1的发送装置100组合使用,能够实现高速的数据传送,但作为发送装置,也可使用图1结构以外的结构。
基于实施方式对本发明进行了说明,但显然实施方式仅是表示本发明的原理、应用,在不脱离权利要求书所规定的本发明的思想的范围内,可以对实施方式进行很多变形例以及变更配置。
Claims (16)
1.一种将要发送的差动信号作为电流信号经由第1输出端子、第2输出端子进行发送的发送装置,其特征在于,包括:
被串联连接在电位被固定的固定电压端子与上述第1输出端子之间的第1开关晶体管和第1输出晶体管;
被串联连接在上述固定电压端子与上述第2输出端子之间的第2开关晶体管和第2输出晶体管;以及
分别与上述第1开关晶体管和第2开关晶体管并联设置、生成预定的偏置电流的第1偏置晶体管和第2偏置晶体管;
其中,将上述要发送的差动信号对分别输入到上述第1开关晶体管和第2开关晶体管的控制端子,
并且将上述第1输出晶体管和第2输出晶体管的控制端子偏置为预定的第1电压。
2.根据权利要求1所述的发送装置,其特征在于:
还包括用于将上述第1输出晶体管和第2输出晶体管的控制端子偏置为上述预定的第1电压的第1偏置电路;
上述第1偏置电路包括
与上述第1输出晶体管和第2输出晶体管控制端子共连的第1晶体管,和
在上述第1晶体管的路径上,一端与上述固定电压端子相连的第2晶体管;
对包括上述第1晶体管和第2晶体管的路径提供预定的第1偏置电流。
3.根据权利要求1或2所述的发送装置,其特征在于:
还包括用于将上述第1偏置晶体管和第2偏置晶体管的控制端子偏置为预定的第2电压的第2偏置电路;
上述第2偏置电路包括与上述第1偏置晶体管和第2偏置晶体管控制端子共连的第3晶体管;
对包括上述第3晶体管的路径提供预定的第2偏置电流,并使上述第3晶体管的控制端子与上述第2偏置电流的路径上的一点相连。
4.根据权利要求3所述的发送装置,其特征在于:
上述第2偏置电路还包括第4晶体管,该第4晶体管被串联设置在与上述第3晶体管相同的路径上,且其控制端子由上述预定的第1电压进行偏置。
5.根据权利要求2所述的发送装置,其特征在于:
还包括用于将上述第1偏置晶体管和第2偏置晶体管的控制端子偏置为预定的第2电压的第2偏置电路;
上述第2偏置电路包括与上述第1偏置晶体管和第2偏置晶体管进行控制端子共连的第3晶体管;
对包括上述第3晶体管的路径提供预定的第2偏置电流,并使上述第3晶体管的控制端子与上述第2偏置电流的路径上的一点相连;
当设上述第1晶体管与上述第1输出晶体管、第2输出晶体管的尺寸比为1∶M、
设上述第3晶体管与上述第1偏置晶体管、第2偏置晶体管的尺寸比为1∶N、
设上述第1偏置电流和第2偏置电流的电流值的比为x∶y时,
将xM/yN设定在2倍至10倍的范围内,其中,上述M和N是正实数。
6.根据权利要求1或2所述的发送装置,其特征在于:
上述固定电压端子是接地端子,所有晶体管都由N沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor:MOS场效应晶体管)构成。
7.根据权利要求1或2所述的发送装置,其特征在于:
被一体集成在一个半导体衬底上。
8.一种传送装置,其特征在于,包括:
权利要求1或2所述的发送装置;
与上述发送装置的上述第1输出端子和第2输出端子相连接的差动信号线;以及
将上述差动信号线中所流的电流转换成电压,并进行放大的接收装置。
9.一种电子设备,其特征在于:
包括权利要求8所述的传送装置,将上述差动信号线配置在本设备的可动部分。
10.一种将经由第1输入端子和第2输入端子作为电流信号输入的差动信号转换成电压信号的接收装置,其特征在于,包括:
被串联连接在上述第1输入端子和被施加稳定的电位的固定电压端子之间的第1输入晶体管、第1电阻、第1接收偏置晶体管;
被串联连接在上述第2输入端子和上述固定电压端子之间的第2输入晶体管、第2电阻、第2接收偏置晶体管;以及
对上述第1输入晶体管与上述第1电阻的连接点的第1电压、和上述第2输入晶体管与上述第2电阻的连接点的第2电压进行差动放大的差动放大器;
其中,对上述第2输入晶体管的控制端子施加上述第1接收偏置晶体管与上述第1电阻的连接点的第3电压,并对上述第1输入晶体管的控制端子施加上述第2接收偏置晶体管与上述第2电阻的连接点的第4电压,
对上述第1接收偏置晶体管和第2接收偏置晶体管的控制端子施加与上述固定电压端子的电位相应地变化的偏置电压。
11.根据权利要求10所述的接收装置,其特征在于:
还包括对上述第1接收偏置晶体管和第2接收偏置晶体管的控制端子施加上述偏置电压的接收偏置电路;
上述接收偏置电路包括
一端与上述固定电压端子相连接,产生与流过的电流相应的电压降的阻抗元件,和
使上述阻抗元件流过预定的电流的电流源;
将上述阻抗元件的另一端的电压作为上述偏置电压进行输出。
12.根据权利要求11所述的接收装置,其特征在于:
上述阻抗元件包括栅极-漏极间相连的MOSFET(Metal OxideSemiconductor Field Effect Transistor:MOS场效应晶体管)。
13.根据权利要求12所述的接收装置,其特征在于:
上述MOSFET是与上述第1接收偏置晶体管和第2接收偏置晶体管同类型的晶体管。
14.根据权利要求10至13的任一项所述的接收装置,其特征在于:
被利用CMOS工艺一体集成在一个半导体衬底上。
15.一种传送装置,其特征在于,包括:
权利要求10至13的任一项所述的接收装置;
与上述接收装置的上述第1输入端子和第2输入端子相连的差动信号线;以及
将要发送的差动信号作为电流信号输出到上述差动信号线的发送装置。
16.一种电子设备,其特征在于:
包括权利要求15所述的传送装置,将上述差动信号线配置在本设备的可动部分。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197456A JP4885633B2 (ja) | 2006-07-19 | 2006-07-19 | 送信装置およびそれを利用した伝送装置ならびに電子機器 |
JP197456/06 | 2006-07-19 | ||
JP197461/06 | 2006-07-19 | ||
JP2006197461A JP2008028578A (ja) | 2006-07-19 | 2006-07-19 | 受信装置およびそれを利用した伝送装置ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101110589A true CN101110589A (zh) | 2008-01-23 |
CN101110589B CN101110589B (zh) | 2012-01-18 |
Family
ID=39042513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101371117A Expired - Fee Related CN101110589B (zh) | 2006-07-19 | 2007-07-19 | 差动信号的传送装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4885633B2 (zh) |
CN (1) | CN101110589B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102124303B (zh) * | 2008-08-15 | 2013-05-15 | 西门子能源公司 | 用于测量高温环境中的应变的无线遥测电子电路 |
TWI681624B (zh) * | 2018-09-12 | 2020-01-01 | 瑞昱半導體股份有限公司 | 時脈傳輸模組與網路傳輸方法 |
US11411561B2 (en) | 2018-10-24 | 2022-08-09 | Sony Semiconductor Solutions Corporation | Semiconductor circuit and semiconductor system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109626A (ja) * | 1989-06-30 | 1991-05-09 | Toshiba Corp | 入出力回路 |
JPH0345045A (ja) * | 1989-07-13 | 1991-02-26 | Fujitsu Ltd | 信号入出力インタフェース回路 |
CN1206518A (zh) * | 1995-11-10 | 1999-01-27 | 艾利森电话股份有限公司 | 通用的接收装置 |
US6522174B2 (en) * | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
JP3753712B2 (ja) * | 2003-08-13 | 2006-03-08 | ローム株式会社 | 伝送装置 |
JP3833634B2 (ja) * | 2003-08-13 | 2006-10-18 | ローム株式会社 | 伝送装置 |
KR100539249B1 (ko) * | 2004-02-06 | 2005-12-27 | 삼성전자주식회사 | 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터 |
-
2006
- 2006-07-19 JP JP2006197456A patent/JP4885633B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-19 CN CN2007101371117A patent/CN101110589B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102124303B (zh) * | 2008-08-15 | 2013-05-15 | 西门子能源公司 | 用于测量高温环境中的应变的无线遥测电子电路 |
TWI681624B (zh) * | 2018-09-12 | 2020-01-01 | 瑞昱半導體股份有限公司 | 時脈傳輸模組與網路傳輸方法 |
US11411561B2 (en) | 2018-10-24 | 2022-08-09 | Sony Semiconductor Solutions Corporation | Semiconductor circuit and semiconductor system |
Also Published As
Publication number | Publication date |
---|---|
JP2008028577A (ja) | 2008-02-07 |
JP4885633B2 (ja) | 2012-02-29 |
CN101110589B (zh) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7564289B2 (en) | Voltage level shift circuit and semiconductor integrated circuit | |
US5559448A (en) | CMOS terminating resistor circuit | |
US7528636B2 (en) | Low differential output voltage circuit | |
JP4669292B2 (ja) | 半導体装置 | |
US20150103943A1 (en) | Forwarding Signal Supply Voltage in Data Transmission System | |
EP1548944B1 (en) | Receiving device | |
JP2009105810A (ja) | 増幅装置及びバイアス回路 | |
JP5581913B2 (ja) | ドライバアンプ回路および通信システム | |
CN101110589B (zh) | 差动信号的传送装置 | |
WO2008019009A1 (en) | Stacked buffers | |
KR0182663B1 (ko) | 레벨 변환 회로 | |
US9246459B2 (en) | Variable gain amplifier | |
US20060006912A1 (en) | Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance | |
WO2007064201A1 (en) | Amplifier with compensated gate bias | |
CN106598124B (zh) | 具有经调节偏压电流放大器的稳压器 | |
WO2020236209A1 (en) | Pulse width signal overlap compensation techniques | |
US6664820B1 (en) | Universal cable driver buffer circuit | |
US7514969B2 (en) | Driver circuit and method of controlling the same | |
US6909310B2 (en) | CMOS controlled-impedance transmission line driver | |
CN105099382B (zh) | 差分放大电路 | |
US6686794B1 (en) | Differential charge pump | |
CN111200401B (zh) | 放大器 | |
KR100863529B1 (ko) | 연산 증폭기 회로 | |
US9647699B1 (en) | Dual supply voltage power harvesting in an open drain transmitter circuit | |
US12052039B2 (en) | Pulse width signal overlap compensation techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120118 Termination date: 20130719 |