JPH0345045A

JPH0345045A - 信号入出力インタフェース回路

Info

Publication number: JPH0345045A
Application number: JP1181371A
Authority: JP
Inventors: Izumi Amamiya; 雨宮　泉美; Takeshi Ihara; 毅井原; Hiroshi Hamano; 宏濱野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-13
Filing date: 1989-07-13
Publication date: 1991-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕集積化超高速光中継器等において、集積回路間あるいは
集積回路内で高速に電気信号の授受を行うようにした信
号入出力インタフェース回路に関し、浮遊容量による特性劣化の影響を少なくすることを目的
とし、人力信号に応じた電流を伝送線路の一方端に送出する電
流駆動回路と、ゲート端子が接地され、ソース端子が伝
送線路の他方端に接続された電界効果トランジスタと、
電流駆動回路の送出側あるいは電界効果トランジスタの
ソース端子の何れか一方に接続され、バイアス電流を与
える電流源とを備えるように構成する。

〔産業上の利用分野〕

本発明は、集積化超高速光中継器等において、集積回路
間あるいは集積回路内で高速に電気信号の授受を行うよ
うにした信号入出力インタフェース回路に関するもので
ある。

〔従来の技術〕

高速回路間の信号インタフェースは、信号が高速になる
につれて浮遊容量の影響を受けやすくなる。例えば、光
中継器は入力された光信号を電気信号に変換した後再度
光信号に変換して信号の中継動作を行うが、ビットレー
トが１０　Ｇｂｐｓ以上の超高速光中継器では、内部で
扱う電気信号に対する浮遊容量の影響も無視できなくな
る。

第６図及び第７図に電気信号を送受する従来例の構成を
示す。

第６図（ａ）は、送信側をオーブンソースとした場合の
構成である。送信側は、電界効果トランジスタ（ＦＥＴ
）６１１のソース端子を出力端子とし、送信する信号を
ＦＥＴ６１１のゲート端子に人力する。受信側では、入
力端子に終端抵抗６３１を接続し、この入力端子に人力
される信号をＦＥＴ６２１のゲート端子で受は取る。

また、第７図（ａ）は、送信側をオーブンドレインとし
た場合の構成である。送信側は、ＦＥＴ７１１のドレイ
ン端子を出力端子とし、送信する信号をＦＥＴ７１１の
ゲート端子に入力する。受信側では、入力端子に終端抵
抗７３１を接続し、この入力端子に入力される信号をＦ
ＥＴ７２１のゲート端子で受は取る。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、受信側の終端
抵抗並列に伝送線路の浮遊容量が付加されるため、特性
が劣化するという問題点があった。

送信側をオーブンソースとした場合には、第６図（ａ）
に示すように終端抵抗６３１に並列に浮遊容量６４１が
付加され、この終端抵抗６３１と浮遊容量６４１により
インタフェース部のしゃ新円波数が決まる。従って、同
図（ｂ）に示すように高い周波数領域での送信側の利得
が劣化する。

また、送信側をオーブンドレインとした場合も同様に、
第７図（ａ）に示すように終端抵抗７３１に並列に浮遊
容量７４１が付加され、同図（ｂ）に示すように高い周
波数領域での送信側の利得が劣化する。

本発明は、このような点にかんがみて創作されたもので
あり、浮遊容量による特性劣化の影響を少なくした信号
入出力インタフェース回路を提供することを目的として
いる。

〔課題を解決するための手段〕

第１図は、本発明の信号入出力インタフェース回路の原
理ブロック図である。

図において、電流駆動回路１１１は、入力信号に応じた
電流を伝送線路の一方端に送出する。

電界効果トランジスタ１２１は、ゲート端子が接地され
、ソース端子が伝送線路の他方端に接続されている。

電流源１３１は、電流駆動回路１１１の送出側あるいは
電界効果トランジスタ１２１のソース端子の何れか一方
に接続され、バイアス電流を与える。

従って、人力信号に応じた電流を電流駆動回路１１１に
よって伝送線路に送出し、電界効果トランジスタ１２１
のソース端子で受は取ることにより、信号の送受を行う
ように構成されている。

〔作　用〕

電流駆動回路１１１を駆動することによって、人力信号
に応じた電流が伝送線路に送出され、ゲート接地された
電界効果トランジスタ１２１のソース端子に供給される
。また、電流駆動回路１１１の送出側あるいは電界効果
トランジスタ１２１のソース端子の何れか一方に電流源
１３１が接続され、伝送される電流に対してバイアス電
流が加えられる。

本発明にあっては、電流源として動作する電流駆動回路
１１１によって信号の送出を行い、電界効果トランジス
タ１２１のソース端子側から信号を受信することにより
、受信側の入力インピーダンスが小さくなる。

また、電流駆動回路１１１の送出側あるいは電界効果ト
ランジスタ１２１のソース端子の何れか一方に電流源１
３１を接続することにより、伝送される信号に所定のバ
イアス電流が加えられ、大きな電流振幅がなくなるため
、電界効果トランジスタ１２１のソース端子の電位の変
動の度合いが少なくなる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の第１実施例における信号入出力イン
タフェース回路の構成を示す。図において、２１１，２
２１，２３１はＦＥＴを、２１３゜２２３．２３３は抵
抗器を、２２５は電池を、２４１は伝送線路の浮遊容量
をそれぞれ示している。

「送信側」、「受信側」は、信号の送受を行う２つの集
積回路のそれぞれに、あるいは、１つの集積回路内にお
ける信号の送り側と受は側のそれぞれに対応している。

信号の送信側において、ＦＥＴ２１１のソース端子は抵
抗器２１３を介して電源端子ＶＳＳに接続されており、
ドレイン端子は伝送線路の一端に接続されている。伝送
線路に送出する信号は、ＦＥＴ２１１のゲート端子に入
力される。

信号の受信側において、ＦＥＴ２２１のソース端子はＦ
ＥＴ２３１のドレイン端子及び上述した伝送線路の他端
に接続されている。ＦＥＴ２２１のゲート端子は電池２
２５を介して接地されており、ドレイン端子は抵抗器２
２３を介して電源端子■。、に接続されている。また、
ＦＥＴ２３１のゲート端子は電源端子Ｖ３Ｓに接続され
ており、ソース端子は抵抗器２３３を介して電源端子■
５．に接続されている。

送信側におけるＦＥＴ２１１及び抵抗器２１３は、入力
信号を電流の変化に対応させて送出する電流駆動回路と
して動作するものである。入力信号がＦＥＴ２１１のゲ
ート端子に入力されると、この入力信号に応じてゲート
・ソース間電圧ＶＧＳが決定され、この電圧ＶＣＳに応
じたドレイン電流が伝送線路に送出される。

受信側におけるＦＥＴ２３１及び抵抗器２３３は、ＦＥ
Ｔ２２１にバイアス電流を供給する電流源として動作す
るものであり、このバイアス電流と伝送線路を介して供
給される電流との合計がＦＥＴ２２１のドレイン電流と
なる。従って、伝送線路を介して供給される電流の変化
は、ＦＥＴ２２１のドレイン電流の変化となって現れる
ため、このドレイン電流の変化を抵抗器２２３による電
圧降下として取り出すことにより、伝送される信号の受
信が行われる。

また、−ＦＥＴ２２１のゲート端子には電池２２５によ
る所定の電位（固定値）が供給されており、ドレイン電
流に応じてソース端子の電位が変動する。ところで、こ
のドレイン電流は所定のバイアス電流と伝送線路を介し
て受は取った電流との合計であるため、伝送線路を介し
て供給される電流の変化の度合いに比べてドレイン電流
全体の変化の度合いは小さくなる。しかも、このドレイ
ン電流（■。）とゲート・ソース間電圧■。とはＩ。

＝Ｋ　（Ｖｃｓ−Ｖい）２　（但し、Ｋ、Ｖ、ｈは定数
）の関係を有しており、ドレイン電流の変化に対応した
ゲート・ソース間電圧ＶＧＳの変化の度合いは小さくな
る。

上述した構成においては、受信側の入力インピーダンス
が小さいことから、受信側入力部のしゃ新局波数が高く
、浮遊容量が付加しても周波数特性の劣化を小さくする
ことができる。

また、ＦＥＴ２２１のゲート・ソース間電圧■６、の変
化の度合いが小さくなることにより、伝送線路の浮遊容
量への充放電が仰えられるため、信号波形の立上がり時
間及び立下がり時間が改善され、浮遊容量による特性劣
化の影響を少なくすることができる。

第３図は、第２実施例の構成を示す。第２実施例は、上
述した第１実施例の受信側にあるＦＥＴ２３１、抵抗器
２３３を、送信側のＦＥＴ３３１゜抵抗器３３３に置き
換えた構成を有しており、他の構成は第１実施例と同様
とする。

第１実施例と同様に、受信側の人力インピーダンスが小
さいことから、浮遊容量による周波数特性の劣化をｔｒ
ｎえることができる。また、ＦＥＴ２１１のドレイン電
流は、ＦＥＴ３３１．抵抗器３３３で構成される電流源
によるバイアス電流に足し合わされて伝送線路に送出さ
れる。この伝送線路を介した電流がＦＥＴ２２１のドレ
イン電流となるため、ＦＥＴ２２１のソース端子の電位
の変動が抑えられ、浮遊容量による特性劣化の影響を少
なくすることができ、る。

第４図は、第３実施例の構成を示す。

図において、４１１，４１３，４１５，４２１゜４２５
．４３１，４３５はＦＥＴを、４１７，４２３．４２７
，４３３，４３７は抵抗器を、４２９は電池を、４４１
，４４２は伝送線路の浮遊抵抗をそれぞれ示している。

送信側において、ＦＥＴ４　Ｌ　１，４１３は差動対を
構成しており、ＦＥＴ４１５及び抵抗器４１７で構成さ
れる電流源と組み合わさって、電流駆動回路が構成され
ている。ＦＥＴ４１１，４１３の各ゲート端子には、互
いに論理が反転している信号が入力され、これらの入力
に応じた電流が２本の伝送線路に送出される。

受信側のＦＥＴ４２１，４２５は、これら２本の伝送線
路を介して人力される電流を受は取るためのものである
。ＦＥＴ４２１のソース端子には電流源として動作する
ＦＥＴ４３１．抵抗器４３３によるバイアス電流が供給
され、ＦＥＴ４２５のソース端子には電流源として動作
するＦＥＴ４３５、抵抗器４３７によるバイアス電流が
供給される。

従って、第１実施例と同様、受信側の入力インピーダン
スが小さく、浮遊容量に対しても周波数特性の劣化が小
さいと共に、ＦＥＴ４２１．４２５の各ソース端子の電
位の変動が抑えられ、２つの伝送線路のそれぞれの浮遊
容量による出力波形の立上り、立下り時間の劣化の影響
を少なくすることができる。

第５図は、第４実施例の構成を示す。第４実施例は、上
述した第３実施例の受信側にあるＦＥＴ４３１．４３５
．抵抗器４３３．４３７を、送信側のＦＥＴ５３１，５
３５．抵抗器５３３，５３７に置き換えた構成を有して
おり、他の構成は第３実施例と同様とする。

ＦＥＴ４１１あるいはＦＥＴ４１３のドレイン電流は、
ＦＥＴ５３１．抵抗器５３３で構成される電流源による
バイアス電流あるいはＦＥＴ５３５、抵抗器５３７で構
成される電流源によるバイアス電流に足し合わされて２
つの伝送線路のそれぞれに送出される。これらの各伝送
線路を介した電流がＦＥＴ２２あるいはＦＥＴ４２５の
ドレイン電流となるため、第３実施例と同様に、ＦＥＴ
４２１，４２５の各ソース端子の電位の変動が抑えられ
、また、人力インピーダンスも小さいので浮遊容量によ
る特性劣化の影響を少なくすることができる。

〔発明の効果〕

上述したように、本発明によれば、電流源として動作す
る電流駆動回路によって送出された信号に応じた電流を
、ゲート接地された電界効果トランジスタのソース端子
で受は取ると共に、このソース端子あるいは電流駆動回
路の送出側の何れか一方にバイアス電流を与える電流源
を接続することにより、受信側の入力インピーダンスを
小さくすると共に、受信側の電界効果トランジスタのソ
ース端子の電位の変動を抑えることができる。従って、
伝送線路の浮遊容量による特性劣化の影響を少なくする
ことができるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の信号入出力インタフェース回路の原理
図、第２図は第１実施例の構成図、第３図は第２実施例の構成図、第４図は第３実施例の構成図、第５図は第４実施例の構成図、第６図は従来例の説明図、第７図は従来例の説明図である。図において、１１１は電流駆動回路、１２１は電界効果トランジスタ、１３１は電流源、２１１、　２２１．　２３１、３３１．　４１１．　４
１３．　４１５．　４２１．　４２５．　４３１．　４
３５゜５３１．５３５は電界効果トランジスタ（ＦＥＴ
）、２１３．２２３，２３３，３３３，４１７，４２３
．４２７，４３３，４３７，５３３，５３７は抵抗器、２２５．４２９は電池、２４１．４４１，４４２は浮遊容量である。＜只／ｂ）用法のε禾）ダ（Ｑ齢ムβ月匹り第６図（ｂ）隨輌うＪり眺萌図第７図

Claims

【特許請求の範囲】

（１）入力信号に応じた電流を伝送線路の一方端に送出
する電流駆動回路（１１１）と、ゲート端子が接地され
、ソース端子が前記伝送線路の他方端に接続された電界
効果トランジスタ（１２１）と、前記電流駆動回路（１１１）の送出側あるいは前記電界
効果トランジスタ（１２１）のソース端子の何れか一方
に接続され、バイアス電流を与える電流源（１３１）と
、を備えるように構成したことを特徴とする信号入出力イ
ンタフェース回路。