JPH0345045A - 信号入出力インタフェース回路 - Google Patents
信号入出力インタフェース回路Info
- Publication number
- JPH0345045A JPH0345045A JP1181371A JP18137189A JPH0345045A JP H0345045 A JPH0345045 A JP H0345045A JP 1181371 A JP1181371 A JP 1181371A JP 18137189 A JP18137189 A JP 18137189A JP H0345045 A JPH0345045 A JP H0345045A
- Authority
- JP
- Japan
- Prior art keywords
- current
- source
- signal
- field effect
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 230000006866 deterioration Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 235000015067 sauces Nutrition 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
集積化超高速光中継器等において、集積回路間あるいは
集積回路内で高速に電気信号の授受を行うようにした信
号入出力インタフェース回路に関し、 浮遊容量による特性劣化の影響を少なくすることを目的
とし、 人力信号に応じた電流を伝送線路の一方端に送出する電
流駆動回路と、ゲート端子が接地され、ソース端子が伝
送線路の他方端に接続された電界効果トランジスタと、
電流駆動回路の送出側あるいは電界効果トランジスタの
ソース端子の何れか一方に接続され、バイアス電流を与
える電流源とを備えるように構成する。
集積回路内で高速に電気信号の授受を行うようにした信
号入出力インタフェース回路に関し、 浮遊容量による特性劣化の影響を少なくすることを目的
とし、 人力信号に応じた電流を伝送線路の一方端に送出する電
流駆動回路と、ゲート端子が接地され、ソース端子が伝
送線路の他方端に接続された電界効果トランジスタと、
電流駆動回路の送出側あるいは電界効果トランジスタの
ソース端子の何れか一方に接続され、バイアス電流を与
える電流源とを備えるように構成する。
本発明は、集積化超高速光中継器等において、集積回路
間あるいは集積回路内で高速に電気信号の授受を行うよ
うにした信号入出力インタフェース回路に関するもので
ある。
間あるいは集積回路内で高速に電気信号の授受を行うよ
うにした信号入出力インタフェース回路に関するもので
ある。
高速回路間の信号インタフェースは、信号が高速になる
につれて浮遊容量の影響を受けやすくなる。例えば、光
中継器は入力された光信号を電気信号に変換した後再度
光信号に変換して信号の中継動作を行うが、ビットレー
トが10 Gbps以上の超高速光中継器では、内部で
扱う電気信号に対する浮遊容量の影響も無視できなくな
る。
につれて浮遊容量の影響を受けやすくなる。例えば、光
中継器は入力された光信号を電気信号に変換した後再度
光信号に変換して信号の中継動作を行うが、ビットレー
トが10 Gbps以上の超高速光中継器では、内部で
扱う電気信号に対する浮遊容量の影響も無視できなくな
る。
第6図及び第7図に電気信号を送受する従来例の構成を
示す。
示す。
第6図(a)は、送信側をオーブンソースとした場合の
構成である。送信側は、電界効果トランジスタ(FET
)611のソース端子を出力端子とし、送信する信号を
FET611のゲート端子に人力する。受信側では、入
力端子に終端抵抗631を接続し、この入力端子に人力
される信号をFET621のゲート端子で受は取る。
構成である。送信側は、電界効果トランジスタ(FET
)611のソース端子を出力端子とし、送信する信号を
FET611のゲート端子に人力する。受信側では、入
力端子に終端抵抗631を接続し、この入力端子に人力
される信号をFET621のゲート端子で受は取る。
また、第7図(a)は、送信側をオーブンドレインとし
た場合の構成である。送信側は、FET711のドレイ
ン端子を出力端子とし、送信する信号をFET711の
ゲート端子に入力する。受信側では、入力端子に終端抵
抗731を接続し、この入力端子に入力される信号をF
ET721のゲート端子で受は取る。
た場合の構成である。送信側は、FET711のドレイ
ン端子を出力端子とし、送信する信号をFET711の
ゲート端子に入力する。受信側では、入力端子に終端抵
抗731を接続し、この入力端子に入力される信号をF
ET721のゲート端子で受は取る。
ところで、上述した従来方式にあっては、受信側の終端
抵抗並列に伝送線路の浮遊容量が付加されるため、特性
が劣化するという問題点があった。
抵抗並列に伝送線路の浮遊容量が付加されるため、特性
が劣化するという問題点があった。
送信側をオーブンソースとした場合には、第6図(a)
に示すように終端抵抗631に並列に浮遊容量641が
付加され、この終端抵抗631と浮遊容量641により
インタフェース部のしゃ新円波数が決まる。従って、同
図(b)に示すように高い周波数領域での送信側の利得
が劣化する。
に示すように終端抵抗631に並列に浮遊容量641が
付加され、この終端抵抗631と浮遊容量641により
インタフェース部のしゃ新円波数が決まる。従って、同
図(b)に示すように高い周波数領域での送信側の利得
が劣化する。
また、送信側をオーブンドレインとした場合も同様に、
第7図(a)に示すように終端抵抗731に並列に浮遊
容量741が付加され、同図(b)に示すように高い周
波数領域での送信側の利得が劣化する。
第7図(a)に示すように終端抵抗731に並列に浮遊
容量741が付加され、同図(b)に示すように高い周
波数領域での送信側の利得が劣化する。
本発明は、このような点にかんがみて創作されたもので
あり、浮遊容量による特性劣化の影響を少なくした信号
入出力インタフェース回路を提供することを目的として
いる。
あり、浮遊容量による特性劣化の影響を少なくした信号
入出力インタフェース回路を提供することを目的として
いる。
第1図は、本発明の信号入出力インタフェース回路の原
理ブロック図である。
理ブロック図である。
図において、電流駆動回路111は、入力信号に応じた
電流を伝送線路の一方端に送出する。
電流を伝送線路の一方端に送出する。
電界効果トランジスタ121は、ゲート端子が接地され
、ソース端子が伝送線路の他方端に接続されている。
、ソース端子が伝送線路の他方端に接続されている。
電流源131は、電流駆動回路111の送出側あるいは
電界効果トランジスタ121のソース端子の何れか一方
に接続され、バイアス電流を与える。
電界効果トランジスタ121のソース端子の何れか一方
に接続され、バイアス電流を与える。
従って、人力信号に応じた電流を電流駆動回路111に
よって伝送線路に送出し、電界効果トランジスタ121
のソース端子で受は取ることにより、信号の送受を行う
ように構成されている。
よって伝送線路に送出し、電界効果トランジスタ121
のソース端子で受は取ることにより、信号の送受を行う
ように構成されている。
電流駆動回路111を駆動することによって、人力信号
に応じた電流が伝送線路に送出され、ゲート接地された
電界効果トランジスタ121のソース端子に供給される
。また、電流駆動回路111の送出側あるいは電界効果
トランジスタ121のソース端子の何れか一方に電流源
131が接続され、伝送される電流に対してバイアス電
流が加えられる。
に応じた電流が伝送線路に送出され、ゲート接地された
電界効果トランジスタ121のソース端子に供給される
。また、電流駆動回路111の送出側あるいは電界効果
トランジスタ121のソース端子の何れか一方に電流源
131が接続され、伝送される電流に対してバイアス電
流が加えられる。
本発明にあっては、電流源として動作する電流駆動回路
111によって信号の送出を行い、電界効果トランジス
タ121のソース端子側から信号を受信することにより
、受信側の入力インピーダンスが小さくなる。
111によって信号の送出を行い、電界効果トランジス
タ121のソース端子側から信号を受信することにより
、受信側の入力インピーダンスが小さくなる。
また、電流駆動回路111の送出側あるいは電界効果ト
ランジスタ121のソース端子の何れか一方に電流源1
31を接続することにより、伝送される信号に所定のバ
イアス電流が加えられ、大きな電流振幅がなくなるため
、電界効果トランジスタ121のソース端子の電位の変
動の度合いが少なくなる。
ランジスタ121のソース端子の何れか一方に電流源1
31を接続することにより、伝送される信号に所定のバ
イアス電流が加えられ、大きな電流振幅がなくなるため
、電界効果トランジスタ121のソース端子の電位の変
動の度合いが少なくなる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の第1実施例における信号入出力イン
タフェース回路の構成を示す。図において、211,2
21,231はFETを、213゜223.233は抵
抗器を、225は電池を、241は伝送線路の浮遊容量
をそれぞれ示している。
タフェース回路の構成を示す。図において、211,2
21,231はFETを、213゜223.233は抵
抗器を、225は電池を、241は伝送線路の浮遊容量
をそれぞれ示している。
「送信側」、「受信側」は、信号の送受を行う2つの集
積回路のそれぞれに、あるいは、1つの集積回路内にお
ける信号の送り側と受は側のそれぞれに対応している。
積回路のそれぞれに、あるいは、1つの集積回路内にお
ける信号の送り側と受は側のそれぞれに対応している。
信号の送信側において、FET211のソース端子は抵
抗器213を介して電源端子VSSに接続されており、
ドレイン端子は伝送線路の一端に接続されている。伝送
線路に送出する信号は、FET211のゲート端子に入
力される。
抗器213を介して電源端子VSSに接続されており、
ドレイン端子は伝送線路の一端に接続されている。伝送
線路に送出する信号は、FET211のゲート端子に入
力される。
信号の受信側において、FET221のソース端子はF
ET231のドレイン端子及び上述した伝送線路の他端
に接続されている。FET221のゲート端子は電池2
25を介して接地されており、ドレイン端子は抵抗器2
23を介して電源端子■。、に接続されている。また、
FET231のゲート端子は電源端子V3Sに接続され
ており、ソース端子は抵抗器233を介して電源端子■
5.に接続されている。
ET231のドレイン端子及び上述した伝送線路の他端
に接続されている。FET221のゲート端子は電池2
25を介して接地されており、ドレイン端子は抵抗器2
23を介して電源端子■。、に接続されている。また、
FET231のゲート端子は電源端子V3Sに接続され
ており、ソース端子は抵抗器233を介して電源端子■
5.に接続されている。
送信側におけるFET211及び抵抗器213は、入力
信号を電流の変化に対応させて送出する電流駆動回路と
して動作するものである。入力信号がFET211のゲ
ート端子に入力されると、この入力信号に応じてゲート
・ソース間電圧VGSが決定され、この電圧VCSに応
じたドレイン電流が伝送線路に送出される。
信号を電流の変化に対応させて送出する電流駆動回路と
して動作するものである。入力信号がFET211のゲ
ート端子に入力されると、この入力信号に応じてゲート
・ソース間電圧VGSが決定され、この電圧VCSに応
じたドレイン電流が伝送線路に送出される。
受信側におけるFET231及び抵抗器233は、FE
T221にバイアス電流を供給する電流源として動作す
るものであり、このバイアス電流と伝送線路を介して供
給される電流との合計がFET221のドレイン電流と
なる。従って、伝送線路を介して供給される電流の変化
は、FET221のドレイン電流の変化となって現れる
ため、このドレイン電流の変化を抵抗器223による電
圧降下として取り出すことにより、伝送される信号の受
信が行われる。
T221にバイアス電流を供給する電流源として動作す
るものであり、このバイアス電流と伝送線路を介して供
給される電流との合計がFET221のドレイン電流と
なる。従って、伝送線路を介して供給される電流の変化
は、FET221のドレイン電流の変化となって現れる
ため、このドレイン電流の変化を抵抗器223による電
圧降下として取り出すことにより、伝送される信号の受
信が行われる。
また、−FET221のゲート端子には電池225によ
る所定の電位(固定値)が供給されており、ドレイン電
流に応じてソース端子の電位が変動する。ところで、こ
のドレイン電流は所定のバイアス電流と伝送線路を介し
て受は取った電流との合計であるため、伝送線路を介し
て供給される電流の変化の度合いに比べてドレイン電流
全体の変化の度合いは小さくなる。しかも、このドレイ
ン電流(■。)とゲート・ソース間電圧■。とはI。
る所定の電位(固定値)が供給されており、ドレイン電
流に応じてソース端子の電位が変動する。ところで、こ
のドレイン電流は所定のバイアス電流と伝送線路を介し
て受は取った電流との合計であるため、伝送線路を介し
て供給される電流の変化の度合いに比べてドレイン電流
全体の変化の度合いは小さくなる。しかも、このドレイ
ン電流(■。)とゲート・ソース間電圧■。とはI。
=K (Vcs−Vい)2 (但し、K、V、hは定数
)の関係を有しており、ドレイン電流の変化に対応した
ゲート・ソース間電圧VGSの変化の度合いは小さくな
る。
)の関係を有しており、ドレイン電流の変化に対応した
ゲート・ソース間電圧VGSの変化の度合いは小さくな
る。
上述した構成においては、受信側の入力インピーダンス
が小さいことから、受信側入力部のしゃ新局波数が高く
、浮遊容量が付加しても周波数特性の劣化を小さくする
ことができる。
が小さいことから、受信側入力部のしゃ新局波数が高く
、浮遊容量が付加しても周波数特性の劣化を小さくする
ことができる。
また、FET221のゲート・ソース間電圧■6、の変
化の度合いが小さくなることにより、伝送線路の浮遊容
量への充放電が仰えられるため、信号波形の立上がり時
間及び立下がり時間が改善され、浮遊容量による特性劣
化の影響を少なくすることができる。
化の度合いが小さくなることにより、伝送線路の浮遊容
量への充放電が仰えられるため、信号波形の立上がり時
間及び立下がり時間が改善され、浮遊容量による特性劣
化の影響を少なくすることができる。
第3図は、第2実施例の構成を示す。第2実施例は、上
述した第1実施例の受信側にあるFET231、抵抗器
233を、送信側のFET331゜抵抗器333に置き
換えた構成を有しており、他の構成は第1実施例と同様
とする。
述した第1実施例の受信側にあるFET231、抵抗器
233を、送信側のFET331゜抵抗器333に置き
換えた構成を有しており、他の構成は第1実施例と同様
とする。
第1実施例と同様に、受信側の人力インピーダンスが小
さいことから、浮遊容量による周波数特性の劣化をtr
nえることができる。また、FET211のドレイン電
流は、FET331.抵抗器333で構成される電流源
によるバイアス電流に足し合わされて伝送線路に送出さ
れる。この伝送線路を介した電流がFET221のドレ
イン電流となるため、FET221のソース端子の電位
の変動が抑えられ、浮遊容量による特性劣化の影響を少
なくすることができ、る。
さいことから、浮遊容量による周波数特性の劣化をtr
nえることができる。また、FET211のドレイン電
流は、FET331.抵抗器333で構成される電流源
によるバイアス電流に足し合わされて伝送線路に送出さ
れる。この伝送線路を介した電流がFET221のドレ
イン電流となるため、FET221のソース端子の電位
の変動が抑えられ、浮遊容量による特性劣化の影響を少
なくすることができ、る。
第4図は、第3実施例の構成を示す。
図において、411,413,415,421゜425
.431,435はFETを、417,423.427
,433,437は抵抗器を、429は電池を、441
,442は伝送線路の浮遊抵抗をそれぞれ示している。
.431,435はFETを、417,423.427
,433,437は抵抗器を、429は電池を、441
,442は伝送線路の浮遊抵抗をそれぞれ示している。
送信側において、FET4 L 1,413は差動対を
構成しており、FET415及び抵抗器417で構成さ
れる電流源と組み合わさって、電流駆動回路が構成され
ている。FET411,413の各ゲート端子には、互
いに論理が反転している信号が入力され、これらの入力
に応じた電流が2本の伝送線路に送出される。
構成しており、FET415及び抵抗器417で構成さ
れる電流源と組み合わさって、電流駆動回路が構成され
ている。FET411,413の各ゲート端子には、互
いに論理が反転している信号が入力され、これらの入力
に応じた電流が2本の伝送線路に送出される。
受信側のFET421,425は、これら2本の伝送線
路を介して人力される電流を受は取るためのものである
。FET421のソース端子には電流源として動作する
FET431.抵抗器433によるバイアス電流が供給
され、FET425のソース端子には電流源として動作
するFET435、抵抗器437によるバイアス電流が
供給される。
路を介して人力される電流を受は取るためのものである
。FET421のソース端子には電流源として動作する
FET431.抵抗器433によるバイアス電流が供給
され、FET425のソース端子には電流源として動作
するFET435、抵抗器437によるバイアス電流が
供給される。
従って、第1実施例と同様、受信側の入力インピーダン
スが小さく、浮遊容量に対しても周波数特性の劣化が小
さいと共に、FET421.425の各ソース端子の電
位の変動が抑えられ、2つの伝送線路のそれぞれの浮遊
容量による出力波形の立上り、立下り時間の劣化の影響
を少なくすることができる。
スが小さく、浮遊容量に対しても周波数特性の劣化が小
さいと共に、FET421.425の各ソース端子の電
位の変動が抑えられ、2つの伝送線路のそれぞれの浮遊
容量による出力波形の立上り、立下り時間の劣化の影響
を少なくすることができる。
第5図は、第4実施例の構成を示す。第4実施例は、上
述した第3実施例の受信側にあるFET431.435
.抵抗器433.437を、送信側のFET531,5
35.抵抗器533,537に置き換えた構成を有して
おり、他の構成は第3実施例と同様とする。
述した第3実施例の受信側にあるFET431.435
.抵抗器433.437を、送信側のFET531,5
35.抵抗器533,537に置き換えた構成を有して
おり、他の構成は第3実施例と同様とする。
FET411あるいはFET413のドレイン電流は、
FET531.抵抗器533で構成される電流源による
バイアス電流あるいはFET535、抵抗器537で構
成される電流源によるバイアス電流に足し合わされて2
つの伝送線路のそれぞれに送出される。これらの各伝送
線路を介した電流がFET22あるいはFET425の
ドレイン電流となるため、第3実施例と同様に、FET
421,425の各ソース端子の電位の変動が抑えられ
、また、人力インピーダンスも小さいので浮遊容量によ
る特性劣化の影響を少なくすることができる。
FET531.抵抗器533で構成される電流源による
バイアス電流あるいはFET535、抵抗器537で構
成される電流源によるバイアス電流に足し合わされて2
つの伝送線路のそれぞれに送出される。これらの各伝送
線路を介した電流がFET22あるいはFET425の
ドレイン電流となるため、第3実施例と同様に、FET
421,425の各ソース端子の電位の変動が抑えられ
、また、人力インピーダンスも小さいので浮遊容量によ
る特性劣化の影響を少なくすることができる。
上述したように、本発明によれば、電流源として動作す
る電流駆動回路によって送出された信号に応じた電流を
、ゲート接地された電界効果トランジスタのソース端子
で受は取ると共に、このソース端子あるいは電流駆動回
路の送出側の何れか一方にバイアス電流を与える電流源
を接続することにより、受信側の入力インピーダンスを
小さくすると共に、受信側の電界効果トランジスタのソ
ース端子の電位の変動を抑えることができる。従って、
伝送線路の浮遊容量による特性劣化の影響を少なくする
ことができるので、実用的には極めて有用である。
る電流駆動回路によって送出された信号に応じた電流を
、ゲート接地された電界効果トランジスタのソース端子
で受は取ると共に、このソース端子あるいは電流駆動回
路の送出側の何れか一方にバイアス電流を与える電流源
を接続することにより、受信側の入力インピーダンスを
小さくすると共に、受信側の電界効果トランジスタのソ
ース端子の電位の変動を抑えることができる。従って、
伝送線路の浮遊容量による特性劣化の影響を少なくする
ことができるので、実用的には極めて有用である。
第1図は本発明の信号入出力インタフェース回路の原理
図、 第2図は第1実施例の構成図、 第3図は第2実施例の構成図、 第4図は第3実施例の構成図、 第5図は第4実施例の構成図、 第6図は従来例の説明図、 第7図は従来例の説明図である。 図において、 111は電流駆動回路、 121は電界効果トランジスタ、 131は電流源、 211、 221. 231、331. 411. 4
13. 415. 421. 425. 431. 4
35゜531.535は電界効果トランジスタ(FET
)、213.223,233,333,417,423
.427,433,437,533,537は抵抗器、 225.429は電池、 241.441,442は浮遊容量である。 <只 /b)用法 のε禾)ダ(Q齢ムβ月匹り 第6図 (b) 隨輌うJり眺萌図 第7図
図、 第2図は第1実施例の構成図、 第3図は第2実施例の構成図、 第4図は第3実施例の構成図、 第5図は第4実施例の構成図、 第6図は従来例の説明図、 第7図は従来例の説明図である。 図において、 111は電流駆動回路、 121は電界効果トランジスタ、 131は電流源、 211、 221. 231、331. 411. 4
13. 415. 421. 425. 431. 4
35゜531.535は電界効果トランジスタ(FET
)、213.223,233,333,417,423
.427,433,437,533,537は抵抗器、 225.429は電池、 241.441,442は浮遊容量である。 <只 /b)用法 のε禾)ダ(Q齢ムβ月匹り 第6図 (b) 隨輌うJり眺萌図 第7図
Claims (1)
- (1)入力信号に応じた電流を伝送線路の一方端に送出
する電流駆動回路(111)と、ゲート端子が接地され
、ソース端子が前記伝送線路の他方端に接続された電界
効果トランジスタ(121)と、 前記電流駆動回路(111)の送出側あるいは前記電界
効果トランジスタ(121)のソース端子の何れか一方
に接続され、バイアス電流を与える電流源(131)と
、 を備えるように構成したことを特徴とする信号入出力イ
ンタフェース回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181371A JPH0345045A (ja) | 1989-07-13 | 1989-07-13 | 信号入出力インタフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181371A JPH0345045A (ja) | 1989-07-13 | 1989-07-13 | 信号入出力インタフェース回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0345045A true JPH0345045A (ja) | 1991-02-26 |
Family
ID=16099559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1181371A Pending JPH0345045A (ja) | 1989-07-13 | 1989-07-13 | 信号入出力インタフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0345045A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597229B1 (en) | 1999-08-16 | 2003-07-22 | Nec Electronics Corporation | Interface circuit and, electronic device and communication system provided with same |
JP2006146171A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動チップ及び発光表示装置 |
JP2006340337A (ja) * | 2005-05-02 | 2006-12-14 | Seiko Epson Corp | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 |
JP2008028577A (ja) * | 2006-07-19 | 2008-02-07 | Rohm Co Ltd | 送信装置およびそれを利用した伝送装置ならびに電子機器 |
JP6310139B1 (ja) * | 2017-11-07 | 2018-04-11 | 有限会社ファインチューン | フォトカプラの出力回路及びフォトカプラ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989001262A2 (en) * | 1987-07-29 | 1989-02-09 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
-
1989
- 1989-07-13 JP JP1181371A patent/JPH0345045A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989001262A2 (en) * | 1987-07-29 | 1989-02-09 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597229B1 (en) | 1999-08-16 | 2003-07-22 | Nec Electronics Corporation | Interface circuit and, electronic device and communication system provided with same |
JP2006146171A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動チップ及び発光表示装置 |
JP2006340337A (ja) * | 2005-05-02 | 2006-12-14 | Seiko Epson Corp | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 |
JP2008028577A (ja) * | 2006-07-19 | 2008-02-07 | Rohm Co Ltd | 送信装置およびそれを利用した伝送装置ならびに電子機器 |
JP6310139B1 (ja) * | 2017-11-07 | 2018-04-11 | 有限会社ファインチューン | フォトカプラの出力回路及びフォトカプラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0512795B1 (en) | Full range input/output comparator | |
EP0775404B1 (en) | High-speed, differential line driver | |
US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
US4534038A (en) | Coupling an electrical signal to transmission lines | |
US4734919A (en) | Circuit for serial data communication and power transmission | |
US7679395B1 (en) | Low-loss impedance-matched source-follower for repeating or switching signals on a high speed link | |
JP3723317B2 (ja) | 信号伝送に用いる駆動回路、バイアス発生回路 | |
JPH10190747A (ja) | 信号伝送方式及び伝送線路駆動回路 | |
EP0276277B1 (en) | Data communications system having noise reduction means | |
US6552565B2 (en) | Impedance matching circuit | |
CN102457455B (zh) | 低压差分信号发送器 | |
EP0547814A2 (en) | Balanced line driver for local area networks or the like | |
US7650113B2 (en) | Apparatus for receiving wide-band pulse signal in communication channel using human body | |
JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
US6181157B1 (en) | Resistor mirror | |
MXPA98000634A (en) | Univer issuing device | |
WO2005055540A2 (en) | Current transfer logic | |
JPH0345045A (ja) | 信号入出力インタフェース回路 | |
US20160268985A1 (en) | Transceiver circuit for communicating differential and single-ended signals via transmission lines | |
CN1989414A (zh) | 基于电流感测设计的差分电路的故障保险 | |
US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
US6348817B2 (en) | Complementary current mode driver for high speed data communications | |
CA1259672A (en) | Differential input stage for differential line receivers and operational amplifiers | |
WO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
US20150097621A1 (en) | Capacitance Minimization Switch |