CN220473650U - 一种适用于sot23-3封装芯片老炼试验的老炼板 - Google Patents
一种适用于sot23-3封装芯片老炼试验的老炼板 Download PDFInfo
- Publication number
- CN220473650U CN220473650U CN202320666749.4U CN202320666749U CN220473650U CN 220473650 U CN220473650 U CN 220473650U CN 202320666749 U CN202320666749 U CN 202320666749U CN 220473650 U CN220473650 U CN 220473650U
- Authority
- CN
- China
- Prior art keywords
- test
- jumper
- module
- burn
- sot23
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 140
- 230000032683 aging Effects 0.000 title claims abstract description 65
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种适用于SOT23‑3封装芯片老炼试验的老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；所述的PCB基板上设置有单个或多个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。本实用新型可以一次性进行1至m×n个器件之间任意数量器件的高温老炼试验，实现了同一性测试条件下大批量SOT23‑3封装芯片的老炼试验，提高了测试效率。
Description
技术领域
本实用新型涉及电子元器件可靠性测试技术领域，具体涉及一种适用于SOT23-3封装芯片老炼试验的老炼板。
背景技术
老炼试验是工程上常用来剔除早期失效产品，提高***可靠性的方法。在较长的时间内对电子元器件连续施加一定的电应力，通过电-热应力的综合作用来加速元器件内部各种物理、化学反应过程，促使元器件内部各种潜在缺陷及早暴露，从而达到剔除早期失效产品的目的。
老炼试验是一种非破坏性的试验，只是对有潜在缺陷的电路起到诱发作用，而不引起电路整体筛选后的新失效机理或改变它的失效分布。通过老炼试验只能改变电路的使用可靠性，而不会改变整个电路的固有可靠性，试验条件的选择主要是依据电路的可靠性要求程度其失效机理的特性。老炼试验实施时，将电子元器件置于老炼板上，并放入老炼箱中施加热应力和电应力，激发电路的早期失效。
批量生产的电子元器件，由于各种不确定因素，会导致同一批产品中各个元器件的可靠性不同。老炼试验对工艺制造过程中可能存在的一系列缺陷，如表面沾污、引线焊接不良、沟道漏电、硅片裂纹、氧化层缺陷、局部发热垫、二次击穿等都有较好的筛选效果，对于无缺陷的元器件，也可促使其电参数稳定，从而保证产品质量。
传统的老炼板设计因工位限制，导致老炼板实际利用面积低，可老炼产品数量少，从而再进行大批量老炼时，需要更多的老炼板，增加成本，降低了效率。
再者，传统老炼实验板的试验方式为同规格封装的单型号、单负载，才能实现产品的老练试验，针对同规格封装产品不同输出及不同负载老练试验时，需要设计不同的老炼试验板，也增加了老炼实验板的成本。
实用新型内容
针对上述的技术问题，本技术方案提供了一种适用于SOT23-3封装芯片老炼试验的老炼板，可以一次性进行1至m×n个器件之间任意数量器件的高温老炼试验，实现了同一性测试条件下大批量SOT23-3封装芯片的老炼试验，提高了测试效率；能有效的解决上述问题。
本实用新型通过以下技术方案实现：
一种适用于SOT23-3封装芯片老炼试验的老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；所述的PCB基板上设置有单个或多个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。
进一步的，所述的老炼试验夹具模块为单个或多个时，负载组模块采用负载组合复用模块，负载组合复用模块包括跳线端子和N个功率不同的负载电阻，N个功率不同的负载电阻并联设置，分别与跳线端子一侧的引脚连接，通过跳线帽选择不同功率的负载与测试模块连接。
进一步的，所述的跳线端子并列设置有2*N个跳线针，2*N个跳线针并列设置，靠近负载电阻的一列跳线针，其下部的引脚分别与其对应的负载电阻连接，远离负载电阻的一列跳线针，其下部的引脚分别与测试模块连接，2列跳线端子中每一组对应的跳线端子通过跳线或跳线帽连接。
进一步的，所述的跳线端子采用跳线连接时，跳线的一端与靠近负载电阻的跳线端子固定，另一端悬空；通过需求选择某个对应负载电阻的跳线，将其与远离负载电阻一侧的跳线端子连接，使得测试模块与某个负载电阻连通。
进一步的，所述的跳线端子采用跳线帽连接时，跳线帽为可以活动的部件，外层是绝缘塑料，内层是导电材料；通过需求选择某个负载电阻时，将跳线帽插在与某个负载电阻对应的两根跳线针上面，将两根跳线针连接起来；当跳线帽扣在两根跳线针上时是接通状态，有电流通过，不扣上跳线帽时，则断开状态，没有电流通过。
进一步的，所述的负载电阻采用阻值为1K或/和1.2K或/和2.5K或/和3.3K或/和4.5K或/和其他不同功率的电阻。
进一步的，所述的老炼试验夹具模块为多个时，负载组模块包括与测试模块连接的单个功率电阻，功率电阻通过负载与测试模块连接。
进一步的，所述功率电阻的阻值为2.5K。
进一步的，所述的输入电容和输出电容的容值为0.1uF。
进一步的，所述的测试模块包括m排n列个用于固定SOT23-3封装芯片的老练试验夹具，老练试验夹具通过PCB基板顶层或底层的铜皮线路与电源输入接口和电压输出接口连接。
有益效果
本实用新型提出的一种适用于SOT23-3封装芯片老炼试验的老炼板,与现有技术相比较，其具有以下有益效果：
(1)本实用新型中的老炼板采用双工位老炼试验的老炼板时，可一次性提高对SOT23-3(GER3025产品)封装芯片器件进行高温老炼试验的老炼数量，如批量老炼产品为1400只时，比如现有单工位老炼板可老炼100只芯片，则需要提供14片老炼PCB，如果采用双工位老炼板时，老炼板可老炼140只芯片，则需要提供10片老炼PCB，可将成本降低28％。由于同一片老炼PCB增加多工位测试单元，数量在原有基础单工位的100只芯片增加为现有双工位的140只芯片，效率提高了40％。
(2)本实用新型中的老炼板通过使用跳线端子和跳线/跳线帽选择不同功率电阻的方式解决同系列不同型号产品无法共用一套老化板的现状。如GER30XX系列产品有四个不同的输出，需要四套不同负载的老炼板，通过跳线选择复用，一套板子可以实现四个不同型号的输出老炼试验，可直接降低约75％的成本。
附图说明
图1为SOT23-3GER30XX系列产品封装芯片产品的结构示意图。
图2为本实用新型中实施例1的整体结构框图。
图3为实施例1中老炼试验夹具模块的电路原理图。
图4为实施例1中适于SOT23-3芯片产品的老炼板顶层示意图。
图5为实施例1中适于SOT23-3芯片产品的老炼板底层示意图。
图6为本实用新型中实施例2的整体结构框图。
图7为实施例2中老炼试验夹具模块的电路原理图。
图8为实施例2中适于SOT23-3芯片产品的老炼板顶层示意图。
图9为实施例2中适于SOT23-3芯片产品的老炼板底层示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。在不脱离本实用新型设计构思的前提下，本领域普通人员对本实用新型的技术方案做出的各种变型和改进，均应落入到本实用新型的保护范围。
实施例1：
如图2所示，一种适用于SOT23-3封装芯片老炼试验的老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；所述的PCB基板上设置有单个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。
老炼试验夹具模块为单个，负载组模块采用负载组合复用模块，负载组合复用模块包括跳线端子和N个功率不同的负载电阻，N个功率不同的负载电阻并联设置，分别与跳线端子一侧的引脚连接，通过跳线帽选择不同功率的负载与测试模块连接。
跳线端子并列设置有2*N个跳线针，2*N个跳线针并列设置，靠近负载电阻的一列跳线针，其下部的引脚分别与其对应的负载电阻连接，远离负载电阻的一列跳线针，其下部的引脚分别与测试模块连接，2列跳线端子中每一组对应的跳线端子通过跳线或跳线帽连接。
跳线端子采用跳线连接时，跳线的一端与靠近负载电阻的跳线端子固定，另一端悬空；通过需求选择某个对应负载电阻的跳线，将其与远离负载电阻一侧的跳线端子连接，使得测试模块与某个负载电阻连通。
跳线端子采用跳线帽连接时，跳线帽为可以活动的部件，外层是绝缘塑料，内层是导电材料；通过需求选择某个负载电阻时，将跳线帽插在与某个负载电阻对应的两根跳线针上面，将两根跳线针连接起来；当跳线帽扣在两根跳线针上时是接通状态，有电流通过，不扣上跳线帽时，则断开状态，没有电流通过。
如图3所示，测试模块设置有三个引脚，引脚依次为：一引脚、二引脚、三引脚。输入端VIN通过输入电容与一引脚连接，将电源输送至测试模块，同时，一引脚通过输入电容与三引脚相连，二引脚通过4个负载电阻和跳线端子一侧的引脚相连，4个负载电阻分别采用阻值为1.2K、2.5K、3.3K、4.5K不同功率的电阻。跳线端子另一侧的引脚与三引脚相连。二引脚通过输出电容与三引脚相连。输入电容和输出电容的容值为0.1uF。
形成老炼条件，根据不同的测试产品通过跳线或者跳线帽选择不同的负载即可。
测试模块包括10排10列个用于固定SOT23-3封装芯片的老练试验夹具，老练试验夹具通过PCB基板顶层或底层的铜皮线路与电源输入接口和电压输出接口连接
PCB基板的供电由外部设备进行提供，电源正极通过板背的10条VIN铜皮线路进行连接，从而提供给每个老炼夹具中的实验芯片，电源负极通过老炼板(板正与板背)的N条铜皮线路与每个老炼芯片的第三脚连接。如图4和图5所示。
通过使用跳线端子和跳线/跳线帽选择不同功率电阻的方式解决同系列不同型号产品无法共用一套老化板的现状；可适用于SOT23-3封装芯片(GER30XX系列产品)多型号共用老炼板，产品型号对应型号为：GER3012、GER3025、GER3033、GER3050。通过跳线选择复用，一套板子可以实现四个不同型号的输出老炼试验，可直接降低约75％的成本。
实施例2：
如图6所示，一种适用于SOT23-3封装芯片老炼试验的双工位老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；所述的PCB基板上设置有两个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。
老炼试验夹具模块为两个，负载组模块包括与测试模块连接的单个功率电阻，功率电阻通过负载与测试模块连接。
如图7所示，老炼试验夹具模块为两个，即测试模块采用双工位，其引脚包括输入引脚1引脚和11引脚，以及输出端硬件2引脚和12，接地引脚3引脚和13引脚。
两个输入端VIN分别通过输入电容与1引脚和11引脚连接，将电源输送至测试模块，同时，1引脚通过输入电容与3引脚相连，11引脚通过输入电容与13引脚相连；2引脚与负载电阻的一端相连，负载电阻的另一端与3引脚相连，12引脚与负载电阻的一端相连，负载电阻的另一端与3引脚相连；负载电阻的阻值为2.5K。2引脚通过输出电容与3引脚相连，12引脚通过输出电容与13引脚相连。输入电容和输出电容的容值为0.1uF。形成老炼试验条件。
测试模块包括7排10列个用于固定SOT23-3封装芯片的老练试验夹具，老练试验夹具通过PCB基板顶层或底层的铜皮线路与电源输入接口和电压输出接口连接
PCB基板的供电由外部设备进行提供，电源正极通过板背的10条VIN铜皮线路进行连接，从而连接至每个测试模块的输入端，提供给测试模块中每个老炼夹具中的实验芯片，电源负极通过老炼板(板正与板背)的N条铜皮线路与老炼芯片的第3脚和13引脚连接。如图8和图9所示。
采用双工位老炼试验的老炼板时，可一次性提高对SOT23-3(GER3025产品)封装芯片器件进行高温老炼试验的老炼数量，由于同一片老炼PCB基板是双工位测试单元，每个测试单元可测试7×10个封装芯片，一次性可批量老炼产品为1400只，效率提高了40％。
实施例3：
一种适用于SOT23-3封装芯片老炼试验的老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；所述的PCB基板上设置有多个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。
多个老炼试验夹具模块中的负载组模块均采用负载组合复用模块，负载组合复用模块和其他部件的的结构和连接方式与实施例1中的相同。此实施例中并未提供附图。
以上仅为本实用新型的具体实施例，但本实用新型的保护范围不仅局限与此，任何在本实用新型揭露的技术范围内的变化、替换和改进，均在本实用新型的保护范围内。
Claims (10)
1.一种适用于SOT23-3封装芯片老炼试验的老炼板，包括PCB基板，PCB基板上设置有电源输入接口和电压输出接口；其特征在于：所述的PCB基板上设置有单个或多个老炼试验夹具模块，每个老炼试验夹具模块设置有电源输入接口连接的输入模块、与电压输出接口连接的输出模块、负载组模块和测试模块；所述的输入模块为VIN，通过输入电容后与测试模块连接，为测试模块中老炼试验的芯片供电；输出模块为VOUT，通过输出电容后输出电压，检测芯片老炼试验的电压。
2.根据权利要求1所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的老炼试验夹具模块为单个或多个时，负载组模块采用负载组合复用模块，负载组合复用模块包括跳线端子和N个功率不同的负载电阻，N个功率不同的负载电阻并联设置，分别与跳线端子一侧的引脚连接，通过跳线帽选择不同功率的负载与测试模块连接。
3.根据权利要求2所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的跳线端子并列设置有2*N个跳线针，2*N个跳线针并列设置，靠近负载电阻的一列跳线针，其下部的引脚分别与其对应的负载电阻连接，远离负载电阻的一列跳线针，其下部的引脚分别与测试模块连接，2列跳线端子中每一组对应的跳线端子通过跳线或跳线帽连接。
4.根据权利要求3所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的跳线端子采用跳线连接时，跳线的一端与靠近负载电阻的跳线端子固定，另一端悬空；通过需求选择某个对应负载电阻的跳线，将其与远离负载电阻一侧的跳线端子连接，使得测试模块与某个负载电阻连通。
5.根据权利要求3所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的跳线端子采用跳线帽连接时，跳线帽为可以活动的部件，外层是绝缘塑料，内层是导电材料；通过需求选择某个负载电阻时，将跳线帽插在与某个负载电阻对应的两根跳线针上面，将两根跳线针连接起来；当跳线帽扣在两根跳线针上时是接通状态，有电流通过，不扣上跳线帽时，则断开状态，没有电流通过。
6.根据权利要求2至5中任一项所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的负载电阻采用阻值为1K或/和1.2K或/和2.5K或/和3.3K或/和4.5K功率的电阻。
7.根据权利要求1所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的老炼试验夹具模块为多个时，负载组模块包括与测试模块连接的单个功率电阻，功率电阻通过负载与测试模块连接。
8.根据权利要求7所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述功率电阻的阻值为2.5K。
9.根据权利要求1-5、7中任一项所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的输入电容和输出电容的容值为0.1uF。
10.根据权利要求1所述的一种适用于SOT23-3封装芯片老炼试验的老炼板，其特征在于：所述的测试模块包括m排n列个用于固定SOT23-3封装芯片的老练试验夹具，老练试验夹具通过PCB基板顶层或底层的铜皮线路与电源输入接口和电压输出接口连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320666749.4U CN220473650U (zh) | 2023-03-29 | 2023-03-29 | 一种适用于sot23-3封装芯片老炼试验的老炼板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320666749.4U CN220473650U (zh) | 2023-03-29 | 2023-03-29 | 一种适用于sot23-3封装芯片老炼试验的老炼板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220473650U true CN220473650U (zh) | 2024-02-09 |
Family
ID=89805370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320666749.4U Active CN220473650U (zh) | 2023-03-29 | 2023-03-29 | 一种适用于sot23-3封装芯片老炼试验的老炼板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220473650U (zh) |
-
2023
- 2023-03-29 CN CN202320666749.4U patent/CN220473650U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| CN201796114U (zh) | 一种长寿命晶体管高温反偏老化台 | |
| CN110967623B (zh) | 一种用于测试pcba板针点数量的ict扩展夹具及测试方法 | |
| CN220473650U (zh) | 一种适用于sot23-3封装芯片老炼试验的老炼板 | |
| CN212625492U (zh) | 一种led芯片检测装置 | |
| US7777514B2 (en) | Methods for transferring integrated circuits to a printed circuit board | |
| CN219105010U (zh) | 探针卡基板、探针卡及晶圆测试*** | |
| CN114088986A (zh) | 一种用于针状端子半桥型功率模块的动态测试板 | |
| CN201732104U (zh) | 测试插板 | |
| CN215813112U (zh) | 一种用于片式电阻的老炼装置 | |
| CN107305852B (zh) | 一种基于开关特性测量的igbt芯片筛选结构 | |
| CN215910593U (zh) | 一种适于场效应管老炼试验的老炼板 | |
| CN209640378U (zh) | 测试治具的转接座结构 | |
| CN215910592U (zh) | 一种适于场效应管老炼试验的老炼板 | |
| CN212749138U (zh) | 一种pcb可靠性综合测试模块 | |
| CN203811771U (zh) | 芯片测试装置 | |
| CN217879499U (zh) | 一种适于fcx458三极管老炼试验的老炼板 | |
| CN217085118U (zh) | 新型老化板 | |
| CN220752263U (zh) | 一种集成电路电参数测试*** | |
| CN218240296U (zh) | 一种适于ulq2003三极管阵列老炼试验的老炼板 | |
| CN213715436U (zh) | 一种用于电解电容的批量老化装置 | |
| CN117949817B (zh) | 一种集成电路芯片测试设备及测试方法 | |
| CN220252101U (zh) | 一种新型htrb老化pcb测试板 | |
| CN216051994U (zh) | 一种mcu基台及mcu自动化设备 | |
| CN220188649U (zh) | 一种半导体双向器件老化板结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |