CN101047371A - 全数字式滑移脉冲信号发生器 - Google Patents

Abstract

本发明涉及一种基于多处理器(FPGA+MCU)技术的全数字式滑移脉冲信号发生器的技术方法，仪器由频率产生电路1、阶梯幅度产生电路2、脉冲产生电路3、最大输出幅度控制电路4、FPGA控制***5、MCU控制***6共六部分组成。脉冲频率产生电路1为整个***提供时钟基准，FPGA控制***5在此时钟基准下控制阶梯幅度产生电路2，输出幅度递增(递减)的阶梯幅度信号，同时通过FPGA控制***5的内部时序模块产生控制信号，控制脉冲产生电路3产生脉冲信号，最后通过FPGA实现对最大脉冲幅度控制电路4的设计，以达到滑移信号最大幅度可控的目的，所有参数的设定均通过MCU控制***6实现和完成。

Description

全数字式滑移脉冲信号发生器

技术领域

本发明是一种幅度/频率谱(如核能谱)分析仪器专用的信号源，它能够输出最大脉冲幅度可变、频率可变、脉冲宽度可变的窄脉冲序列。专门用于校准多道脉冲幅度分析器的微分线性、积分线性、道漂移等主要技术指标，也可以测试单道脉冲幅度分析器的阈值线性、道宽及阈值漂移等。此外，本仪器还可以作为标准频率脉冲产生器使用。

背景技术

本发明根据实际应用的需要，主要针对核技术中的能谱测量仪进行开发设计。产生的滑移信号能够对核能谱测量仪进行检测，以检验其性能好坏。

鉴于目前市场上还未出现此类产品，有些也只是停留在早前技术水平阶段，主要使用分立元器件组成，精度较低、参数范围较窄，且使用起来不方便，已不能满足当前应用的需要。而本发明采用了目前比较先进的计算机技术，利用微处理器的高速、方便的数据处理和控制能力产生全数控的脉冲信号，各项参数指标都得到了很大的提高，人机控制方便、直观，可以很好地应用到包括核技术在内的许多领域

发明内容

本发明的目的是能够产生最大脉冲幅度可变、频率可变、脉冲宽度可变的滑移脉冲。它产生的滑移信号具有高精度、高稳定性，并且全数字化操作，同时具有重量轻、体积小、可靠性高等优点。

本发明是这样实现的：

本发明采用了基于多处理器(FPGA+MCU)技术的全数字式滑移脉冲信号发生器的技术方法，仪器由频率产生电路1、阶梯幅度产生电路2、脉冲产生电路3、最大输出幅度控制电路4、FPGA控制***5、MCU控制***6共六部分组成。脉冲频率产生电路1为整个***提供时钟基准，FPGA控制***5在此时钟基准下控制阶梯幅度产生电路2，输出幅度递增(递减)的阶梯幅度信号，同时通过FPGA控制***5的内部时序模块产生控制信号，控制脉冲产生电路3产生脉冲信号，最后通过FPGA实现对最大脉冲幅度控制电路4的设计，以达到滑移信号最大幅度可控的目的，所有参数的设定均通过MCU控制***6实现和完成。

整个仪器采用了FPGA控制***6和MCU控制***5联合控制机制，通过MCU控制***5实现智能化设置滑移仪器的各项参数，同时通过通信协议完成与FPGA控制***6之间的传递，并控制整个***的运行，FPGA控制***6利用其高速并行的特点，完成***中各功能模块的具体实现，减轻了MCU的工作负担，也保证了仪器的精度。

频率产生电路1主要由有源晶体振荡器、DDS芯片及其***电路、FPGA内部锁相环倍频模块(PLL)等三部分组成，有源晶体振荡器产生20MHz的方波(占空比50％)，经FPGA内部PLL倍频至100MHz，作为DDS芯片的参考时钟，DDS芯片在FPGA控制***6的作用下，为仪器各部分产生高质量的时钟信号，采用的DDS芯片具有低功耗、片内集成高速比较器、良好的动态性能等优点。

阶梯幅度产生电路2采用了DAC芯片在FPGA控制***5的控制下对参考电压源进行分压实现，DAC芯片采用14位插值式数模转换器，转换建立时间快，位数相对滑移信号的阶梯个数来说较多，有利于改善整个滑移信号的性能。

脉冲产生电路3采用了高速模拟开关，其在FPGA控制***6的控制下进行导通和关断，对阶梯幅度产生电路2输出的阶梯信号进行抽样，脉冲宽度由FPGA内部计数器来控制实现。高速模拟开关具有导通、关断建立时间短，导通电阻低等优点。

最大脉冲幅度控制电路4由0P运算放大器、精密电阻网络、模拟开关等组成，通过FPGA控制***6控制电阻网络中模拟开关的选通以实现运算放大器不同的放大倍数。

本发明的滑移脉冲信号发生器，采用了FPGA与MCU多处理器相结合的实现方法，通过两者的分工合作，实现了整个***频带宽(20MHz)、高精度、高稳定度的指标要求。

附图说明：

图1为本发明的结构框图。

图2为频率产生电路1结构框图。

图3为阶梯幅度产生电路2结构框图。

图4为脉冲产生电路3结构框图。

图5为最大输出幅度控制电路4结构框图。

图6为MCU与FPGA接口电路图

图7为频率产生电路1实际电路图

图8为阶梯幅度脉冲产生电路图

图9为最大输出幅度控制电路4实际电路图

具体实施方式

1、整个仪器采用了FPGA控制***6和MCU控制***5联合控制机制，通过MCU控制***5实现智能化设置滑移仪器的各项参数，同时通过通信协议完成与FPGA控制***6之间的传递，并控制整个***的运行，FPGA控制***6利用其高速并行的特点，完成***中各功能模块的具体实现，减轻了MCU的工作负担，也保证了仪器的精度。如图6所示。

2、频率产生电路1

频率产生电路原理框图如图2，由有源晶体振荡器产生20MHz时钟信号，送入FPGA控制***6，经其内部锁相环(PLL)模块倍频至100MHz。同时，FPGA控制***6在MCU控制***5的控制下产生整个***各部分的时钟信号，包括阶梯幅度产生电路2、频率产生电路1中直接数字频率合成(DDS)芯片的参考时钟。该频率产生方式舍弃了传统的锁相环电路设计方式，而是采用DDS芯片，电路结构简单，实现比较容易，同时保证了频率的高稳定性，精度高。

频率基准输出的信号频率可由下式给定：

$F_O=M\×\mathrm{\ΔF}=\frac{M}{2^N}\×f_{\mathrm{cp}}$

式中：f_cp为***时钟频率，ΔF为信号频率分辨率，F_O为输出信号频率，M为频率控制字。通过设定频率控制字和***时钟的值，就可以产生所需频率信号的输出。

频率产生电路1对应的实际电路如图7所示，该电路采用了AD9850芯片，AD9850输出两个互补的电流IOUT、IOUTB经电阻取样后由VINP脚送入内部比较器，利用其内部的高速比较器直接输出方波，抖动较小。AD9850满量程输出电流(Full Scale Current)通过一个外接电阻RSET调节，调节关系为I_OUT＝32×(1.248V/R_SET)，R_SET的典型值是3.9kΩ。FPGA与AD9850这里采用并行接口方式，如图6中DDS_D0～DDS_D7。AD9850输出信号频率(单位MHz)为：

                     F_out＝(ΔPhase×CLKIN)/2³²

其中ΔPhase＝32位相位控制字，CLKIN＝输入参考时钟(单位MHz)。

3、阶梯幅度产生电路2

如图3所示为阶梯幅度产生电路的原理框图，由参考电压基准给DAC芯片提高参考电压，FPGA控制***6在频率产生电路1输出的频率基准以及MCU控制***5的控制下，向DAC芯片写幅度控制字，以实现DAC芯片输出幅度递增(递减)的信号，再经OP运算放大器处理，输出阶梯幅度信号。

具体实现电路如图8所示，采用AD9774芯片，它是14位、电流输出型DAC，本发明只利用了其高10位，低4位不用，目的在于可以改善AD9774的线性。AD9774输出电流为：I_OUTA＝(N/16383)×I_OUTFS，而I_OUTFS＝(32×V_REF)/R_SET＝(32×1.2)/1.91k＝20mA，即满度电流为20mA。式中N为输入的数字量，改变输入的数字量就可以得到大小不同的电流输出，经过OPA642运算放大器转换成电压。由以上AD9774的输出电流关系式知：经过运放OPA642的最大输出电压近似为V_OUT＝I_OUTA×50＝1V。

4、脉冲产生电路3

脉冲产生电路原理框图如图4所示，其设计思想在于采用了高速模拟开关在微控制器的控制下对阶梯幅度产生电路2输出的阶梯幅度信号进行抽样。FPGA控制***6在频率产生电路1输出的频率基准以及MCU控制***5的控制下，产生高速模拟开关的触发脉冲，以控制其通断，同时利用FPGA内部计数器来控制高速模拟开关导通及关断的时间，即控制脉冲信号的宽度。该设计思想由于利用了FPGA高速、并行的特点，加上高速模拟开关导通、关断建立时间短的优点，使得输出的脉冲边沿很陡峭，信号的稳定度也高。

实际电路如图8所示，采用MAXIM公司的高性能模拟开关MAX4715，具有导通、关断建立时间短(开关导通建立时间最大为T_on＝18ns，开关关断建立时间最大为T_off＝12ns)，导通电阻低(开关导通电阻R_on＝1.2Ω(+1.8V供电)，0.4Ω(+3V供电))等优点。

5、最大输出幅度控制电路4

图5为最大输出幅度控制电路的原理框图，其设计思想为通过改变OP运算放大器的两臂电阻值的比值来改变运算放大器的开环增益A₀，从而由V_out＝A₀×V_in得到幅度变化的信号输出。其过程为FPGA控制***6在MCU控制***5的控制下，实现模拟开关的导通和关断，模拟开关的导通和关断改变了精密电阻网络的等效阻抗，从而改变了OP运算放大器的开环增益Ao，实现了最大输出幅度控制的目的。

其具体电路实现如图9所示，精密电阻网络采用了误差为千分之一的电阻，外加4个模拟开关，配合OP运算放大器实现放大。模拟开关采用MAXIM公司的MAX312芯片作为模拟开关，其导通电阻低(R_on＝10Ω)，且一个芯片包含4组模拟开关(SPST)，节约了电路板的面积，也减小了相互之间的干扰。OP运算放大器采用OPA642。

由电路可知OPA642放大倍数为：A₀＝1+Rf/R1，这里R1＝10k，前级电压输入为1V。故：

当Rf＝0时，A₀＝1，输出电压V_out＝1V；

当Rf＝1k时，A₀＝1.1，输出电压V_out＝1.1V；

当Rf＝2k时，A₀＝1.2，输出电压V_out＝1.2V；

…

当Rf＝10k时，A₀＝2.0，输出电压V_out＝2.0V；

由上计算知：最大脉冲幅度为1.0V-2.0V，步进0.1V。

运用效果

综上所述，本发明的所有设计思想很好了实现了整个***的各项指标要求，并且由于其采用了先进的技术，配合完善的设计思路，最终使得数字化滑移脉冲信号发生器在频率上具有宽频带、高精度、高稳定度，在幅度上精度高，以及全数字化的技术，赢得了用户的一致好评。

Claims (6)

1，本发明涉及一种基于多处理器(FPGA+MCU)技术的全数字式滑移脉冲信号发生器的技术方法，仪器由频率产生电路1、阶梯幅度产生电路2、脉冲产生电路3、最大输出幅度控制电路4、FPGA控制***5、MCU控制***6共六部分组成。脉冲频率产生电路1为整个***提供时钟基准，FPGA控制***5在此时钟基准下控制阶梯幅度产生电路2，输出幅度递增(递减)的阶梯幅度信号，同时通过FPGA控制***5的内部时序模块产生控制信号，控制脉冲产生电路3产生脉冲信号，最后通过FPGA实现对最大脉冲幅度控制电路4的设计，以达到滑移信号最大幅度可控的目的，所有参数的设定均通过MCU控制***6实现和完成。

2，根据权力要求1所述，其特征在于整个仪器采用了FPGA控制***6和MCU控制***5联合控制机制，通过MCU控制***5实现智能化设置滑移仪器的各项参数，同时通过通信协议完成与FPGA控制***6之间的传递，并控制整个***的运行，FPGA控制***6利用其高速并行的特点，完成***中各功能模块的具体实现，减轻了MCU的工作负担，也保证了仪器的精度。

3，根据权力要求1所述，其特征在于频率产生电路1主要由有源晶体振荡器、DDS芯片及其***电路、FPGA内部锁相环倍频模块(PLL)等三部分组成，有源晶体振荡器产生20MHz的方波(占空比50％)，经FPGA内部PLL倍频至100MHz，作为DDS芯片的参考时钟，DDS芯片在FPGA控制***6的作用下，为仪器各部分产生高质量的时钟信号，采用的DDS芯片具有低功耗、片内集成高速比较器、良好的动态性能等优点。

4，根据权力要求1所述，其特征在于阶梯幅度产生电路2采用了DAC芯片在FPGA控制***5的控制下对参考电压源进行分压实现，DAC芯片采用14位插值式数模转换器，转换建立时间快，位数相对滑移信号的阶梯个数来说较多，有利于改善整个滑移信号的性能。

5，根据权力要求1所述，其特征在于脉冲产生电路3采用了高速模拟开关，其在FPGA控制***6的控制下进行导通和关断，对阶梯幅度产生电路2输出的阶梯信号进行抽样，脉冲宽度由FPGA内部计数器来控制实现。高速模拟开关具有导通、关断建立时间短，导通电阻低等优点。

6，根据权力要求1所述，其特征在于最大脉冲幅度控制电路4由OP运算放大器、精密电阻网络、模拟开关等组成，通过FPGA控制***6控制电阻网络中模拟开关的选通以实现运算放大器不同的放大倍数。

Images